具有叠置单元的半导体结构及制造方法、电子设备转让专利
申请号 : CN201911424781.6
文献号 : CN111130493B
文献日 : 2021-03-12
发明人 : 温攀 , 庞慰 , 张兰月 , 张巍 , 杨清瑞 , 张孟伦
申请人 : 诺思(天津)微系统有限责任公司
摘要 :
权利要求 :
1.一种具有叠置单元的半导体结构,包括:保护层,保护层具有上表面与下表面;
多个单元,在保护层的下表面沿保护层的厚度方向依次叠置,每一个单元包括基底,所述多个单元的最上侧单元的基底与保护层之间限定第一容纳空间,相邻叠置的上单元与下单元的基底之间限定第二容纳空间,至少一个单元的基底设置有芯片,所述芯片位于对应的容纳空间内,
其中:
位于所述保护层与所述多个单元中的最下层单元之间的至少一个中间单元,所述中间单元的基底的上表面设置有多个键合结构,每个键合结构从下往上依次包括阻挡层和上金属键合层,所述阻挡层的材料不同于其所设置的基底的材料以及所述上金属键合层的材料;
所述中间单元具有穿过其基底的多个中间基底导电通孔,所述中间基底导电通孔向上穿过对应键合结构的阻挡层而与上金属键合层电连接,所述中间基底导电通孔的下端与在所述中间单元下方的对应单元电连接。
2.根据权利要求1所述的半导体结构,其中:保护层与单元均构成各自的层,相邻层之间以彼此相对的金属键合层彼此键合的方式叠置;且
所述中间基底导电通孔连接中间基底上下两侧的金属键合层。
3.根据权利要求1所述的半导体结构,其中:每一个中间单元的基底的下表面设置有与所述基底一体形成的向下凸出的多个凸起结构,以及覆盖所述凸起结构的下金属键合层,每个凸起结构与所述键合结构对应且在中间单元的基底的厚度方向上对齐;
所述中间基底导电通孔向下穿过对应凸起结构而与覆盖所述凸起结构的下金属键合层彼此电连接。
4.根据权利要求2所述的半导体结构,其中:每一个中间单元的基底的下表面设置有与所述基底一体形成的向下凸出的多个凸起结构,以及覆盖所述凸起结构的下金属键合层,每个凸起结构与所述键合结构对应且在中间单元的基底的厚度方向上对齐;
所述中间基底导电通孔向下穿过对应凸起结构而与覆盖所述凸起结构的下金属键合层彼此电连接。
5.根据权利要求3所述的半导体结构,其中:所述中间基底导电通孔进一步穿过覆盖所述凸起结构的下金属键合层。
6.根据权利要求4所述的半导体结构,其中:所述中间基底导电通孔进一步穿过覆盖所述凸起结构的下金属键合层。
7.根据权利要求1所述的半导体结构,其中:所述中间基底导电通孔向上延伸穿过对应上金属键合层而与保护层中设置的对应导电通孔同轴且电连通从而形成一体的导电通孔结构;或者所述中间基底导电通孔向上延伸穿过对应上金属键合层而与位于中间单元上方的其他中间单元中设置的对应导电通孔同轴且电连通从而形成一体的导电通孔结构;或者所述中间基底导电通孔向下延伸而与位于中间单元下方的其他中间单元中设置的对应导电通孔同轴且电连通从而形成一体的导电通孔结构;或者所述中间基底导电通孔向下延伸而与位于中间单元下方的其他中间单元中设置的对应导电通孔同轴且电连通,以及向上延伸而与其他中间器件单元或保护层中设置的对应导电通孔同轴且电连通,从而形成一体的导电通孔结构。
8.根据权利要求7所述的半导体结构,其中:所述半导体结构还包括设置在保护层的上表面而与所述一体的导电通孔结构电连接的导电焊盘。
9.根据权利要求8所述的半导体结构,其中:所述一体的导电通孔结构内的导电柱为一体成型导电柱。
10.根据权利要求9所述的半导体结构,其中:所述一体成型导电柱为壁厚从上到下逐渐变细的导电柱。
11.根据权利要求7所述的半导体结构,其中:所述一体的导电通孔结构包括自保护层的导电通孔向下延伸而与最下层的单元电连接的一体的导电通孔结构。
12.根据权利要求8所述的半导体结构,其中:所述一体的导电通孔结构包括自保护层的导电通孔向下延伸而与最下层的单元电连接的一体的导电通孔结构。
13.根据权利要求9所述的半导体结构,其中:所述一体的导电通孔结构包括自保护层的导电通孔向下延伸而与最下层的单元电连接的一体的导电通孔结构。
14.根据权利要求10所述的半导体结构,其中:所述一体的导电通孔结构包括自保护层的导电通孔向下延伸而与最下层的单元电连接的一体的导电通孔结构。
15.根据权利要求1-14中任一项所述的半导体结构,其中:相邻叠置的上单元与下单元的一个单元为包括多个串联谐振器的串联谐振器单元,且相邻叠置的上单元与下单元的另一个单元为包括多个并联谐振器的并联谐振器单元。
16.根据权利要求15所述的半导体结构,其中:所述串联谐振器的压电层、顶电极、底电极、钝化层的厚度中的至少一个厚度不同于所述并联谐振器的压电层、顶电极、底电极、钝化层的厚度中的对应的厚度。
17.根据权利要求1-14中任一项所述的半导体结构,其中:相邻叠置的上单元与下单元的一个单元为接收滤波器单元,且相邻叠置的上单元与下单元的另一个单元为发射滤波器单元。
18.根据权利要求1-14中任一项所述的半导体结构,其中:所述半导体结构包括至少一个滤波器,同一滤波器的所有串联谐振器均布置在一个基底上,所述同一滤波器的并联谐振器布置在不同于所述一个基底的其他基底上;或者所述半导体结构包括至少一个滤波器,同一滤波器的串联谐振器的顶电极、压电层、底电极、钝化层的厚度中的至少一个厚度不同于所述同一滤波器的并联谐振器的顶电极、压电层、底电极、钝化层的厚度中的对应的厚度。
19.根据权利要求1所述的半导体结构,其中:所述阻挡层的材料为氮化铝,氮化硅,氧化硅或二氧化硅。
20.一种具有叠置单元的半导体结构的制造方法,包括步骤:提供保护层,保护层具有上表面与下表面;
提供多个单元,每一个单元包括基底,所述多个单元包括位于所述保护层与所述多个单元中的最下层单元之间的至少一个中间单元;以及在保护层的下表面在所述保护层的厚度方向上依次叠置所述多个单元,所述多个单元的最上侧单元的基底与保护层之间限定第一容纳空间,相邻叠置的上单元与下单元的基底之间限定第二容纳空间,至少一个单元的基底设置有芯片,所述芯片位于对应的容纳空间内,
其中:
提供中间单元的步骤包括:
在所述中间单元的基底的上表面设置多个键合结构,所述键合结构从下往上依次包括阻挡层和上金属键合层,所述阻挡层的材料不同于其所设置的基底的材料以及所述上金属键合层的材料;
在所述中间单元的基底的下表面设置多个凸起结构,所述凸起结构经由减薄所述中间单元的基底形成,每一个凸起结构与所述键合结构对应且在中间单元的基底的厚度方向上对齐;
在所述中间单元的基底的下表面利用第一刻蚀工艺执行第一刻蚀步骤,以形成穿过所述凸起结构以及所述中间单元的基底而止于对应阻挡层的中间基底通孔;和在所述中间单元的基底的下表面利用不同于第二刻蚀工艺执行第二刻蚀步骤,以使得所述中间基底通孔进一步延伸穿过对应阻挡层而止于上金属键合层,且其中:所述方法还包括步骤:利用导电金属填充中间基底通孔以形成中间基底导电通孔。
21.根据权利要求20所述的方法,其中:保护层与单元均构成各自的层,相邻层之间以彼此金属键合的方式叠置;且所述方法还包括步骤:在所述凸起结构上覆盖凸起结构金属键合层,其中所述凸起结构金属键合层与对应中间基底导电通孔电连接。
22.根据权利要求21所述的方法,其中:在所述中间单元的基底的上侧设置的上金属键合层具有与对应中间基底通孔对齐的键合金属通孔;
在所述中间单元的基底的下侧的凸起结构金属键合层具有与对应中间基底通孔对齐的键合金属通孔。
23.根据权利要求22所述的方法,其中:所述中间基底通孔为自所述保护层的上表面向下延伸过至少一个中间单元的一体通孔结构的一部分。
24.根据权利要求23所述的方法,其中:所述中间基底通孔为自所述保护层的上表面向下延伸穿过至少一个中间单元而与最下层单元电连接的一体通孔结构的一部分。
25.根据权利要求23所述的方法,其中:利用导电金属填充中间基底通孔的步骤包括:从所述保护层的上表面利用导电金属一次填充所述一体导电通孔结构以形成一体的导电通孔结构。
26.根据权利要求24所述的方法,其中:利用导电金属填充中间基底通孔的步骤包括:从所述保护层的上表面利用导电金属一次填充所述一体导电通孔结构以形成一体的导电通孔结构。
27.根据权利要求20-26中任一项所述的方法,其中:在提供保护层的步骤中,保护层具有从保护层的下表面部分进入其的保护层孔,所述保护层孔与对应的中间基底通孔对齐;
所述方法还包括从保护层的上表面减薄保护层以露出保护层孔,从而保护层孔为保护层通孔。
28.根据权利要求27所述的方法,其中:所述方法还包括在保护层的上表面形成导电焊盘,所述导电焊盘与对应的保护层通孔电连接。
29.一种电子设备,包括根据权利要求1-19中任一项所述的半导体结构或根据权利要求20-28中任一项所述的方法制造的半导体结构。
说明书 :
具有叠置单元的半导体结构及制造方法、电子设备
技术领域
背景技术
体声波谐振器(Film Bulk Acoustic Resonator,简称FBAR)为基础的滤波器、双工器等滤
波器件越来越为市场所青睐。一方面是因为其插入损耗低、过渡特性陡峭、选择性高、功率
容量高、抗静电放电(ESD)能力强等优异的电学性能,另一方面也是因为其体积小、易于集
成的特点所致。
发明内容
元与下单元的基底之间限定第二容纳空间,至少一个单元的基底设置有芯片,所述芯片位
于对应的容纳空间内,
上金属键合层,所述阻挡层的材料不同于其所设置的基底的材料以及所述上金属键合层的
材料;
与在所述中间单元下方的对应单元电连接。
基底之间限定第二容纳空间,至少一个单元的基底设置有芯片,所述芯片位于对应的容纳
空间内,
金属键合层的材料;
向上对齐;
附图说明
刻胶部分进入到通孔内及孔边缘因无光刻胶保护而出现被刻蚀的局部放大图;图2A-2B为
说明先加工衬底背面的对准结构,后加工通孔结构时,所导致的孔的深度不易控制的示意
图。
孔;
具体实施方式
说明旨在对本发明的总体发明构思进行解释,而不应当理解为对本发明的一种限制。
属,以电连接至基底中的导电焊盘,实现基底上器件的外部电连接。
但为了对准,需要在键合好的基底201背面制作凸起结构,例如参见图1B中的204。对已经带
通孔的键合后基底磨片后基底背面会露出通孔,若在形成通孔后,再制备凸起结构204工艺
难度会较大,因为凸起结构环绕孔布置,理想情况下在刻蚀凸起结构时,需要用光刻胶将孔
完全盖住,才能保证通孔内不被刻蚀而破坏侧壁形貌,进而容易导致后续在孔中填充导电
金属时产生断裂,使得电学接触不良,增大损耗,或更严重的无法实现电学导通使成品良率
降低。
放大图所示情形,即光刻胶207进入到通孔内,无法完全覆盖通孔侧壁。因此,在进一步的刻
蚀工艺中,未被光刻胶覆盖的区域也会被刻蚀,从而导致通孔形貌异常,如图1D所示。
对准键合,且没有在中间基底上刻蚀出孔结构。因此,可以先在中间基底的背面刻蚀出凸起
结构204,如图2A所示,再在204结构的中心刻蚀出通孔,此时,由于刻蚀气体对硅衬底201与
金属层205的选择性不大,因此,会导致无法控制孔的深度,且由于刻蚀的不均一性,会导致
整片衬底上不同区域的孔的深度不一,如图2B所示。因此,在本发明中为了解决这一问题,
而在金属层205与衬底201之间预置了一定厚度的刻蚀阻挡层,如图3中所示206层,使得刻
蚀衬底通孔时,不会刻蚀阻挡层,进一步更换刻蚀气体刻蚀阻挡层时,不会刻蚀金属层。此
种方法不仅可以避免图1所示的光刻胶塌胶异常情况,而且能够避免图2所示的孔深无法控
制问题,在制作出目标凸起结构的同时制作出用于电连接的良好通孔结构,以便进行基底
的多次键合。相应的,也提出了一种叠层布置的半导体结构。
基础的谐振器将不受同一基底上的工艺限制,从而提升滤波器的插损性能。
个滤波器放置在二个或更多的基底上,并通过电学通孔引线和金属键合的方式将多个滤波
器组成多工滤波器器或其他器件。
通孔,例如在图3中,位于半导体结构的下侧的基底300并未设置导电通孔,导电通孔以及导
电焊盘(pad)108设置在保护层101的上表面。
图,其中示出了基底上还未刻蚀出通孔的状态,且保护层下方仅叠置了一个器件单元;图4B
为示出图3中的声波双工器制造过程的示意性剖视图,其中示出了该一个器件单元的基底
上已经刻蚀出通孔的状态;图5A-5D为示例性示出了图4B中的通孔形成的制造过程的示意
图;图6为根据本发明的另一个示例性实施例的声波双工器的示意性剖视图,其中导电通孔
为从保护层的上表面向下延伸而与最下层的器件单元电连接的一体成型的导电通孔,图6A
为图6中的画圈部分的放大示意图。以上附图中,各附图标记表示的部件如下:
选钼、钌、金、铝、镁、钨、铜,钛、铱、锇、铬或以上金属的复合或其合金等;压电薄膜层,可选
氮化铝,氧化锌,PZT等材料并包含上述材料的一定原子比的稀土元素掺杂材料;顶电极(电
极引脚),材料可选钼、钌、金、铝、镁、钨、铜,钛、铱、锇、铬或以上金属的复合或其合金等。
选钼、钌、金、铝、镁、钨、铜,钛、铱、锇、铬或以上金属的复合或其合金等;压电薄膜层,可选
氮化铝,氧化锌,PZT等材料并包含上述材料的一定原子比的稀土元素掺杂材料;顶电极(电
极引脚),材料可选钼、钌、金、铝、镁、钨、铜,钛、铱、锇、铬或以上金属的复合或其合金等。
203和103可以直接相通,其中经过了键合金属通孔210。
属层205;在第二基底301的上表面设置有金属键合层305。在保护层101、第一基底201和第
二基底301叠置时,相应的键合结构彼此键合。
相邻层(包括保护层与单元层之间以及单元层之间)的键合经由相邻层之间的键合结构实
现,此外,相邻层之间设置的连接通孔可以由键合结构形成。
属键合层205,阻挡层的材料不同于其所设置的第一基底201的材料以及金属键合层205的
材料;且
电通孔203的下端则与在第一器件单元下方的第二器件单元电连接。
基底201上下两侧的金属键合层205和305。
204与所述键合结构对应且在第一器件单元200的第一基底的厚度方向上对齐。如图3所示,
基底导电通孔203向下穿过对应凸起结构204而与覆盖凸起结构204的金属键合层209彼此
电连接。
置的对应导电通孔同轴且电连通从而形成一体的导电通孔结构;或者
电通孔同轴且电连通从而形成一体的导电通孔结构;或者
同轴且电连通,以及向上延伸而与其他中间器件单元(在第一器件单元与保护层之间还设
置有其他器件单元的情况下)或保护层中设置的对应导电通孔同轴且电连通,从而形成一
体的导电通孔结构。
下逐渐降低,即所述一体成型导电柱为壁厚从上到下逐渐变细的导电柱。
孔,可有效解决或缓解导电通孔单独填充时带来的第二次键合效果不佳、密封性差的问题,
同时电学导通性能更佳,也节省了工艺步骤。可以在在通孔中填充导电金属后,形成导电焊
盘108。
体成型,所以在本发明中,如上所述的,导电柱不存在所谓的因为键合操作而导致的两次金
属填充接触处易形成孔洞、虚连接、沾污缺陷等问题。
103,以及位于下表面的起到键合作用的导电凸起104。第二基底的上表面设置有阻挡层206
以及设置在阻挡层206上方的键合金属层205。
206。如能够理解的,在此第一次刻蚀中所选用的刻蚀剂基本不对阻挡层206起作用但是对
凸起结构有效。例如,在基底为硅的情况下,采用SF6和C4F8分别作为刻蚀气体和钝化保护气
体来在凸起结构和基底201中刻蚀出通孔203。
的,在此第二次刻蚀中所选用的刻蚀剂基本不对凸起结构起作用但是对阻挡层有效。例如
在基底为硅,阻挡层为氮化铝的情况下,可以使用CL2和BCL3分别作为刻蚀气体和钝化保护
气体,且利用键合金属层205作为刻蚀阻挡层,将阻挡层206刻蚀穿。
结构的器件单元,例如第二器件单元,可以与第三个器件单元进行键合,以此类推实现多次
键合而获得更多叠层的结构。
视图,其中导电通孔为从保护层的上表面向下延伸而与最下层的器件单元电连接的一体成
型的导电通孔。在图6中,键合金属层205也设置有通孔201,该通孔210连通通孔103与通孔
203。可以通过光刻刻蚀或剥离工艺刻蚀出通孔210,通孔210比通孔103的通孔略大,方便进
行键合对准。
过溅射蒸发制作导电焊盘108,以完成例如图3和图6所示的整个半导体器件的制备。
的导电焊盘与第一器件单元的导电焊盘共用。因此在如图3和6的方式叠置两个滤波器的情
况下,其面积没有变化,同时功率容量增加到约2倍。
方法可以继续增加功率容量。
振器的顶电极、压电层、底电极、钝化层的厚度中的至少一个厚度不同于所述同一滤波器的
并联谐振器的顶电极、压电层、底电极、钝化层的厚度中的对应的厚度。需要指出的是,这里
的“钝化层”并非表示谐振器一定具有钝化层,而是表示在谐振器具有钝化层的情况下,可
以使得串联谐振器的钝化层与并联谐振器的钝化层的厚度不同。
振器则可以安排到不同的基底上。
元与下单元的基底之间限定第二容纳空间,至少一个单元的基底设置有芯片,所述芯片位
于对应的容纳空间内,
上金属键合层,所述阻挡层的材料不同于其所设置的基底的材料以及所述上金属键合层的
材料;
与在所述中间单元下方的对应单元电连接。
在中间单元的基底的厚度方向上对齐;
应导电通孔同轴且电连通,从而形成一体的导电通孔结构。
元。
极、压电层、底电极、钝化层的厚度中的对应的厚度。
基底之间限定第二容纳空间,至少一个单元的基底设置有芯片,所述芯片位于对应的容纳
空间内,
金属键合层的材料;
向上对齐;
件,如微机电器件、有源或无源半导体器件等。
所附权利要求及其等同物限定。