金属氧化物薄膜晶体管ASK解调电路和芯片

摘要

本发明公开了一种金属氧化物薄膜晶体管ASK解调电路和芯片，所述电路包括：整流器，用于识别ASK信号包络，以及为后级电路供电；低通滤波器，用于对整流器输出的信号进行低通滤波；零阈值比较器，用于对低通滤波器输出的信号进行放大；输出缓冲器，用于根据零阈值比较器的输出信号来驱动负载；其中，后级电路包括低通滤波器、零阈值比较器和输出缓冲器；所述低通滤波器为包括第三电容和电阻单元的RC滤波器，所述电阻单元由两个反向堆叠的晶体管构成。本发明通过两个反向堆叠的晶体管在较小的面积上制作较大的电阻单元来构成RC滤波器，使得使用金属氧化物薄膜晶体管制作的ASK解调电路得以实现。本发明可以广泛应用于ASK芯片技术。

权利要求

1.一种金属氧化物薄膜晶体管ASK解调电路，其特征在于：包括：整流器，用于识别ASK信号包络，以及为后级电路供电；

低通滤波器，用于对整流器输出的信号进行低通滤波；

零阈值比较器，用于对低通滤波器输出的信号进行放大；

输出缓冲器，用于根据零阈值比较器的输出信号来驱动负载；

其中，后级电路包括低通滤波器、零阈值比较器和输出缓冲器；

所述低通滤波器为包括第三电容和电阻单元的RC滤波器，所述电阻单元由两个反向堆叠的晶体管构成；

其中，所述两个反向堆叠的晶体管为第三晶体管和第四晶体管，所述第三晶体管的第一源漏极和第四晶体管的第一源漏极连接，所述第三晶体管的栅极和第四晶体管的栅极均连接在第三晶体管的第一源漏极与第四晶体管的第一源漏极连接的连接处，所述第三晶体管的第二源漏极和第四晶体管的第二源漏极分别作为电阻单元的两端；

所述整流器包括第一晶体管、第二晶体管、第一电容和第二电容，所述第一晶体管的第一源漏极和所述第二晶体管的第一源漏极连接并作为整流器的信号正输入端，所述第一电容的第一端连接在第一晶体管的第二源漏极，所述第二电容的第一端连接在第二晶体管的第二源漏极，所述第一电容的第二端和第二电容的第二端连接，所述第一电容的第二端作为整流器的信号负输入端，所述第一晶体管的栅极连接在第一晶体管的第一源漏极，所述第二晶体管的栅极连接在第二晶体管的第二源漏极；所述第一电容的第一端作为后级电路的电源正极端，所述第二电容的第一端作为后级电路的电源负极端；

所述第三晶体管的第二源漏极与第二电容的第一端连接，所述第三电容的第一端与第二电容的第二端连接，所述第三电容的第二端与第四晶体管的第二源漏极连接；

所述零阈值比较器包括第五晶体管和第六晶体管，所述第五晶体管的第一源漏极和第六晶体管的第一源漏极连接，所述第五晶体管的栅极与第五晶体管的第一源漏极连接，所述第五晶体管的第二源漏极用于连接电源正极端，所述第六晶体管的第二源漏极用于连接电源负极端，所述第六晶体管的栅极作为零阈值比较器的输入端，所述第六晶体管的第一源漏极作为零阈值比较器的输出端；

所述输出缓冲器包括第一反相器和第二反相器，所述第一反相器和第二反相器串联；

所述第一反相器由第七晶体管和第八晶体管组成；

所述第七晶体管的第一源漏极和第八晶体管的第一源漏极连接，所述第七晶体管的栅极与第七晶体管的第一源漏极连接，所述第七晶体管的第二源漏极用于连接电源正极端，所述第八晶体管的第二源漏极用于连接电源负极端，所述第八晶体管的栅极作为第一反相器的输入端，所述第八晶体管的第一源漏极作为第一反相器的输出端；

所述第二反相器由第九晶体管和第十晶体管组成；

所述第九晶体管的第一源漏极和第十晶体管的第一源漏极连接，所述第九晶体管的栅极与第九晶体管的第一源漏极连接，所述第九晶体管的第二源漏极用于连接电源正极端，所述第十晶体管的第二源漏极用于连接电源负极端，所述第十晶体管的栅极作为第二反相器的输入端，所述第十晶体管的第一源漏极作为第二反相器的输出端；

所述第一反相器的输入端连接零阈值比较器的输出端，所述第一反相器的输出端连接第二反相器的输入端，所述第二反相器的输出端作为输出缓冲器的输出端。

2.根据权利要求1所述的一种金属氧化物薄膜晶体管ASK解调电路，其特征在于：所述第七晶体管的沟道长宽比和第九晶体管的沟道长宽比均要大于第八晶体管的沟道长宽比和第十晶体管的沟道长宽比。

3.一种芯片，其特征在于：包括如权利要求1‑2任一项所述的金属氧化物薄膜晶体管ASK解调电路。

说明书

金属氧化物薄膜晶体管ASK解调电路和芯片

技术领域

[0001] 本发明涉及ASK芯片技术，尤其是一种金属氧化物薄膜晶体管ASK解调电路和芯片。

背景技术

[0002] 在传统的射频识别(RFID：Radio Frequency Identification)和近场通信(NFC：Near  Field  Communication)电路中，标签采用互补金属氧化物半导体(CMOS：
Complementary Metal Oxide Semiconductor)方案，在CMOS方案中，晶体管由N型晶体管和
P型晶体管构成。由于采用COMS方案所制作的晶片不具备可塑性，导致应用受限。

[0003] 基于金属氧化物薄膜晶体管(TFT：Thin Film Transistor)的射频识别和近场通信电路的研究引起了越来越多研究人员的兴趣。这些标签可以在低温下制造在大面积柔性
基板上，并粘附在日常物品的表面上，这有助于实现物联网(IoT：Internet of Things)。

[0004] 目前金属氧化物RFID/NFC标签仅具有单向通信功能。当标签和阅读器彼此靠近时，数据被传输到阅读器。但是，如果多个标签同时接近读取器，则会发生冲突。标签和阅读
器之间的双向通信是避免冲突所必需的。每个标签都使用其自己的代码进行了自定义，并
且仅对发送此代码的读取器进行答复。

[0005] 从阅读器向标签发送代码的原理如下：在阅读器方面，初始代码首先由编码器编码，然后通过幅度移位键控(ASK：Amplitude Shift Keying)调制发送到标签。在标签方面，
ASK解调器对ASK信号进行解调并获得基带信号。然后通过解码器，串并行转换器和比较器
对基带信号进行解码，并将其与标签的内置代码进行比较，进而作其他处理。目前已经有解
码器，串并行转换器和比较器的实现方案。但是由于金属氧化物的材质特性，难以在较小面
积上制备阻值较大的电阻器，使得ASK解调电路的滤波器制作受限，因而，通过金属氧化物
薄膜晶体管制作ASK解调电路的实现方案仍然缺失。

发明内容

[0006] 为解决上述技术问题的至少之一，本发明的目的在于：提供一种金属氧化物薄膜晶体管ASK解调电路和芯片，使得使用金属氧化物薄膜晶体管制作的ASK解调电路得以实
现。

[0007] 第一方面，本发明实施例提供了：

[0008] 一种金属氧化物薄膜晶体管ASK解调电路，包括：

[0009] 整流器，用于识别ASK信号包络，以及为后级电路供电；

[0010] 低通滤波器，用于对整流器输出的信号进行低通滤波；

[0011] 零阈值比较器，用于对低通滤波器输出的信号进行放大；

[0012] 输出缓冲器，用于根据零阈值比较器的输出信号来驱动负载；

[0013] 其中，后级电路包括低通滤波器、零阈值比较器和输出缓冲器；

[0014] 所述低通滤波器为包括第三电容和电阻单元的RC滤波器，所述电阻单元由两个反向堆叠的晶体管构成。

[0015] 进一步，所述两个反向堆叠的晶体管为第三晶体管和第四晶体管，所述第三晶体管的第一源漏极和第四晶体管的第一源漏极连接，所述第三晶体管的栅极和第四晶体管的
栅极均连接在第三晶体管的第一源漏极与第四晶体管的第一源漏极连接的连接处，所述第
三晶体管的第二源漏极和第四晶体管的第二源漏极分别作为电阻单元的两端。

[0016] 进一步，所述整流器包括第一晶体管、第二晶体管、第一电容和第二电容，所述第一晶体管的第一源漏极和所述第二晶体管的第一源漏极连接并作为整流器的信号正输入
端，所述第一电容的第一端连接在第一晶体管的第二源漏极，所述第二电容的第一端连接
在第二晶体管的第二源漏极，所述第一电容的第二端和第二电容的第二端连接，所述第一
电容的第二端作为整流器的信号负输入端，所述第一晶体管的栅极连接在第一晶体管的第
一源漏极，所述第二晶体管的栅极连接在第二晶体管的第二源漏极；所述第一电容的第一
端作为后级电路的电源正极端，所述第二电容的第一端作为后级电路的电源负极端；

[0017] 所述第三晶体管的第二源漏极与第二电容的第一端连接，所述第三电容的第一端与第二电容的第二端连接，所述第三电容的第二端与第四晶体管的第二源漏极连接。

[0018] 进一步，所述零阈值比较器包括第五晶体管和第六晶体管，所述第五晶体管的第一源漏极和第六晶体管的第一源漏极连接，所述第五晶体管的栅极与第五晶体管的第一源
漏极连接，所述第五晶体管的第二源漏极用于连接电源正极端，所述第六晶体管的第二源
漏极用于连接电源负极端，所述第六晶体管的栅极作为零阈值比较器的输入端，所述第六
晶体管的第一源漏极作为零阈值比较器的输出端。

[0019] 进一步，所述输出缓冲器包括第一反相器和第二反相器，所述第一反相器和第二反相器串联。

[0020] 进一步，所述第一反相器由第七晶体管和第八晶体管组成；

[0021] 所述第七晶体管的第一源漏极和第八晶体管的第一源漏极连接，所述第七晶体管的栅极与第七晶体管的第一源漏极连接，所述第七晶体管的第二源漏极用于连接电源正极
端，所述第八晶体管的第二源漏极用于连接电源负极端，所述第八晶体管的栅极作为第一
反相器的输入端，所述第八晶体管的第一源漏极作为第一反相器的输出端；

[0022] 所述第二反相器由第九晶体管和第十晶体管组成；

[0023] 所述第九晶体管的第一源漏极和第十晶体管的第一源漏极连接，所述第九晶体管的栅极与第九晶体管的第一源漏极连接，所述第九晶体管的第二源漏极用于连接电源正极
端，所述第十晶体管的第二源漏极用于连接电源负极端，所述第十晶体管的栅极作为第二
反相器的输入端，所述第十晶体管的第一源漏极作为第二反相器的输出端；

[0024] 所述第一反相器的输入端连接零阈值比较器的输出端，所述第一反相器的输出端连接第二反相器的输入端，所述第二反相器的输出端作为输出缓冲器的输出端。

[0025] 进一步，所述第七晶体管的沟道长宽比和第九晶体管的沟道长宽比均要大于第八晶体管的沟道长宽比和第十晶体管的沟道长宽比。

[0026] 进一步，构成所述解调电路的所有晶体管均为N型金属氧化物薄膜晶体。

[0027] 第二方面，本发明实施例提供了：

[0028] 一种芯片，包括所述的金属氧化物薄膜晶体管ASK解调电路。

[0029] 本发明实施例的有益效果是：本发明通过两个反向堆叠的晶体管构成电阻单元，其可以带来兆欧级的电阻，因此可以通过金属氧化物工艺来在较小的面积上制作较大的电
阻单元来构成RC滤波器，使得使用金属氧化物薄膜晶体管制作的ASK解调电路得以实现。

附图说明

[0030] 图1为本发明一种具体实施例的金属氧化物薄膜晶体管ASK解调电路的原理图；

[0031] 图2为本发明一种具体实施例的金属氧化物薄膜晶体管ASK解调电路的工作原理示意图；

[0032] 图3为本发明一种具体实施例的比较器的工作原理图；

[0033] 图4为本发明一种具体实施例的输出缓冲器的工作原理图；

[0034] 图5为本发明一种具体实施例的金属氧化物薄膜晶体管ASK解调电路的工作波形图；

[0035] 图6为本发明一种具体实施例的金属氧化物薄膜晶体管ASK解调电路的工作范围示意图。

具体实施方式

[0036] 下面结合说明书附图和具体的实施例对本发明进行进一步的说明。

[0037] 参照图1，一种金属氧化物薄膜晶体管ASK解调电路，包括：

[0038] 整流器，用于识别ASK信号包络，以及为后级电路供电；包括识别ASK信号的上包络和下包络，以及作为整个解调电路的电源供应源头。

[0039] 低通滤波器，用于对整流器输出的信号进行低通滤波；其主要作用是提取输入信号的直流成分，除去高频谐波，避免高频谐波对电路造成干扰。

[0040] 零阈值比较器，用于对低通滤波器输出的信号进行放大；其作用是将信号放大成电路的高电平或者低电平。零阈值比较器可以灵敏地检测到很小的信号波动，并将其放大
到最大的摆幅。

[0041] 输出缓冲器，用于根据零阈值比较器的输出信号来驱动负载；主要作用是驱动测量设备提供的负载。

[0042] 其中，本实施例所指的后级电路包括低通滤波器、零阈值比较器和输出缓冲器；

[0043] 所述低通滤波器为包括第三电容C3和电阻单元的RC滤波器，所述电阻单元由两个反向堆叠的晶体管构成。

[0044] 具体地，如图1所示，电阻单元由第三晶体管M3和第四晶体管M4反向堆叠而成。

[0045] 参照图1，所述第三晶体管M3的第一源漏极和第四晶体管M4的第一源漏极连接，所述第三晶体管M3的栅极和第四晶体管M4的栅极均连接在第三晶体管M3的第一源漏极与第
四晶体管M4的第一源漏极连接的连接处，所述第三晶体管M3的第二源漏极和第四晶体管M4
的第二源漏极分别作为电阻单元的两端。本子实施例采用了反向堆叠的MOS二极管结构，反
向堆叠的MOS二极管结构又称作OSMD，其中第三晶体管M3和第四晶体管M4被二极管连接并
以相反的极性堆叠。OSMD可以实现极高的阻抗，其阻抗通常在兆欧以上，同时其可以保持较
小的面积，从而改善电路集成度。

[0046] 此外，第三晶体管M3、第四晶体管M4以及第三电容C3构成一阶低通滤波器，其用于提取输入信号的直流成为，而在本实施例中，低通滤波器的介质频率表示为2πf＝1/RC，未
了更好地滤除高次谐波，RC常数应尽可能大。

[0047] 由于在集成电路中晶体管的源极和漏极没有严格区分，两个方向均可导通，因此在本方案的实施例中所指的源漏极可以是源极或者漏极，对于一个晶体管而言第一和第二
只是用了方便描述连接关系，当它的第一源漏极是源极时，它的第二源漏极是漏极，反之亦
然。

[0048] 参照图1，在本实施例中，整流器包括第一晶体管M1、第二晶体管M2、第一电容C1和第二电容C2，所述第一晶体管M1的第一源漏极和所述第二晶体管M2的第一源漏极连接并作
为整流器的信号正输入端IN+，所述第一电容C1的第一端连接在第一晶体管M1的第二源漏
极，所述第二电容C2的第一端连接在第二晶体管M2的第二源漏极，所述第一电容C1的第二
端和第二电容C2的第二端连接，所述第一电容C1的第二端作为整流器的信号负输入端IN‑，
所述第一晶体管M1的栅极连接在第一晶体管M1的第一源漏极，所述第二晶体管M2的栅极连
接在第二晶体管M2的第二源漏极；所述第一电容C1的第一端作为后级电路的电源正极端，
所述第二电容C2的第一端作为后级电路的电源负极端；

[0049] 所述第三晶体管M3的第二源漏极与第二电容C2的第一端连接，所述第三电容C3的第一端与第二电容C2的第二端连接，所述第三电容C3的第二端与第四晶体管M4的第二源漏
极连接。

[0050] 参照图1，作为优选的实施例，所述零阈值比较器包括第五晶体管M5和第六晶体管M6，所述第五晶体管M5的第一源漏极和第六晶体管M6的第一源漏极连接，所述第五晶体管
M5的栅极与第五晶体管M5的第一源漏极连接，所述第五晶体管M5的第二源漏极用于连接电
源正极端，所述第六晶体管M6的第二源漏极用于连接电源负极端，所述第六晶体管M6的栅
极作为零阈值比较器的输入端，所述第六晶体管M6的第一源漏极作为零阈值比较器的输出
端。

[0051] 作为优选的实施例，所述输出缓冲器包括第一反相器和第二反相器，所述第一反相器和第二反相器串联。

[0052] 参照图1，作为优选的实施例，所述第一反相器由第七晶体管M7和第八晶体管M8组成；

[0053] 所述第七晶体管M7的第一源漏极和第八晶体管M8的第一源漏极连接，所述第七晶体管M7的栅极与第七晶体管M7的第一源漏极连接，所述第七晶体管M7的第二源漏极用于连
接电源正极端，所述第八晶体管M8的第二源漏极用于连接电源负极端，所述第八晶体管M8
的栅极作为第一反相器的输入端，所述第八晶体管M8的第一源漏极作为第一反相器的输出
端；

[0054] 所述第二反相器由第九晶体管M9和第十晶体管M10组成；

[0055] 所述第九晶体管M9的第一源漏极和第十晶体管M10的第一源漏极连接，所述第九晶体管M9的栅极与第九晶体管M9的第一源漏极连接，所述第九晶体管M9的第二源漏极用于
连接电源正极端，所述第十晶体管M10的第二源漏极用于连接电源负极端，所述第十晶体管
M10的栅极作为第二反相器的输入端，所述第十晶体管M10的第一源漏极作为第二反相器的
输出端；

[0056] 所述第一反相器的输入端连接零阈值比较器的输出端，所述第一反相器的输出端连接第二反相器的输入端，所述第二反相器的输出端作为输出缓冲器的输出端OUT。

[0057] 本实施例对图1中的金属氧化物薄膜晶体管ASK解调电路的工作原理进行说明：

[0058] 参照图2，输入信号In输入如图1所示的电路后，电路中以及输出端的变化如图2所示，其中读卡器速率(即Reader data rate)定义为输入ASK已调信号包络的频率。调制深度
(hMIN)定义为(a‑b)/(a+b)。输入ASK已调信号除了携带读卡器所发送的信息，还要为标签的
工作提供能量，因此hMIN要尽可能小。

[0059] 整流器由第一晶体管M1，第二晶体管M2，第一电容C1和第二电容C2组成。其作用是初步识别ASK信号包络，并为后级电路供电。当输入信号为正时，第一晶体管M1导通，第二晶
体管M2关断，输入信号对第一电容C1充电，第二电容C2保持，此时DC+电压等于输入信号上
半部分包络；当输入信号为负时，第二晶体管M2导通，第一晶体管M1关断，输入信号对第二
电容C2充电，第一电容C1保持，此时DC‑等于输入信号下半部分包络。DC+与DC‑的电压差即
为后级电路的实际工作电压，因此定义标签内部工作电压(即Tag internal voltage)为DC
+减去DC‑。

[0060] 第三晶体管M3，第四晶体管M4，第三电容C3构成一阶RC低通滤波器，其作用是取出DC‑信号中的直流分量Vcm。

[0061] 第五晶体管M5和第六晶体管M6构成一个零阈值比较器，其作用是比较Vcm与DC‑的差别并将其放大。其中第五晶体管M5和第六晶体管M6的沟道宽长比相等，比较器特性如图3
所示。当In大于零，即Vcm大于DC‑时，输出变低电平，即DC‑。相反，当In小于零，即Vcm小于
DC‑时，输出变高电平，即DC+。因此，可以检测DC‑的微小波动并将其放大到满摆幅。该比较
器的增益可以表示为gmro/2，其中gm是晶体管的跨导，rO是晶体管的输出电阻。该增益与单
个晶体管的本征增益一样高，这提高了比较器的分辨率，使得本发明可以对较小调制深度
的ASK信号进行解调。

[0062] 第七晶体管M7、第八晶体管M8至、第九晶体管M9至和第十晶体管M10充当输出缓冲器，其作用是驱动测量设备提供的负载。输出缓冲器由两级放大器组成，第七晶体管M7和第
八晶体管M8构成第一级反相器，第九晶体管M9和第十晶体管M10构成第二级反相器。其中负
载晶体管第七晶体管M7和第九晶体管M9的沟道宽长比要大于驱动晶体管第八晶体管M8和
第十晶体管M10的沟道宽长比，反相器特性如图4所示。当In为高电平，即DC+时，输出变低电
平，即DC‑。相反，当In为低电平，即DC‑时，输出变高电平，即DC+。

[0063] 其中，在上述实施例中，构成所述调节电路的所有金属氧化物薄膜晶体管均为N型晶体管。由于金属氧化物的特性，目前无法有效制作金属氧化物薄膜晶体管均为P型晶体
管，因此不能像CMOS方案那样通过N型晶体管和P型晶体管来方便地设计电路。故本方案与
COMS方案有本质上的区别。

[0064] 综上所述，本发明实施例的电路由纯n型晶体管构成，因此适合金属氧化物TFT电路；本发明实施例的电路同时具备整流与ASK解调功能，无需外部电压源供电，因此适合无
源RFID/NFC标签。

[0065] 本实施例公开一种与图1中电路具备相同结构的金属氧化物播磨晶体管ASK解调电路，其具体参数如表1所示：

[0066] 表1

[0067]

[0068] 图5给出了该实施例的工作波形，其中输入ASK已调信号载波频率为13.56MHz，读卡器速率为500Hz，调制深度hMIN＝15％。标签内部工作电压DC+‑DC‑＝6V。该工作波形与图2
本发明工作原理相吻合，说明电路工作正常。

[0069] 图6给出了该实施例的工作范围。标签内部工作电压最低可达2V，读卡器速率最高可达8kbit/s。

[0070] 可见采取上述结构可以达到较为优秀的技术效果，尤其采用该器件参数实施，效果尤佳。

[0071] 本实施例公开了一种芯片，其包括所述的金属氧化物薄膜晶体管ASK解调电路，以及外部封装。上述芯片具备与上述电路实施例相同的技术效果。

[0072] 以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这
些等同的变形或替换均包含在本申请权利要求所限定的范围内。