一种多晶元叠封存储器及其输出同步方法

摘要

本发明提出了一种多晶元叠封存储器及其输出同步方法。多晶元叠封存储器包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。本发明的多晶元叠封存储器及其输出同步方法结构简单，容易实现，稳定可靠。

权利要求

1.一种多晶元叠封存储器，其特征在于，包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；

多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号；

每个芯片(100)均包括晶体管(NM1)，晶体管(NM1)的源极接地；晶体管(NM1)的漏极与所述芯片(100)的SYNC_PAD引脚电性连接；晶体管(NM1)的漏极还分别连接有上拉电阻电路(110)和IO引脚；芯片(100)的晶体管(NM1)的栅极，用于获取表征该芯片(100)工作状态并根据芯片(100)工作状态导通或关断芯片(100)的开关信号；芯片(100)工作状态包括空闲状态或忙碌状态。

2.根据权利要求1所述的多晶元叠封存储器，其特征在于，上拉电阻电路(110)包括上拉电阻(Res_pullup)和电源端；芯片(100)的晶体管(NM1)的漏极经上拉电阻(Res_pullup)与电源端连接。

3.一种多晶元叠封存储器的输出同步方法，其特征在于，包括以下步骤：

步骤S1、提供一种多晶元叠封存储器，该多晶元叠封存储器包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；

步骤S2、将多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；

若否，则控制叠封结构通过IO引脚输出忙碌状态信号；

在步骤S1中，每个芯片(100)均包括晶体管(NM1)，晶体管(NM1)的源极接地；晶体管(NM1)的漏极与所述芯片(100)的SYNC_PAD引脚电性连接；晶体管(NM1)的漏极还分别连接有上拉电阻电路(110)和IO引脚；芯片(100)的晶体管(NM1)的栅极，用于获取表征该芯片(100)工作状态并根据芯片(100)工作状态导通或关断芯片(100)的开关信号；芯片(100)工作状态包括空闲状态或忙碌状态。

4.根据权利要求3所述的输出同步方法，其特征在于，上拉电阻电路(110)包括上拉电阻(Res_pullup)和电源端；芯片(100)的晶体管(NM1)的漏极经上拉电阻(Res_pullup)与电源端连接。

说明书

一种多晶元叠封存储器及其输出同步方法

技术领域

[0001] 本发明涉及存储器技术领域，尤其涉及一种多晶元叠封存储器及其输出同步方法。

背景技术

[0002] 随着存储器的芯片集成度越来越高，对外围元器件的封装要求也提出了更高的要求，从而催生了多晶元叠封技术。

[0003] 目前，存储器的多晶元叠封技术主要有以下三种：

[0004] 一是将多颗芯片叠封在一起，该多颗芯片采用多种片选信号，主机通过不同片选信号选择不同的芯片进行操作和访问；如图1所示，图1示出了采用多种片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die 0#和芯片Die 1#叠封在一起；芯片Die 0#具有引脚CS0#，芯片Die 1#具有引脚CS1#。主机通过与芯片Die 0#对应的片选信号从引脚CS0#操作和访问芯片Die 0#；主机通过与芯片Die 1#对应的片选信号从引脚CS1#操作和访问芯片Die 1#。

[0005] 二是将多颗芯片叠封在一起，该多颗芯片采用相同的片选信号，主机通过发送选择不同芯片的指令选择不同的芯片进行操作和访问；如图2所示，图2示出了采用相同片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die 0#和芯片Die 1#叠封在一起；芯片Die 0#和芯片Die 1#共用同一引脚CS#。主机通过选择芯片Die 0#的指令从引脚CS#操作和访问芯片Die 0#；主机通过选择芯片Die 1#的指令从引脚CS#操作和访问芯片Die 1#。

[0006] 三是将多颗芯片叠封在一起，该多颗芯片采用相同的片选信号，主机将多颗芯片当做同一颗芯片进行操作和访问，用户体验和单颗高容量存储器芯片无明显差异。

[0007] 上述采用第一种或第二种多晶元叠封技术的存储器对主机提出了较高的要求，并且与使用单颗高容量存储芯片的方式不兼容，而采用第三种多晶元叠封技术的存储器对多芯片的输出同步提出了较高的要求。具体来说，

[0008] 如果对叠封在一起的多颗芯片进行相同操作时，主机通过访问状态寄存器的值来判断是否完成，由于不能保证每一颗芯片的性能都相同，就会存在多颗芯片的工作效率有先后的状况，在同一时刻，与工作效率高的芯片对应的状态寄存器清零，而与工作效率低的芯片对应的状态寄存器仍然处于工作状态，没有清零。如果不对多颗芯片进行输出同步，就会存在输出矛盾(即相同IO分别输出高电平和输出低电平，电源到地之间短路)的现象，导致芯片功能异常，甚至烧坏芯片。

发明内容

[0009] 本发明针对上述技术问题，提出一种多晶元叠封存储器及其输出同步方法。

[0010] 本发明所提出的技术方案如下：

[0011] 本发明提出了一种多晶元叠封存储器，包括多颗芯片，多颗芯片叠封在一起，形成叠封结构；多颗芯片共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片均具有SYNC_PAD引脚；

[0012] 多颗芯片的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。

[0013] 本发明上述的多晶元叠封存储器中，每个芯片均包括晶体管，晶体管的源极接地；晶体管的漏极与所述芯片的SYNC_PAD引脚电性连接；晶体管的漏极还分别连接有上拉电阻电路和IO引脚；芯片的晶体管的栅极，用于获取表征该芯片工作状态并根据芯片工作状态导通或关断芯片的开关信号；芯片工作状态包括空闲状态或忙碌状态。

[0014] 本发明上述的多晶元叠封存储器中，上拉电阻电路包括上拉电阻和电源端；芯片的晶体管的漏极经上拉电阻与电源端连接。

[0015] 本发明还提出了一种多晶元叠封存储器的输出同步方法，包括以下步骤：

[0016] 步骤S1、提供一种多晶元叠封存储器，该多晶元叠封存储器包括多颗芯片，多颗芯片叠封在一起，形成叠封结构；多颗芯片共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片均具有SYNC_PAD引脚；

[0017] 步骤S2、将多颗芯片的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。

[0018] 本发明上述的输出同步方法中，在步骤S1中，每个芯片均包括晶体管，晶体管的源极接地；晶体管的漏极与所述芯片的SYNC_PAD引脚电性连接；晶体管的漏极还分别连接有上拉电阻电路和IO引脚；芯片的晶体管的栅极，用于获取表征该芯片工作状态并根据芯片工作状态导通或关断芯片的开关信号；芯片工作状态包括空闲状态或忙碌状态。

[0019] 本发明上述的输出同步方法中，上拉电阻电路包括上拉电阻和电源端；芯片的晶体管的漏极经上拉电阻与电源端连接。

[0020] 本发明的多晶元叠封存储器及其输出同步方法利用的是开漏(open-drain)结构不冲突的特点，实现输出同步的效果，电路结构简单，容易实现，稳定可靠。

附图说明

[0021] 下面将结合附图及实施例对本发明作进一步说明，附图中：

[0022] 图1示出了采用多种片选信号的多颗芯片的一种实施例的叠封结构示意图；

[0023] 图2示出了采用相同片选信号的多颗芯片的一种实施例的叠封结构示意图；

[0024] 图3示出了本发明优选实施例的多晶元叠封存储器的结构示意图；

[0025] 图4示出了图3所示的多晶元叠封存储器的芯片的电路原理图。

具体实施方式

[0026] 为了使本发明的技术目的、技术方案以及技术效果更为清楚，以便于本领域技术人员理解和实施本发明，下面将结合附图及具体实施例对本发明做进一步详细的说明。

[0027] 本发明提出了一种多晶元叠封存储器，用来解决叠封的多颗芯片的输出同步问题。具体地，如图3所示，图3示出了本发明优选实施例的多晶元叠封存储器的结构示意图；多晶元叠封存储器包括多颗芯片100，多颗芯片100叠封在一起，形成叠封结构；多颗芯片
100共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片100还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片100均具有SYNC_PAD引脚；

[0028] 多颗芯片100的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片100是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。

[0029] 在上述技术方案中，通过将多颗芯片100的SYNC_PAD引脚连接在一起，用以检测所有芯片100是否已经从忙碌状态转换为空闲状态，直到最后一颗芯片100从忙碌状态转换为空闲状态，才最终输出空闲状态。

[0030] 图3中示意性地示出了两个芯片100，为了便于描述，该两个芯片100分别记为芯片Die 0#和芯片Die 1#。可以理解，多晶元叠封存储器可以包括叠封在一起的多于两个芯片100。进一步地，IO引脚可以为多个，在本实施例中，IO引脚有四个，分别记为引脚IO1、引脚IO2、引脚IO3、引脚IO4。

[0031] 如图4所示，图4示出了图3所示的多晶元叠封存储器的芯片的电路原理图。每个芯片100均包括晶体管NM1，晶体管NM1的源极接地；晶体管NM1的漏极与所述芯片100的SYNC_PAD引脚电性连接；晶体管NM1的漏极还分别连接有上拉电阻电路110和IO引脚；芯片100的晶体管NM1的栅极，用于获取表征该芯片100工作状态并根据芯片100工作状态导通或关断芯片100的开关信号；芯片100工作状态包括空闲状态或忙碌状态。

[0032] 如图3和图4所示，多晶元叠封存储器的工作原理为：

[0033] 假设芯片Die 0#先于芯片Die 1#从忙碌状态转换为空闲状态；芯片Die 0#的栅极或者点n0由高电平转换为低电平，芯片Die 0#的晶体管NM1关闭；而芯片Die 1#的栅极或者点n0仍然处于高电平，芯片Die 0#的晶体管NM1导通；由于芯片Die 0#的SYNC_PAD引脚和芯片Die 1#的SYNC_PAD引脚连接在一起，芯片Die 0#的SYNC_PAD引脚的电平状态主要由芯片Die 1#的晶体管NM1状态决定，在芯片Die 1#的晶体管NM1导通情况下，芯片Die 0#的SYNC_PAD引脚以及芯片Die 1#的SYNC_PAD引脚的电平均被下拉到低电平，因此，IO引脚输出忙碌状态信号；

[0034] 当芯片Die 1#也由忙碌状态转换为空闲状态，芯片Die 0#的晶体管NM1和芯片Die 1#的晶体管NM1均关断，芯片Die 0#的SYNC_PAD引脚以及芯片Die 1#的SYNC_PAD引脚的电平被上拉电阻电路110上拉至高电平，IO引脚输出空闲状态信号，表示芯片Die 0#和芯片Die 1#均处于空闲状态。

[0035] 进一步地，在本实施例中，上拉电阻电路110包括上拉电阻Res_pullup和电源端；芯片100的晶体管NM1的漏极经上拉电阻Res_pullup与电源端连接。

[0036] 进一步地，本发明还提出了一种多晶元叠封存储器的输出同步方法，包括以下步骤：

[0037] 步骤S1、提供一种多晶元叠封存储器，该多晶元叠封存储器包括多颗芯片100，多颗芯片100叠封在一起，形成叠封结构；多颗芯片100共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片100还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片100均具有SYNC_PAD引脚；

[0038] 步骤S2、将多颗芯片100的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片100是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。

[0039] 在上述步骤S1中，每个芯片100均包括晶体管NM1，晶体管NM1的源极接地；晶体管NM1的漏极与所述芯片100的SYNC_PAD引脚电性连接；晶体管NM1的漏极还分别连接有上拉电阻电路110和IO引脚；芯片100的晶体管NM1的栅极，用于获取表征该芯片100工作状态并根据芯片100工作状态导通或关断芯片100的开关信号；芯片100工作状态包括空闲状态或忙碌状态。

[0040] 进一步地，上拉电阻电路110包括上拉电阻Res_pullup和电源端；芯片100的晶体管NM1的漏极经上拉电阻Res_pullup与电源端连接。

[0041] 上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。