电子装置

摘要

本发明是一种包含显示面板的电子装置。显示面板包含：第一像素电路、第二像素电路、第一信号线、第二信号线以及第一缓冲电路单元。第二像素电路与第一像素电路相邻。第一信号线电性连接于第一像素电路。第二信号线电性连接于第二像素电路。第一缓冲电路单元位于第一像素电路与第二像素电路之间。第一像素电路的至少一部分与第二像素电路的至少一部分位于第一信号线与第二信号线之间。

权利要求

1.一种电子装置，其特征在于，包含：一显示面板，包含：

一第一像素电路；

一第二像素电路，与该第一像素电路相邻；

一第一信号线，电性连接于该第一像素电路；

一第二信号线，电性连接于该第二像素电路；以及一第一缓冲电路单元，位于该第一像素电路与该第二像素电路之间，其中该第一像素电路的至少一部分与该第二像素电路的至少一部分位于该第一信号线与该第二信号线之间；以及一移位电路单元，包含：

一光遮蔽层，具有一导电性；

一缓冲层，形成于该光遮蔽层上；

一多晶硅层，形成于该缓冲层上；

一栅极介电层，形成于该多晶硅层上；

一第一金属层，形成于该栅极介电层上；

一中间介电层，形成于该第一金属层上；以及一第二金属层，形成于该中间介电层上，其中该中间介电层、该第一金属层与该第二金属层形成一第一电容，该栅极介电层、该第一金属层与该多晶硅层形成一第二电容，且该缓冲层、该多晶硅层与该光遮蔽层形成一第三电容。

2.如权利要求1所述的电子装置，其特征在于，该第二金属层与该多晶硅层彼此电性连接；以及该第一金属层与该光遮蔽层彼此电性连接，其中该第一电容、该第二电容与该第三电容是彼此并联。

3.如权利要求1所述的电子装置，其特征在于，还包含一光源层，该光源层包含：一第一亮度加强区域；

一一般亮度区域，其中，在一单色画面中，该第一亮度加强区域的亮度大于该一般亮度区域的亮度。

4.如权利要求3所述的电子装置，其特征在于，该显示面板更包含一移位电路单元，其中该移位电路单元与该光源层的一部分重叠。

5.如权利要求3所述的电子装置，其特征在于，该光源层更包含：一第二亮度加强区域，其中

该一般亮度区域设置于该第一亮度加强区域与该第二亮度加强区域之间，且该第二亮度加强区域的亮度大于该一般亮度区域的亮度。

6.如权利要求5所述的电子装置，其特征在于，该光源层包含：一第一发光二极管，设置在该第一亮度加强区域；

一第二发光二极管，设置在该第二亮度加强区域；

一第三发光二极管，设置在该一般亮度区域，其中，该第一发光二极管的亮度大于该第三发光二极管的亮度，且该第二发光二极管的亮度大于该第三发光二极管的亮度。

7.如权利要求1所述的电子装置，其特征在于，该显示面板包含：一缓冲显示区域，其中该第一缓冲电路单元设置于该缓冲显示区域内；

一一般像素电路显示区域，相邻于该缓冲显示区域，其中，在该显示面板显示一单色画面时，位于该缓冲显示区域内的像素电路依据一第一灰度电压而显示，位于该一般像素电路显示区域内的像素电路依据一第二灰度电压而显示，且该第一灰度电压大于该第二灰度电压。

8.如权利要求1所述的电子装置，其特征在于，该显示面板还包含：一第三像素电路，相邻于该第二像素电路，且该第二像素电路位于该第一像素电路与该第三像素电路之间；

一第三信号线，电性连接于该第三像素电路，以及其中该第二信号线与该第三信号线位于该第二像素电路与该第三像素电路之间。

9.如权利要求8所述的电子装置，其特征在于，该显示面板还包含：一第二缓冲电路单元，相邻于该第一缓冲电路单元，其中该第二像素电路的至少一部分与该第三像素电路的至少一部分位于该第一缓冲电路单元与该第二缓冲电路单元之间。

说明书

电子装置

技术领域

[0001] 本发明是关于一种电子装置，且特别是有关于一种具有窄边框的显示面板的电子装置。

背景技术

[0002] 当前的许多电子装置设有显示面板，以便使用者进行操作。已知的显示面板需要在两侧设置栅极控制电路，导致显示面板实际可用于显示画面的显示区域(active area，简称为AA)的宽度受到影响。因为栅极控制电路在非显示区域所占用的面积明显限缩显示面板显示区域的面积。

[0003] 承上所述，当栅极控制电路占用的非显示区域的宽度越宽时，显示面板的显示区域所占的面积相对较少。连带的，使用者观看显示面板的视觉效果也因此打折。

发明内容

[0004] 本发明是有关于一种电子装置，透过将一部分的栅极控制电路设置于显示区域内，可缩减显示面板的非显示区域所需使用的面积，进而可适用于窄边框的应用。

[0005] 本发明提出一种包含显示面板的电子装置。显示面板包含：第一像素电路、第二像素电路、第一信号线、第二信号线以及第一缓冲电路单元。第二像素电路与第一像素电路相邻。第一信号线电性连接于第一像素电路。第二信号线电性连接于第二像素电路。第一缓冲电路单元位于第一像素电路与第二像素电路之间。第一像素电路的至少一部分与第二像素电路的至少一部分位于第一信号线与第二信号线之间。

附图说明

[0006] 为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

[0007] 图1，其是于显示区域设置缓冲电路单元，进而缩减边框所需面积的俯视图。

[0008] 图2A，其是于显示面板的非显示区域采用多层金属结构形成电容的剖面图。

[0009] 图2B，其是图2A的多层金属结构电容形成并联关系的示意图。

[0010] 图3，其是使用发光二极管并搭配粘胶层而降低显示面板的厚度与宽度的剖面图。

[0011] 图4，根据本发明实施例的显示面板上的像素电路与栅极控制电路的俯视图。

[0012] 图5，其是显示面板因应缓冲电路单元的设置，提供具有不同形状的黑色矩阵的俯视图。

[0013] 图6，其是将图5所示的黑色矩阵覆盖于图4的显示面板的俯视图。

[0014] 图7，其是根据本发明一种实施例的显示面板上的像素电路与栅极控制电路的俯视图。

[0015] 图8，其是根据本发明另一种实施例的显示面板上的像素电路与栅极控制电路的俯视图。

[0016] 图9，其是根据本发明再一种实施例的显示面板上的像素电路与栅极控制电路的俯视图。

[0017] 图10，其是根据本发明又一种实施例的显示面板上的像素电路与栅极控制电路的俯视图。

[0018] 图11，其是借由改变黑色矩阵层尺寸改善显示面板的开口率的示意图。

[0019] 图12，其是透过对位于显示区域的像素电路调降亮度，进而使整体显示亮度均匀化的俯视图。

[0020] 图13，其是利用发光二极管的排列和改变灰度电压的方式对显示面板的亮度进行第二度补偿的示意图。

[0021] 图14，其是光源层中，排列为阵列的多个发光元件的俯视图。

[0022] 图15，其是根据本发明实施例的显示面板搭配背光模块的俯视图。

[0023] 图16，其是根据本发明构想的实施例，于液晶显示层的上方调整厚度，进而改善显示面板亮度不均的示意图。

[0024] 图17，其是根据本发明构想的实施例，于液晶显示层的下方调整厚度，进而改善显示面板亮度不均的示意图。

具体实施方式

[0025] 以下是借由特定的具体实施例说明本发明的实施方式，本领域的技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可借由其他不同的具体实施例加以施行或应用，本发明中的各项细节亦可针对不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。且本发明的各实施例之间，可混合搭配使用。

[0026] 再者，本发明与权利要求中所使用的序数例如“第一”、“第二”等用词，以修饰权利要求的元件，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。

[0027] 此外，本发明中关于“当…”或“…时”等描述表示“当下、之前或之后”等态样，而不限定为同时发生的情形，在此先行叙明。本发明中关于“设置于…上”等类似描述是表示两元件的对应位置关系，并不限定两元件之间是否有所接触，除非特别有限定，在此先行叙明。另外，本文中关于“设置”的描述可能有“设置于…上”或“设置于…之中”的意思，请配合附图一起参考；其中“设置于…上”的实现方式可为固设、枢接、摆放、粘着或其它方式，只要能使二元件之间产生对应关系的方式，即属于本发明所涵盖的范围。再者，本发明记载多个功效(或元件)时，若在多个功效(或元件)之间使用“或”一词，是表示功效(或元件)可独立存在，但亦不排除多个功效(或元件)可同时存在的态样。另外，本发明中关于“电性连接”或“耦接”一词，是表示包含直接连接与间接连接的态样。

[0028] 再者，本发明中关于元件“相邻”的描述是指在一方向中，两相邻的相同的元件中间没有其他相同两元件中的一个的状况。例如，元件A与元件B相邻，则表是在一方向上元件A与元件B的中间不会再有元件A或元件B。

[0029] 在本发明中，一元件(例如，元件A)在另外两个元件(例如，元件B与元件C)“之间”的含义，代表该元件可能仅有一部分范围位于该另外两个元件之间，或可能指该元件的全部范围都位于该另外两者之间。即，除非特别说明，则元件A可能整体皆位于元件B与元件C之间，或者，元件A的一部分位于元件B与元件C之间。

[0030] 另外，本发明中关于元件的“长度”、“宽度”、“厚度”等描述，并非以方向来定义，而是依照元件本身的条件来定义，因此二元件在相同方向上的延伸边缘可能各自被赋予不同的定义，举例而言，若一元件在X轴方上具有较长延伸边缘，在Y轴方向上具有较短延伸边缘，则该元件在X轴方向上的延伸边缘会称之为该元件的长度；但若另一元件在X轴方向上具有较短延伸边缘，而在Y轴方向上具有较长延伸边缘，则该另一元件在X轴方向上的延伸边缘将被称之为该元件的宽度(或厚度)，在此先行叙明。

[0031] 请参见图1，其是于显示区域设置缓冲电路单元203，进而缩减边框所需面积的俯视图。显示面板20可区分为显示区域Aaa与非显示区域Anaa。在本发明中，将显示区域Aaa定义为显示面板用来显示画面的区域；以及将非显示区域Anaa定义为位在显示区域Aaa的外围，且不用于显示画面的区域。通常，显示面板20会利用非显示区域Anaa设置相关的控制电路。

[0032] 显示面板20设有栅极控制电路200。栅极控制电路200包含移位电路单元201(201a、201b)与缓冲电路单元203(203a、203b)。缓冲电路单元203a、203b包含多个缓冲晶体管(Buffer TFT)，用于增强/放大从移位电路单元201a、201b所接收栅极控制信号的强度。缓冲电路单元203a、203b占栅极控制电路200大约30％的面积。因此，若把缓冲电路单元
203a、203b设置在显示面板20的显示区域Aaa上，便可以节省栅极控制电路200所需占用的面积，进而减缩非显示区域Anaa的边框面积。

[0033] 栅极控制电路200需设置电容，借以阻隔各级栅极控制信号间的干扰。为确保阻绝效果良好，须提升电容值。虽然使用较大面积的电容可以增加电容值，但此种方式并不适合窄边框的应用。根据本发明的实施例，在非显示区域Anaa的移位电路单元201内，采用多层金属结构(multi‑layer capacitor structure)形成彼此并联的电容，并可借此提升电容值。

[0034] 请参见图2A，其是于显示面板的非显示区域Anaa采用多层金属结构形成电容的剖面图。多层金属结构30包含：光遮蔽层(light shielding，简称为LS)301、缓冲层303、多晶硅层(Polysilicon，简称为PS)305、栅极介电层307、第一金属层(M1)309、中间介电层311，以及第二金属层(M2)313。

[0035] 缓冲层303形成于光遮蔽层(light shielding layer)301的上方；多晶硅层305形成于缓冲层303的上方；栅极介电层307形成于多晶硅层305的上方；第一金属层(M1)309形成于栅极介电层307的上方；中间介电层311形成于第一金属层(M1)309的上方；第二金属层(M2)313形成于中间介电层311的上方。

[0036] 光遮蔽层301具有导电性，并可避免光源直接照射多晶硅层层产生漏电流。在一实施例中，光遮蔽层301可为金属材料的多层或单层结构，但本发明并不特别限制，只要是能阻挡光线且能导电的材料即可。在一实施例中，缓冲层303可为包含氧化硅(silicon oxide)、氮化硅(silicon nitride)或前述等组合等绝缘材料的多层或单层结构。栅极介电层307可为包含氧化硅(silicon oxide)、氮化硅(silicon nitride)或其它绝缘材料或前述等组合的多层或单层结构，本发明并不特别限制。第一金属层309可为包含铝、铜等金属材料的多层或单层结构。此外，在显示区域Aaa的第一金属层可作为栅极电极使用，但本发明并不特别限制其材料与用途。中间介电层311可为包含氧化硅(silicon oxide)或氮化硅(silicon nitride)或其它绝缘材料的多层或单层结构，本发明并不特别限制。第二金属层313可为包含铝、铜等金属材料的多层或单层结构，同时在显示区域Aaa的第二金属层313可作为漏极或源极电极使用，但本发明并不特别限制其材料与用途。

[0037] 中间介电层311、第一金属层(M1)309与第二金属层(M2)313形成第一电容CA，栅极介电层307、第一金属层(M1)309与多晶硅层305形成第二电容CB，且缓冲层303、多晶硅层305与光遮蔽层301形成第三电容CC。此外，第一金属层(M1)309与光遮蔽层301透过第一接点N1而彼此电性连接，而多晶硅层305与第二金属层(M2)313则透过第二接点N2而彼此电性连接。

[0038] 请参见图2B，其是图2A的多层金属结构中的电容形成并联关系的示意图。将前述各层的电性连接关系整理过后，可以看出第一电容CA、第二电容CB与第三电容CC彼此并联。也就是说，多层金属结构30可产生电容并联的效果，进而提升电容值。此外，多层金属结构
30在提升电容值的同时，还可减少电容所占用的面积。

[0039] 显示面板20搭配侧入式光源时，需要在背光模块的底部与侧边使用铁框(bezel)固定框架。一旦使用铁框，显示面板20的边框宽度与整体厚度也连带受影响。因此，本发明可选用直下式光源设计，使用具有多个发光元件的光源层。此外，借由搭配使用粘胶层对背光模块内的各层材料进行全平面贴合(full lamination)的方式，可进一步降低显示面板20的边框范围与整体厚度。粘胶层例如可为光学粘胶(optically clear adhesive，简称为OCA)，或其他适合与光源层贴合且折射率搭配的粘着材料亦可。

[0040] 电子装置包含彼此重叠的显示面板与背光模块。图3为彼此重叠的显示面板41a与背光模块41b的剖面图。这些剖面图对应于图1的Lc1至Lc2的线段所对应的横切面。

[0041] 请参见图3，其是使用光源层并搭配粘胶层而降低显示面板的厚度与宽度的剖面图。显示面板41a的面积较背光模块41b的面积大，且显示面板41a的显示区域Aaa的面积小于背光模块41b的面积。因此，显示面板41a的非显示区域Anaa的一部分会覆盖在背光模块41b的部分光源层412上方，另一部分将超过背光模块41b的范围。接着，分别说明背光模块
41b与显示面板41a的各层架构。

[0042] 在图3中，背光模块41b(由下而上)包含：基板(例如，软性印刷电路板(Flexible Print Circuit，简称为FPC)411；形成于基板411上的光源层412(例如可包括，迷你发光二极管(Mini LED)、微发光二极管(micro LED)或发光二极管(LED)，或其他适合的光源)；形成于光源层412上的粘胶层413a；形成于粘胶层413a上的磷光层(Phosphor)414；形成于磷光层414上的粘胶层413b；形成于粘胶层413b上的光学增亮膜415；形成于光学增亮膜415上的粘胶层413c；形成于粘胶层413c上的扩散片416；形成于扩散片416上的粘胶层413d；以及，形成于粘胶层413d上的光学增亮膜417。

[0043] 透过光学增亮膜415、417的使用，可将光线大多集中在显示面板41a的垂直范围内，提升背光模块41b对于光线的利用效率。扩散片416具有雾度，能使通过扩散片416的光线均匀化，并能提升视觉的平顺感。借由将扩散片416设置于光学增亮膜415、417之间，可以提高背光模块41b的光源利用效率与光线均匀度。光学增亮膜415、417例如可为先进结构化光学复合材料(Advanced Structured Optical Composite，简称为ASOC)。

[0044] 粘胶层413a、413b、413c、413d主要用于贴合各层材料。根据所用于贴合处与材质的不同，不同粘胶层413a、413b、413c、413d的厚度也不尽相同。例如，由于发光元件具有一定高度，且基于降低光源颗粒感的考虑，光源层412上的粘胶层413a必须最厚。另一方面，光学增亮膜415、417上方的的粘胶层413c、413e不能太厚，否则会把光学增亮膜415、417的棱镜结构填平。

[0045] 假设粘胶层413a具有第一厚度W1、粘胶层413b具有第二厚度W2、粘胶层413c具有第三厚度W3、粘胶层413d具有第四厚度W4，且粘胶层413e具有第五厚度W5。则，第一厚度W1大于第二厚度至第五厚度中的任一个。即，W1＝max{W1,W2,W3,W4,W5}。

[0046] 显示面板41a透过粘胶层413e而贴附于背光模块41b的上方。显示面板41a(由下而上)包含偏光膜(Polarizing film)418；形成于偏光膜418上的薄膜晶体管基板419；形成于薄膜晶体管基板419上的液晶显示层425；形成于液晶显示层425上的彩色滤光基板(Color filter substrate)420；以及形成于彩色滤光基板420上的偏光膜421。基于附图简洁的考虑，此处并未绘示其余本领域技术人员常见的元件，例如：密封胶等

[0047] 其中，在彩色滤光基板420的部分区域中设有黑色矩阵422，以及在部分的薄膜晶体管基板419中设有栅极控制电路400。根据本发明的实施例，栅极控制电路400包含两个部分：设置在显示区域Aaa的缓冲电路单元403，以及设置在非显示区域Anaa的移位电路单元401。

[0048] 虚线L1为非显示区域Anaa与显示区域Aaa的边界。设置在彩色滤光基板420上的黑色矩阵422，从显示面板41a的外缘延伸至虚线L1'。在薄膜晶体管基板419的部分区域中设置栅极控制电路400，其中移位电路单元401的位置从显示面板41a的外缘延伸至虚线L1；缓冲电路单元403的位置从虚线L1延伸至虚线L1'。因此，部分的光源层412会与移位电路单元401重叠。

[0049] 在一实施例中，为了降低背光模块41b的厚度，可使用具有扩散功能的粘胶层取代扩散片416，也就是用单一层的粘胶层同时取代粘胶层413c、413d与扩散片416。

[0050] 在一实施例中，为了简化背光模块41b的制作工序，可采用白光发光二极管。采用白光发光二极管时可节省磷光层414与粘胶层413b所占用的厚度。

[0051] 根据前述说明可以得知，本发明于显示区域Aaa的一部分区域，设置缓冲电路单元以及与其相对应的黑色矩阵。接着，以图4～图10所示的显示面板的俯视图，说明本发明的构想。图4～图10中的实施例可依设计需求择一或多者混合搭配使用。图4～图8针对栅极控制线GL[1]～GL[N]、像素电路P(1,1)～P(M,N)以及缓冲电路单元Buff[1]～Buff[N]之间的排列方式加以调整，图9、图10则针对数据线SL[1]～SL[M]、像素电路P(1,1)～P(M,N)及缓冲电路单元Buff[1]～Buff[N]的部分作说明。本发明的像素电路包含驱动晶体管、像素电容(像素电极、显示介质、对侧电极)、储存电容等元件。

[0052] 请参见图4，其是根据本发明实施例的显示面板上的像素电路与栅极控制电路的示意图。假设显示面板包含排列为M行与N列的多个像素电路以及多条信号线。信号线包含栅极控制线、数据线以及共同信号线......等，并不特别限定。其中，信号线可为用来传送栅极控制信号的栅极控制线GL、用于传送像素灰度电压的数据线SL、用于传送共同信号的共同信号线等。借由信号线的使用，显示面板可搭配时序控制器将相关的控制信号、数据信号传送到对应的像素电路中。实际应用时，像素电路的形状与显示的颜色并不需要被限定。例如，像素电路可为红色(R)像素电路、绿色(G)像素电路或蓝色(B)像素电路。

[0053] 为便于说明，此处以m代表像素电路所在的行数(column)，以n代表像素电路所在的列数(row)。因此，m小于或等于M，且n小于或等于N。其中，m、n、M、N均为正整数。显示面板上的M*N个像素电路，搭配M条数据线SL[1]～SL[M]与N条栅极控制线GL[1]～GL[N]使用。在图4所示的实施例中，针对栅极控制线GL[1]～GL[N]与像素电路P(1,1)～P(M,N)之间的排列方式加以调整。N条栅极控制线GL[1]～GL[N]分别电性连接于N个移位电路单元SR[1]～SR[N]、N个缓冲电路单元Buff[1]～Buff[N]与N列像素电路P(m,1)～P(m,N)，其中m＝1～M。须留意的是，各条栅极控制线GL[1]～GL[N]与各列像素电路之间的相对位置并不完全相同，而会随着所属列数的不同而异。在图4中，当n为奇数时，栅极控制线GL[n]平行设置在第n列像素电路P(1,n)～P(M,n)的上方；当n为偶数时，栅极控制线GL[n]平行设置在第n列像素电路P(1,n)～P(M,n)的下方。图4的实施例是以N为正偶数为例，但于其他实施例中，N可不为正偶数，此时无法成对的栅极控制线可单独连接一个移位电路单元。

[0054] 在图4中，与位于奇数列像素电路(n＝奇数)对应的移位电路单元SR[1]、SR[3]...SR[N‑1]与缓冲电路单元Buff[1]、Buff[3]～Buff[N‑1]位于显示面板的左侧(第一侧)；与偶数列像素电路(n＝偶数)对应的移位电路单元SR[2],SR[4]...SR[N]与缓冲电路单元Buff[2]、Buff[4]～Buff[N]位于显示面板的右侧(第二侧)，需注意的是，本发明并不特别限制移位电路单元SR[1]～SR[N]与缓冲电路单元Buff[1]～Buff[N]的位置，移位电路单元SR[1]～SR[N]与缓冲电路单元Buff[1]～Buff[N]也可位于显示面板的上、下两侧或任一侧，视设计需求而定。移位电路单元SR[1]、SR[2]在y方向的位置，与第一列的像素电路P(1,
1)～P(M,1)和第二列的像素电路P(1,2)～P(M,2)对应；移位电路单元SR[3]、SR[4]在y方向的位置，与第三列的像素电路P(1,3)～P(M,3)和第四列的像素电路P(1,4)～P(M,4)对应。

[0055] 接着，以n＝1,2为例，说明缓冲电路单元的排列方式。在此附图中，缓冲电路单元Buff[1]、Buff[2]在y方向的位置彼此对应，即，均设置在第一列的像素电路P(1,1)～P(M,1)与第二列的像素电路P(1,2)～P(M,2)之间。缓冲电路单元Buff[1]的上方为像素电路P(1,1)～像素电路P(M1,1)、下方为像素电路P(1,2)～像素电路P(M1,2)；缓冲电路单元Buff[2]的上方为像素电路P(M1+M2+1,1)～像素电路P(M,1)、下方为像素电路P(M1+M2+1,2)～像素电路P(M,2)。换言之，在第一列的M个像素电路P(1,1)～P(M,1)中，仅有位于中间的M2个像素电路P(M1+1,1)～P(M1+M2,1)的下方并未设有缓冲电路单元。同理，在第二列的M个像素电路P(1,2)～P(M,2)中，仅有位于中间的M2个像素电路P(M1+1,2)～P(M1+M2,2)的上方并未设有任何缓冲电路单元。

[0056] 在一实施例中，以第n列的M个像素电路P(1,n)～P(M,n)为例：像素电路P(1,n)至像素电路P(M1,n)间的M1个像素电路，以及像素电路P(M1+M2+1,n)至像素电路P(M,n)间的M3个像素电路具有较小尺寸，且像素电路P(M1+1,n)至像素电路P(M1+M2,n)间的M2个像素电路具有较大尺寸。

[0057] 如图4所示，同样位于第n列的M个像素电路P(1,n)～P(M,n)可分为三类，第一类为位于左侧的M1(例如，M1＝9)个像素电路P(1,n)～P(M1,n)、第二类为位于中间的M2(例如，M2＝1062)个像素电路P(M1+1,n)～P(M1+M2,n)，以及第三类为位于右侧的M3(例如，M3＝9)个像素电路P(M1+M2+1,n)～P(M,n)。其中M为M1、M2、M3的总和、M1等于M3，且M2大于M1，其中M1、M2与M3均为正整数。位在第n列的M个像素电路P(1,n)～P(M,n)中，随着像素电路所在的行数不同，各个像素电路的尺寸也不完全相同。

[0058] 如图4所示，在一实施例中，显示面板包括第一信号线(第一栅极控制线)GL[n]，电性连接到第一像素电路P(m,n)；第一缓冲电路单元Buff[n]用以增强传送到第一像素电路P(m,n)的栅极信号，其中像素电路P(m,n)设置于第一信号线(第一栅极控制线)GL[n]与第一缓冲电路单元Buff[n]之间,m及n为正整数。举例来说，第一信号线(第一栅极控制线)GL[1]，电性连接到第一像素电路P(1,1)；第一缓冲电路单元Buff[1]用以增强传送到第一像素电路P(1,1)的栅极信号，其中像素电路P(1,1)设置于第一信号线(第一栅极控制线)GL[1]与第一缓冲电路单元Buff[1]之间。此实施例中的信号线是以栅极控制线为例，但信号线可为上述例示中的其他线路，本发明不限于此。

[0059] 在另一实施例中，显示面板包含第一信号线(第一栅极控制线)GL[n]，电性连接到第一像素电路P(m,n)；第二信号线GL[n+1]，电性连接第二像素电路P(m,n+1)；第一缓冲电路单元Buff[n]位于第一像素电路P(m,n)与第二像素电路P(m,n+1)之间，且至少部分的第一像素电路P(m,n)与至少部分的第二像素电路P(m,n+1)位于第一信号线GL[n]与第二信号线GL[n+1]之间；第三像素电路P(m,n+2)，相邻于第二像素电路P(m,n+1)；第三信号线(第三栅极控制线)GL[n+2]，电性连接于第三像素电路P(m,n+2)，且第二信号线与第三信号线位于相邻的至少部分第二像素电路与至少部分第三像素电路之间；第二缓冲电路单元Buff[n+2]，相邻于第一缓冲电路单元Buff[n]，其中至少部分的第二像素电路与至少部分的第三像素电路位于第一缓冲电路单元Buff[n]与第二缓冲电路单元Buff[n+2]之间。

[0060] 举例而言，显示面板包含第一信号线(第一栅极控制线)GL[1]，电性连接到第一像素电路P(1,1)；第二信号线GL[2]，电性连接第二像素电路P(1,2)；第一缓冲电路单元Buff[1]位于第一像素电路P(1,1)与第二像素电路P(1,2)之间，且至少部分的第一像素电路P(1,1)与至少部分的第二像素电路P(1,2)位于第一信号线GL[1]与第二信号线GL[2]之间；第三像素电路P(1,3)，相邻于第二像素电路P(1,2)；第三信号线(第三栅极控制线)GL[3]，电性连接于第三像素电路P(1,3)，且第二信号线GL[2]与第三信号线GL[3]位于至少部分第二像素电路与至少部分第三像素电路之间；第二缓冲电路单元Buff[3]，相邻于第一缓冲电路单元Buff[1]，其中至少部分的第二像素电路P(1,2)与至少部分的第三像素电路P(1,3)位于第一缓冲电路单元Buff[1]与第二缓冲电路单元Buff[3]之间。此实施例是以双边驱动为例，但可能仅单边驱动，亦即可能省略图4其中一边的缓冲电路单元跟移位电路单元，信号线的连接关系的对应调整视设计需求而定。

[0061] 在本文中，将两个同类型元件的相邻，定义为，在两个同类型元件的中间，并没有其他同类型的元件。换言之，在两个彼此相邻的同类型元件之间，可能包含或不包含其他类型的元件。根据此定义，在图4中，位于第一列的像素电路P(1,1)～P(M,1)，与位于第二列的像素电路P(1,2)～P(M,2)相邻；位于第二列的像素电路P(1,2)～P(M,2)，与位于第三列的像素电路P(1,3)～P(M,3)相邻。

[0062] 请参见图5，其是显示面板因应缓冲电路单元的设置，提供具有不同形状的黑色矩阵层的俯视图。请同时参看图4与图5。在图5中，以点状网底代表黑色矩阵层。

[0063] 如图5所示，在另一实施例中，显示面板更包含黑色矩阵(光阻材料)覆盖于缓冲电路单元的上方。由俯视方向观察，位于彩色滤光基板内的黑色矩阵的位置，会与位于薄膜晶体管基板的缓冲电路单元的位置相重叠，如此可降低显示区域内的金属层所造成的反光。

[0064] 随着被黑色矩阵层覆盖的电路不同，黑色矩阵层在X方向上(第一方向)可区分为两类具有不同形状的光阻元件。其中一种光阻元件为，用于覆盖栅极控制线GL上的接线区光阻元件BMgl；另一种光阻元件为，用于覆盖于缓冲电路单元Buff上的缓冲区光阻元件BMbuff。

[0065] 接线区光阻元件BMgl与缓冲区光阻元件BMbuff平行于第一方向，且各接线区光阻元件BMgl与各缓冲区光阻元件BMbuff交错排列。随着用于覆盖的电路不同，接线区光阻元件BMgl与缓冲区光阻元件BMbuff的形状与数量也不同。

[0066] 黑色矩阵层包含多个接线区光阻元件BMgl。接线区光阻元件BMgl中的第一个接线区光阻元件BMgl[1]覆盖于栅极控制线GL[1]上并沿着第一面板侧边设置；接线区光阻元件中的第二个接线区光阻元件BMgl[2][3]覆盖于栅极控制线GL[2]、GL[3]上；接线区光阻元件中的第N/2个接线区光阻元件BMgl[N‑2][N‑1]覆盖于栅极控制线GL[N‑2]、GL[N‑1]上；接线区光阻元件中的最后一个接线区光阻元件BMgl[N]是覆盖于控制线GL[N]上并沿着第二面板侧边设置。由于接线区光阻元件BMgl覆盖于栅极控制线GL上，且栅极控制线的宽度维持不变，接线区光阻元件BMgl可具有矩形外观，但本发明并不限制。

[0067] 另一方面，黑色矩阵层包含多个缓冲区光阻元件BMbuff。缓冲区光阻元件BMbuff中的第一个缓冲区光阻元件BMbuff[1][2]覆盖在缓冲电路单元Buff[1]、Buff[2]上，并延伸覆盖于部分的第一列像素电路P(1,1)～P(M,1)与第二列像素电路P(1,2)～P(M,2)。缓冲区光阻元件BMbuff中的第n个缓冲区光阻元件BMbuff[2n‑1][2n]覆盖在缓冲电路单元Buff[2n‑1]、Buff[2n]上，并延伸覆盖于部分的第2n‑1列像素电路P(1,2n‑1)～P(M,2n‑1)与第2n列像素电路P(1,2n)～P(M,2n)。由图5可以看出，缓冲区光阻元件BMbuff需覆盖于两侧的缓冲电路单元与两列像素电路间的空隙，因此，缓冲区光阻元件BMbuff可选择性具有双头桨形外观，但本发明并不特别限制，亦可只有单边设置。

[0068] 在本文中，依据在列方向上的像素电路尺寸的不同，将显示区域Aaa进一步划分为三个区域。其中，第一行至第M1行像素电路设置区域的范围定义为缓冲显示区域Abr1，其宽度为Wbr1；与(M1+1)行至第(M1+M2)行像素电路设置区域的范围定义为一般像素电路显示区域Apr，其宽度为Wpr；与第(M1+M2+1)行至第M行像素电路设置区域的范围定义为缓冲显示区域Abr2，其宽度为Wbr2。也就是说，于俯视图观察，缓冲显示区域被定义为与缓冲电路单元重叠的区域。于一实施例中，于俯视图观察，至少一部分的缓冲电路单元与缓冲显示区域Abr1重叠，且另一部分的缓冲电路单元与缓冲显示区域Abr2重叠。如前所述，缓冲区光阻元件BMbuff可选择性具有双头桨形外观。由图5可以看出，作为覆盖缓冲电路单元使用的缓冲区光阻元件BMbuff的两端较宽的部分(在Y方向上的宽度较大)，分别位于缓冲显示区域Abr1、Abr2；作为覆盖两列像素电路之间的缓冲区光阻元件BMbuff的中间较为细长的部分(在Y方向上的宽度较小)，则位于一般像素电路显示区域Apr。

[0069] 请参见图6，其是将图5所示的黑色矩阵层覆盖于图4的显示面板的示意图。由图6可以看出，在一般像素电路显示区域Apr设置的黑色矩阵层的面积比，较在缓冲显示区域Abr1、Abr2的黑色矩阵层的面积比低，亦即在一般像素电路显示区域Apr内的黑色矩阵层的面积会小于缓冲显示区域Abr1、Abr2内的黑色矩阵层面积。然而，由光源层发出的光线会受到黑色矩阵层面积比的影响。简言之，当光线经过面积比较高的黑色矩阵层传送至彩色滤光基板的亮度，必然会较光线经过面积比较低的黑色矩阵层传送至彩色滤光基板的亮度低。

[0070] 为了提高显示面板的开口率，除栅极控制线GL[1]、GL[N]外，其余的栅极控制线GL以两两为一组的方式，对应于同一个接线区光阻元件BMgl。换言之，假设n为偶数，且n

[0071] 根据本揭露发明的构想，缓冲电路单元、信号线，以及像素电路之间的排列方式可能相当多元。除图4的举例外，图7～图10为其他可能的举例。实际应用时，缓冲电路单元、信号线，以及像素电路之间的排列方式还可能有其他种排列方式。为简化说明，在图7～图10中假设N＝4。

[0072] 请参见图7，其是根据本发明一种实施例的显示面板上的像素电路与栅极控制电路的俯视图。在本发明的一实施例中，栅极控制线GL[1]～GL[N]可以穿过像素电路的一部分。也就是，栅极控制线GL[1]、GL[2]、GL[3]、GL[4]可分别与位于第一列、第二列、第三列与第四列的像素电路P(1,1)～P(M1,1)、P(1,2)～P(M,2)、P(1,3)～P(M,3)与P(1,4)～P(M,4)部分重叠。据此，位于第一列的像素电路P(1,1)～P(M,1)与位于第二列的像素电路P(1,2)～P(M,1)，均仅有一部分位于栅极控制线GL[1]与栅极控制线GL[2]之间；以及，位于第三列的像素电路P(1,3)～P(M,3)与位于第四列的像素电路P(1,4)～P(M,4)，均仅有一部分位于栅极控制线GL[3]与栅极控制线GL[4]之间。

[0073] 附带一提的是，除栅极控制线GL[1]～GL[N]外，显示面板上同时可能有多条信号线并行。例如，栅极控制线与公共信号线可能都延着X方向并行。

[0074] 请参见图8，其是根据本发明另一种实施例的显示面板上的像素电路与栅极控制电路的俯视图。与图7的实施例类似，此处的栅极控制线GL[1]、GL[2]、GL[3]、GL[4]可分别与位于第一列、第二列、第三列与第四列的像素电路P(1,1)～P(M1,1)、P(1,2)～P(M1,2)、P(1,3)～P(M1,3)与P(1,4)～P(M1,4)部分重叠。但在这个实施例中，栅极控制线GL[1]～GL[N]可以不为直线。

[0075] 图4～图8所示的实施例主要说明栅极控制线GL与像素电路P之间的排列方式，但本发明还可将类似的排列关系，套用至不同类型的信号线(例如，公共信号线、扫描线等)与像素电路之间的排列方式。以下，图9、图10是以数据线SL作为另一种举例。

[0076] 请参见图9，其是根据本发明再一种实施例的显示面板上的像素电路与栅极控制电路的俯视图。为便于说明，此实施例假设M1＝M3＝4为例。实际应用时，M1与M3会随着缓冲电路单元Buff所占用的宽度而改变。

[0077] 在一实施例中，显示面板包含第一像素电路P(m,n)；第二像素电路P(m+1,n)与第一像素电路P(m,n)相邻；第一信号线(第一数据线)SL[m]，电性连接到第一像素电路P(m,n)；第二信号线(第二数据线)SL[m+1]，电性连接第二像素电路P(m+1,n)；第一缓冲电路单元Buff[m]位于第一像素电路P(m,n)与第二像素电路P(m+1,n)之间，且至少部分的第一像素电路P(m,n)与至少部分的第二像素电路P(m+1,n)位于第一信号线(第一数据线)SL[m]与第二信号线(第二数据线)SL[m+1]之间；第三像素电路P(m+2,n)，相邻于第二像素电路P(m+1,n)；第三信号线(第三数据线)SL[m+2]，电性连接于第三像素电路P(m+2,n)，且第二信号线(第二数据线)SL[m+1]与第三信号线(第三数据线)SL[m+2]位于第二像素电路P(m+1,n)与第三像素电路P(m+2,n)之间；第二缓冲电路单元Buff[m+2]，相邻于第一缓冲电路单元Buff[m]，其中第二像素电路P(m+1,n)与第三像素电路P(m+2,n)位于第一缓冲电路单元Buff[m]与第二缓冲电路单元Buff[m+2]之间。

[0078] 举例说明，在一实施例中，显示面板包含第一像素电路P(1,2)；第二像素电路P(2,2)与第一像素电路P(1,2)相邻；第一信号线(第一数据线)SL[1]，电性连接到第一像素电路P(1,2)；第二信号线(第二数据线)SL[2]，电性连接第二像素电路P(2,2)；第一缓冲电路单元Buff[1]位于第一像素电路P(1,2)与第二像素电路P(2,2)之间，且至少部分的第一像素电路P(1,2)与至少部分的第二像素电路P(2,2)位于第一信号线(第一数据线)SL[1]与第二信号线(第二数据线)SL[2]之间；第三像素电路P(3,2)，相邻于第二像素电路P(2,2)；第三信号线(第三数据线)SL[3]，电性连接于第三像素电路P(3,2)，且第二信号线(第二数据线)SL[2]与第三信号线(第三数据线)SL[3]位于第二像素电路P(2,2)与第三像素电路P(3,2)之间；第二缓冲电路单元Buff[3]，相邻于第一缓冲电路单元Buff[1]，其中第二像素电路P(2,2)与第三像素电路P(3,2)位于第一缓冲电路单元Buff[1]与第二缓冲电路单元Buff[3]之间。

[0079] 前述说明是以第1～4行的像素电路为例，至于其他行的像素电路、数据线SL与缓冲电路单元Buff之间的排列方式，亦可类推得出，此处不再详述。对位于第(M1+1)行至(M1+M2)行之间的像素电路而言，并未于相邻的像素电路之间设置缓冲电路单元Buff的缘故。因此，数据线SL[M1+1]～SL[M1+M2]是设置在两行像素电路之间。

[0080] 在图9、图10中，像素电路可分为两类。一类为位于数据线SL与缓冲电路单元Buff之间的像素电路，另一类为设置在两两数据线SL之间的像素电路。由图9、图10可以看出，位于数据线SL与缓冲电路单元Buff之间的像素电路的尺寸较小，设置在两两数据线SL之间的像素电路的尺寸较大。采用图9、图10所示的实施例时，N为4的倍数。

[0081] 如图4～图9所示，在本发明的部分实施例中，像素电路P(m,n)可为非矩形配置，而在图10本发明的另一实施例中，像素电路P(m,n)可为矩形配置。另须留意的是，在图9与图10的实施例中，虽假设数据线SL与像素电路并未重叠，但实际应用时，也可能仿照图7、图8的方式设计数据线的位置。此部分属于应用上的变化，此处不再详述。

[0082] 如图5所说明，显示面板还可包含黑色矩阵(光阻材料)覆盖于缓冲电路单元的上方。类似的作法亦可套用至图7～图10的实施例。随着图7～图10所示的缓冲电路单元与信号线的排列方式不同，黑色矩阵的形状与设置位置也将对应改变。此部分因应排列方式的不同而改变黑色矩阵的形状与位置的相关应用不再详述。

[0083] 如前所述，光线经过一区域内的黑色矩阵层面积比较高的亮度，必然会较光线经过一区域内的黑色矩阵层面积比较低的亮度低。因此，在一实施例中，可以在一般像素电路显示区域Apr内，进一步在其两侧画分出渐层显示区域Apr_grd1、Apr_grd2。

[0084] 请参见图11，其是借由改变黑色矩阵层尺寸改善显示面板的开口率造成影响的示意图。在图11中，将一般像素电路显示区域Apr进一步区分为三个部分：渐层显示区域Apr_grd1、正常像素电路显示区域Apr_nm、渐层显示区域Apr_grd2。其中，渐层显示区域Apr_grd1介于缓冲显示区域Abr1与正常像素电路显示区域Apr_nm之间；渐层显示区域Apr_grd2介于正常像素电路显示区域Apr_nm与缓冲显示区域Abr2之间。

[0085] 为了改善显示区域的亮度差异，缓冲区光阻元件BMbuff的形状，不会在缓冲显示区域Abr1、Abr2与一般像素电路显示区域Apr的边界上，骤然地由大变小，而是将渐层显示区域Apr_grd1、Apr_grd2作为过渡区域使用，使缓冲区光阻元件BMbuff的形状逐渐地由大而小或由小而大的变化。

[0086] 由图11的下方可以看出，缓冲区光阻元件BMbuff与缓冲显示区域Abr1、Abr2重叠的部分最宽；缓冲区光阻元件BMbuff与正常像素电路显示区域Apr_nm重叠的部分最窄。缓冲区光阻元件BMbuff的形状，从缓冲显示区域Abr1具有最宽的宽度，在渐层显示区域Apr_grd1逐渐缩减，直至正常像素电路显示区域Apr_nm具有最窄的宽度。接着，再由正常像素电路显示区域Apr_nm的宽度，在渐层显示区域Apr_grd2逐渐增加，直至在缓冲显示区域Abr2具有最宽的宽度。

[0087] 由于缓冲区光阻元件BMbuff在渐层显示区域Apr_grd1、Apr_grd2的面积为逐渐变化的缘故，缓冲区光阻元件BMbuff对开口率的影响也变成是渐进、逐步改变的方式。

[0088] 在另一实施例中，在不大幅改变显示面板制造流程的前提下，可透过调整数据线所传送的灰度电压的方式改善显示面板的显示效果。

[0089] 请参见图12，其是透过对位于一般像素电路显示区域Apr的像素电路调降亮度(灰度电压)，进而使整体显示亮度均匀化的示意图。在显示一单色画面时(例如，全白、全红、全蓝或全绿画面)，一般像素电路显示区域Apr内的像素电路以较低灰度电压(例如222灰度对应的灰度电压)显示像素电路数据，缓冲显示区域Abr1、Abr2的像素电路以较高灰度电压(例如256灰度对应的灰度电压)显示像素电路数据。也就是说，缓冲显示区域Abr1、Abr2内的像素电路具有第一灰度电压V1，一般像素电路显示区域内的像素电路具有第二灰度电压V2，且第一灰度电压V1大于第二灰度电压V2。此时，使用者在缓冲显示区域Abr1、Abr2看到的亮度，等于使用者在一般像素电路显示区域Apr看到的亮度。上述灰度电压的调整，可以根据一般像素电路显示区域Apr内像素电路的开口率(ARhigh)与缓冲显示区域Abr1、Abr2内像素电路开口率(ARlow)的差值，以及根据伽玛校正(gamma)而推算出，应该如何调降位于一般像素电路显示区域Apr的像素电路的灰度电压，才能消除暗带，使整个显示画面看起来具有均匀的亮度。

[0090] 请参见图13，其是本发明的另一实施例的俯视图。如图13所示，在一单色显示画面中(例如，全白、全红、全蓝或全绿画面)，可针对像素电路所在的区域不同，提供不同的灰度电压。图13将显示面板区分为五个显示区域(显示区域Abr1的范围、显示区域Ale1扣除显示区域Abr1后的范围、显示区域Alc的范围、显示区域Ale2扣除显示区域Abr2后的范围，以及显示区域Abr2的范围)。关于显示区域Abr1、Ale1、Alc、Ale2、Abr2的定义，将于图15说明。在这五个显示区域中，针对位于最左侧与最右侧的显示区域的像素电路，提供提第三灰度电压V3；针对位于次左侧与次右侧的显示区域的像素电路，提供提第四灰度电压V4；针对位于中间显示区域的像素电路，提供提第三灰度电压V3。其中第三灰度电压V3大于第四灰度电压V4。

[0091] 根据图12、图13的实施例可以得知，显示面板可动态的因应显示区域上的亮带、暗带现象，动态的针对呈现亮带的区域降低灰度电压，以及针对呈现暗带的区域提升灰度电压。实际应用时，提升或降低灰度电压的区域的所在位置与大小，以及灰度电压的大小关系等，并不受图12、图13的举例限制。

[0092] 请参见图14，其是本发明另一实施例的示意图，在该实施例中，光源层中排列为阵列的多个发光元件。与显示区域Aaa对应的光源层包含多个发光元件，这些发光元件排列为J行与K列，其中J与K为正整数。发光元件可为发光二极管(LED)。通常，光源层上的发光二极管的解析度，会较薄膜晶体管上的像素电路的解析度略差，因此，J小于M、且K小于N。在这个实施例中，与显示区域对应的光源层是指提供光线到显示区域的意思。

[0093] 依据与显示区域Aaa的不同显示区域的对应关系，发光元件可被分为三个部分。第一亮度加强区域Ale1、第二亮度加强区域Ale2设置在第一亮度加强区域Ale1的一侧，以及一般亮度区域Alc，设置于第一亮度加强区域Ale1与第二亮度加强区域Ale2之间。其中，第一亮度加强区域Ale1包含J1行第一发光二极管71；一般亮度区域Alc包含J2行第三发光二极管73；第二亮度加强区域Ale2包含J3行第二发光二极管72。其中，J1、J2、J3均为正整数，J为J1、J2、J3的总和，且J1等于J3、J2大于J1。

[0094] 根据本发明的实施例，在一俯视方向中(Z方向)，光源层的第一亮度加强区域Ale1大致与显示面板的第一缓冲显示区域Abr1重叠；光源层的一般亮度区域Alc大致与显示面板的一般像素电路显示区域Apr重叠；以及光源层的第二亮度加强区域Ale2大致与显示面板的第二缓冲显示区域Abr2重叠。因此，在第一亮度加强区域Ale1、第二亮度加强区域Ale2设置的发光二极管71、发光二极管72，其亮度将设计为高于在一般亮度区域Alc设置的发光二极管73。也就是说，在一实施例中，该光源层包含第一亮度加强区域、一般亮度区域与第二亮度加强区域，其中一般亮度区域位于第一亮度加强区域与第二亮度加强区域之间，且当在显示一单色画面时，第一亮度加强区域的亮度大于一般亮度区域的亮度，且第二亮度加强区域的亮度大于一般亮度区域的亮度。

[0095] 承上所述，位于第1行至第J1行的发光二极管71，其亮度高于位于第(J1+1)行至第(J1+J2)行的发光二极管73；位于第1行至第J1行的发光二极管71的亮度，其亮度等于位于第(J1+J2+1)行至第J行的发光二极管72的亮度。此外，位于第(J1+1)行至第(J1+J2)行的发光二极管73，其亮度低于位于第(J1+J2+1)行至第J行的发光二极管72的亮度。也就是说，在一单色画面中，亮度加强区域的亮度大于一般亮度区域的亮度。

[0096] 于另一实施例中，缓冲显示区域可选择性仅设置于面板的一侧，该光源层包含第一亮度加强区域与一般亮度区域，其中一般亮度区域邻近第一亮度加强区域，且在显示一单色画面时，第一亮度加强区域的亮度大于一般亮度区域的亮度。

[0097] 请参见图15，其是根据本发明实施例的显示面板搭配背光模块的示意图。显示面板83的显示区域Aaa的宽度为Waa，其中包含一般像素电路显示区域Apr(宽度为Wpr)、缓冲显示区域Abr1(宽度为Wbr1)、缓冲显示区域Abr2(宽度为Wbr2)。光源层81的宽度为Wled，其中提供光线到显示区域Aaa的部分的宽度为Wled_aa。提供光线到显示区域Aaa光源层进一步包含亮度加强区域811a(Ale1)、一般亮度区域813(Alc)，以及亮度加强区域811b(Ale2)。

[0098] 根据本发明构想的实施例，除了从背光模块进行补偿外，也可以在显示面板的结构上稍作调整，达到补偿黑色矩阵层所造成的开口率损耗的效果。最后，本文说明借由改变显示面板的内部分层的厚度，改善位于缓冲显示区域Abr1、Abr2的暗带现象的作法。图16、图17借由局部降低与缓冲显示区域Abr1、Abr2相重叠的薄膜晶体管基板的厚度，或是彩色滤光基板的厚度，提升缓冲显示区域Abr1、Abr2范围内的穿透率，消除因开口率不均造成的影响。

[0099] 请参见图16，其是根据本发明构想的实施例，于液晶显示层的上方调整厚度，进而改善显示面板侧边的暗带的示意图。此附图的各层已于图3说明，此处不再详述。在此附图中，可以看出在薄膜晶体管基板913上，穿插设置着缓冲电路单元913a；以及，在彩色滤光基板917上，穿插设置着黑色矩阵层917a。

[0100] 偏光膜911的厚度h5不会随着显示区域的不同而改变；薄膜晶体管基板913的厚度h4不会随着显示区域的不同而改变；液晶显示层915的厚度(h3a、h3b)随着所重叠的显示区域不同(一般像素电路显示区域Apr/缓冲显示区域Abr1、Abr2)而有不同；彩色滤光基板917的厚度(h2a、h2b)随着所重叠的显示区域不同(一般像素电路显示区域Apr/缓冲显示区域Abr1、Abr2)而有不同；偏光膜919的厚度h1不会随着显示区域的不同而改变。

[0101] 液晶显示层915在一般像素电路显示区域Apr的厚度h3b，较液晶显示层915在缓冲显示区域Abr1、Abr2的厚度h3a薄(h3bh2a)。也就是说，彩色滤光基板917的厚度在缓冲显示区域Abr1、Abr2较薄；彩色滤光基板917的厚度在一般像素电路显示区域Apr较厚。液晶显示层915的厚度在缓冲显示区域Abr1、Abr2较厚；液晶显示层915的厚度在一般像素电路显示区域Apr较薄。在此实施例中，彩色滤光基板的厚度是指彩色滤光基板的外表面到与显示介质层接触部分的厚度。

[0102] 请参见图17，其是根据本发明构想的实施例，于液晶显示层的下方调整厚度，进而改善显示面板侧边的暗带的示意图。此附图的各层已于图3说明，此处不再详述。在此附图中，可以看出在薄膜晶体管基板933上，穿插设置着缓冲电路单元933a；以及，在彩色滤光基板937上，穿插设置着黑色矩阵层937a。

[0103] 偏光膜931的厚度h5’不会随着显示区域的不同而改变；薄膜晶体管基板933的厚度(h4a’,h4b’)随着所重叠的显示区域不同(一般像素电路显示区域Apr/缓冲显示区域Abr1、Abr2)而有不同；液晶显示层935的厚度(h3a’、h3b’)随着所重叠的显示区域不同(一般像素电路显示区域Apr/缓冲显示区域Abr1、Abr2)而有不同；彩色滤光基板937的厚度h2’不会随着显示区域的不同而改变；偏光膜939的厚度h1’不会随着显示区域的不同而改变。

[0104] 液晶显示层935在一般像素电路显示区域Apr的厚度h3b’，较液晶显示层915在缓冲显示区域Abr1、Abr2的厚度h3a’薄(h3b’h4a’)。也就是说，薄膜晶体管基板933的厚度在缓冲显示区域Abr1、Abr2较薄；薄膜晶体管基板933的厚度在一般像素电路显示区域Apr较厚。液晶显示层935的厚度在缓冲显示区域Abr1、Abr2较厚；液晶显示层935的厚度在一般像素电路显示区域Apr较薄。

[0105] 根据前述的实施例可以得知，本发明的显示面板可透过将缓冲电路单元移设于显示区域Aaa的方式而缩减非显示区域Anaa所需的边框区域。搭配具有导电性的光遮蔽层减少栅极控制电路中的电容所需面积(图2A、图2B)；以及使用粘胶层搭配直下式光源(图3)减少边框所需空间。

[0106] 虽然随着将缓冲电路单元设置在显示区域Aaa，导致所使用的黑色矩阵衍生开口率不均匀现象，但本发明的实施例提供多种可搭配使用的补偿方式。例如：使用渐层方式设置黑色矩阵层，进而使视觉效果均匀化(图11)；改变对像素电路的灰度电压(图12、图13)；改变位于缓冲显示区域Abr1、Abr2的发光二极管的电流强度使其亮度增加(图14)；依据显示区域的不同而改变显示面板的材质厚度(图16、图17)。实际应用时，用于补偿缓冲显示区域Abr1、Abr2与一般像素电路显示区域Apr的方式并不以此为限。上述这些补偿方式可择一或多者搭配使用，达到使显示面板的边框变窄的效果，并能兼顾画面的呈现。

[0107] 虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。