晶体管

摘要

本申请涉及晶体管。一些实施例包含在第一半导体材料上具有第二半导体材料的构造。归因于所述第一及第二半导体材料的不同晶格特性，所述第二半导体材料接近所述第一半导体材料的区域具有应变。晶体管栅极向下延伸到所述第二半导体材料中。栅极电介质材料是沿着所述晶体管栅极的侧壁及底部。源极/漏极区域是沿着所述晶体管栅极的所述侧壁，且所述栅极电介质材料处于所述源极/漏极区域与所述晶体管栅极之间。沟道区域在所述源极/漏极区域之间延伸且处于所述晶体管栅极的所述底部下方。所述沟道区域中的至少一些处于所述应变区域内。

权利要求

1.一种半导体构造，其包括：

第一半导体材料；

第二半导体材料，其在所述第一半导体材料上方且具有邻近所述第一半导体材料的应变区域；

晶体管栅极，其向下延伸到所述第二半导体材料中；

导电性掺杂源极/漏极区域，其邻近所述晶体管栅极的侧壁，且向下延伸到所述第二半导体材料中；

沟道区域，其在所述导电性掺杂源极/漏极区域之间延伸且处于所述晶体管栅极的底部下方，所述沟道区域中的至少一些在所述应变区域内；

其中所述导电性掺杂源极/漏极区域的上表面高于所述晶体管栅极的上表面；且其中所述第一半导体材料包括锗且所述第二半导体材料包括硅。

2.根据权利要求1所述的半导体构造，其中所述源极/漏极区域在所述第二半导体材料内的深度小于所述晶体管栅极。

3.根据权利要求1所述的半导体构造，其中所述沟道区域是容器形；且其中所述第一半导体材料与所述第二半导体材料相结合的界面被配置为容器形，其中所述容器形沟道区域嵌套于所述容器形界面内。

4.一种半导体构造，其包括：

第一半导体材料；

第二半导体材料，其在所述第一半导体材料上方且具有接近所述第一半导体材料的应变区域；

晶体管栅极，其向下延伸到所述第二半导体材料中；

导电性掺杂源极/漏极区域，其邻近所述晶体管栅极的侧壁，且向下延伸到所述第二半导体材料中；

沟道区域，其在所述导电性掺杂源极/漏极区域之间延伸，且处于所述晶体管栅极的底部下方，所述沟道区域中的至少一些在所述应变区域内；

其中所述导电性掺杂源极/漏极区域的上表面高于所述晶体管栅极的上表面；且其中所述第一半导体材料包括锗和硅的混合物，且其中所述第二半导体材料包括硅。

5.一种半导体构造，其包括：

第一半导体材料；

第二半导体材料，其在所述第一半导体材料上方且沿着界面结合所述第一半导体材料；所述第二半导体材料的应变区域邻近所述界面；

晶体管栅极，其延伸到所述第二半导体材料中；

所述第二半导体材料的中介区域，其处于所述晶体管栅极的底部与所述第一半导体材料之间；所述中介区域整体由所述应变区域涵盖；

电介质材料，其是沿着所述晶体管栅极的侧壁及所述底部；

源极/漏极区域，其邻近所述晶体管栅极，且由所述电介质材料与所述晶体管栅极间隔开；所述源极/漏极区域延伸到所述第二半导体材料中到达小于所述晶体管栅极在所述第二半导体材料内的深度的深度；

其中沟道区域在所述源极/漏极区域之间延伸且处于所述晶体管栅极的所述底部下方；

其中所述第二半导体材料包括硅；且

其中第一半导体材料包括锗和硅的混合物。

6.根据权利要求5所述的半导体构造，其中所述沟道区域是容器形；并且其中所述界面也是容器形，其中所述容器形沟道区域嵌套于所述容器形界面内。

7.根据权利要求5所述的半导体构造，其中所述沟道区域沿着所述沟道区域整体的厚度大体上一致。

8.一种半导体构造，其包括：

第一半导体材料；

第二半导体材料，其在所述第一半导体材料上方且沿着界面结合所述第一半导体材料；所述第二半导体材料的应变区域邻近所述界面；

晶体管栅极，其延伸到所述第二半导体材料中；

所述第二半导体材料的中介区域，其处于所述晶体管栅极的底部与所述第一半导体材料之间；所述中介区域整体由所述应变区域涵盖；

电介质材料，其是沿着所述晶体管栅极的侧壁与所述底部；

源极/漏极区域，其邻近所述晶体管栅极，且由所述电介质材料与所述晶体管栅极间隔开；所述源极/漏极区域延伸到所述第二半导体材料中到达小于所述晶体管栅极在所述第二半导体材料内的深度的深度；

其中沟道区域在所述源极/漏极区域之间延伸且处于所述晶体管栅极的所述底部下方；

其中所述第二半导体材料包括硅；且

其中所述第一半导体材料包括锗和碳的混合物。

9.一种半导体构造，其包括：

第一半导体材料；

第二半导体材料，其在所述第一半导体材料上方且沿着界面结合所述第一半导体材料；所述第二半导体材料的应变区域邻近所述界面；

晶体管栅极，其延伸到所述第二半导体材料中；

所述第二半导体材料的中介区域，其处于所述晶体管栅极的底部与所述第一半导体材料之间；所述中介区域整体由所述应变区域涵盖；

电介质材料，其是沿着所述晶体管栅极的侧壁与所述底部；

源极/漏极区域，其邻近所述晶体管栅极，且由所述电介质材料与所述晶体管栅极间隔开；所述源极/漏极区域延伸到所述第二半导体材料中到达小于所述晶体管栅极在所述第二半导体材料内的深度的深度；

其中沟道区域在所述源极/漏极区域之间延伸且处于所述晶体管栅极的所述底部下方；

其中所述第二半导体材料包括硅；且

其中所述第一半导体材料包括II/VI族混合物、IV/VI族混合物或II/V族混合物。

10.根据权利要求9所述的半导体构造，其中所述沟道区域的一部分不在所述应变区域内。

说明书

晶体管

[0001] 分案申请的相关信息

[0002] 本案是分案申请。该分案的母案是申请日为2015年1月6日、申请号为201580024522.8、发明名称为“晶体管”的发明专利申请案。

技术领域

[0003] 本发明涉及晶体管、存储器阵列及半导体构造。

背景技术

[0004] 晶体管通常用于集成电路中且贯穿存储器、逻辑等等可具有许多应用。例如，晶体管可用于电阻式随机存取存储器(RRAM)阵列、动态随机存取存储器(DRAM)阵列等等中。

[0005] 集成电路制造的持续目标是创造更高的集成度，且因此减小现有组件的尺寸及间隔。归因于较小的沟道效应及其它复杂性，减小晶体管的尺寸变得越来越难。

[0006] 晶体管性能可通过众多度量表征，其包含(例如)驱动电流(即，流经接通状态的晶体管的电流(Ion))。在一些应用中，将需开发相对于常规晶体管具有一或多个经改进度量(例如，增强驱动电流)的晶体管。

发明内容

[0007] 在本申请的一个方面中，提供了一种半导体构造，其包括：第一半导体材料；第二半导体材料，其在所述第一半导体材料上方且具有邻近所述第一半导体材料的应变区域；晶体管栅极，其向下延伸到所述第二半导体材料中；导电性掺杂源极/漏极区域，其邻近所述晶体管栅极的侧壁，且向下延伸到所述第二半导体材料中；沟道区域，其在所述导电性掺杂源极/漏极区域之间延伸且处于所述晶体管栅极的底部下方，所述沟道区域中的至少一些在所述应变区域内；其中所述导电性掺杂源极/漏极区域的上表面高于所述晶体管栅极的上表面；且其中所述第一半导体材料包括锗且所述第二半导体材料包括硅。

[0008] 在本申请的另一方面中，提供了一种半导体构造，其包括：第一半导体材料；第二半导体材料，其在所述第一半导体材料上方且具有接近所述第一半导体材料的应变区域；晶体管栅极，其向下延伸到所述第二半导体材料中；导电性掺杂源极/漏极区域，其邻近所述晶体管栅极的侧壁，且向下延伸到所述第二半导体材料中；沟道区域，其在所述导电性掺杂源极/漏极区域之间延伸，且处于所述晶体管栅极的底部下方，所述沟道区域中的至少一些在所述应变区域内；其中所述导电性掺杂源极/漏极区域的上表面高于所述晶体管栅极的上表面；且其中所述第一半导体材料包括锗和硅的混合物，且其中所述第二半导体材料包括硅。

[0009] 在本申请的另一方面中，提供了一种半导体构造，其包括：第一半导体材料；第二半导体材料，其在所述第一半导体材料上方且沿着界面结合所述第一半导体材料；所述第二半导体材料的应变区域邻近所述界面；晶体管栅极，其延伸到所述第二半导体材料中；所述第二半导体材料的中介区域，其处于所述晶体管栅极的底部与所述第一半导体材料之间；所述中介区域整体由所述应变区域涵盖；电介质材料，其是沿着所述晶体管栅极的侧壁及所述底部；源极/漏极区域，其邻近所述晶体管栅极，且由所述电介质材料与所述晶体管栅极间隔开；所述源极/漏极区域延伸到所述第二半导体材料中到达小于所述晶体管栅极在所述第二半导体材料内的深度的深度；其中沟道区域在所述源极/漏极区域之间延伸且处于所述晶体管栅极的所述底部下方；其中所述第二半导体材料包括硅；且其中第一半导体材料包括锗和硅的混合物。

[0010] 在本申请的另一方面中，提供了一种半导体构造，其包括：第一半导体材料；第二半导体材料，其在所述第一半导体材料上方且沿着界面结合所述第一半导体材料；所述第二半导体材料的应变区域邻近所述界面；晶体管栅极，其延伸到所述第二半导体材料中；所述第二半导体材料的中介区域，其处于所述晶体管栅极的底部与所述第一半导体材料之间；所述中介区域整体由所述应变区域涵盖；电介质材料，其是沿着所述晶体管栅极的侧壁与所述底部；源极/漏极区域，其邻近所述晶体管栅极，且由所述电介质材料与所述晶体管栅极间隔开；所述源极/漏极区域延伸到所述第二半导体材料中到达小于所述晶体管栅极在所述第二半导体材料内的深度的深度；其中沟道区域在所述源极/漏极区域之间延伸且处于所述晶体管栅极的所述底部下方；其中所述第二半导体材料包括硅；且其中所述第一半导体材料包括锗和碳的混合物。

[0011] 在本申请的另一方面中，提供了一种半导体构造，其包括：第一半导体材料；第二半导体材料，其在所述第一半导体材料上方且沿着界面结合所述第一半导体材料；所述第二半导体材料的应变区域邻近所述界面；晶体管栅极，其延伸到所述第二半导体材料中；所述第二半导体材料的中介区域，其处于所述晶体管栅极的底部与所述第一半导体材料之间；所述中介区域整体由所述应变区域涵盖；电介质材料，其是沿着所述晶体管栅极的侧壁与所述底部；源极/漏极区域，其邻近所述晶体管栅极，且由所述电介质材料与所述晶体管栅极间隔开；所述源极/漏极区域延伸到所述第二半导体材料中到达小于所述晶体管栅极在所述第二半导体材料内的深度的深度；其中沟道区域在所述源极/漏极区域之间延伸且处于所述晶体管栅极的所述底部下方；其中所述第二半导体材料包括硅；且其中所述第一半导体材料包括II/VI族混合物、IV/VI族混合物或II/V族混合物。

附图说明

[0012] 图1到4是半导体构造的包括实例实施例晶体管的区域的概略横截面图。

[0013] 图5A及5B分别是实例实施例存储器阵列的区域的概略横截面侧视图及概略俯视图。图5A是沿着图5B的横截面b‑b’。

具体实施方式

[0014] 一些实施例包含具有在应变半导体材料内延伸的沟道区域的晶体管。应变半导体材料可改进沟道区域内的电子迁移率且由此改进驱动电流。晶体管可用于凹入存取装置中，且在一些实施例中，可用于掩埋凹入存取装置(BRAD)中。参考图1到5描述实例实施例。

[0015] 参考图1，构造10包括支撑于半导体基座12上的凹入晶体管14。

[0016] 基座12可包括半导体材料，且可(例如)包括单晶硅、基本上由或由单晶硅组成。在一些实施例中，基座12可被视为包括半导体衬底。术语“半导体衬底”表示包括半导电材料的任何构造，其包含(但不限于)例如半导电晶片的块状半导电材料(其是单独的或在包括其它材料的组合件中)及半导电材料层(其是单独的或在包括其它材料的组合件中)。术语“衬底”指代任何支撑结构，其包含(但不限于)上文所描述的半导体衬底。在一些实施例中，基座12可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。所述材料中的一些可处于基座12的所展示区域下方及/或可横向邻近基座12的所展示区域；且可对应于(例如)耐火金属材料、屏障材料、扩散材料、绝缘体材料等等中的一或多者。

[0017] 第一半导体材料16形成于基座12上，且第二半导体材料18形成于所述第一半导体材料上。所述第一及第二半导体材料彼此不同，且在所展示的实施例中，沿着界面19结合。归因于第一及第二半导体材料的不同晶格特性，在接近界面19的半导体材料中引发应变。
应变区域可跨越从界面19向外延伸的体积散布。具体来说，应变区域可向上延伸实质距离到第二半导体材料18中，且也可向下延伸到第一半导体材料16中。术语“应变区域”用于指代含有因材料16与18之间的晶格失配引发的应变的区域。此类应变区域可(例如)相对于材料16及18结合的界面延伸20nm或更多到半导体材料18中。

[0018] 在一些实施例中，第二半导体材料18可包括硅、基本上由或由硅组成；且第一半导体材料16可包括从周期表的IV族选择的除硅以外的元素(例如，碳、锗等等)。在一些实施例中，第一半导体材料16可包括与来自周期表的IV族的一或多个其它元素组合的硅；且可(例如)包括与碳及锗中的一者或两者组合的硅。例如，第一半导体材料可包括Si(1‑x)Gex、基本上由或由Si(1‑x)Gex组成；其中x处于从大约0.2到大约0.5的范围内。

[0019] 在其中第一半导体材料16包括与来自周期表的IV族的一或多种其它材料组合的硅的实施例中，且在其中第二半导体材料18包括硅的实施例中，第一半导体材料可包括贯穿其整体的硅与其它组分的单一均匀比率，或可包括硅浓度相对于其它组分的浓度的梯度。例如，在一些实施例中，第一半导体材料16可包括与碳及锗中的一者或两者组合的硅，且硅的浓度可沿着梯度17减小使得相较于材料16内的较深处，接近界面19处存在更低的硅浓度。这可使得能够针对特定应用调整应变特性。

[0020] 第一及第二半导体材料16及18可包括任何合适的材料；且在一些实施例中，第一半导体材料16可包括II/V族混合物(例如，磷化镉、砷化镉、磷化锌等等)、II/VI族混合物(例如，硒化镉、硫化镉、硒化锌、碲化锌等等)或IV/VI族混合物(例如，硒化铅(II族)、硫化锡、碲化铊锗等等)；且第二半导体材料18可包括不同混合物，或可包括硅、基本上由或由硅组成。

[0021] 第一半导体材料16可包括任何合适的厚度，且在一些实施例中可具有小于大约2μm的厚度；例如(举例来说)处于从大约1μm到大约2μm的范围内的厚度。

[0022] 凹槽20延伸到第二半导体材料18中。晶体管栅极22在此类凹槽的底部上，且可被视为向下延伸到第二半导体材料18中。所述晶体管栅极包括栅极材料24。所述栅极材料可包括任何合适的组合物或组合物的组合；且在一些实施例中可包括以下各者中的一或多者、基本上由或由以下各者中的一或多者组成：各种金属(例如，钨、钛等等)、含有金属的组合物(例如，金属氮化物、金属碳化物、金属硅化物等等)及导电性掺杂半导体材料(例如，导电性掺杂硅、导电性掺杂锗等等)。

[0023] 电绝缘材料26在凹槽20内且处于栅极22上。绝缘材料26可包括任何合适的组合物或组合物的组合；且在一些实施例中可包括氮化硅、基本上由或由氮化硅组成。

[0024] 栅极22可被视为包括邻近绝缘材料26的顶面25、与顶面呈相对关系的底面27及侧壁表面29。

[0025] 栅极电介质材料28沿着栅极22的底面27及侧壁表面29延伸。在所展示的实施例中，栅极电介质材料也沿着绝缘材料26的侧壁表面延伸；但在其它实施例中，栅极电介质材料可仅是沿着栅极22的表面。

[0026] 栅极22可为字线的部分，所述字线相对于图1的横截面图延伸进出页面。

[0027] 栅极22的底部27可被视为处于半导体材料18的中介区域30上，其中此类中介区域处于栅极与第一半导体材料16之间。中介区域可(例如)具有处于从大约10nm到大约20nm的范围内的厚度。由材料16及18的晶格失配引发的应变可传播完全通过中介区域30。

[0028] 源极/漏极区域32及34是沿着栅极22的侧壁，且由栅极电介质材料28与栅极间隔开。源极/漏极区域可对应于半导体材料18的导电性掺杂区域，且使用虚线31概略说明源极/漏极区域的底部。源极/漏极区域的底部可为扩散边界，其中掺杂剂浓度减少到低于与源极/漏极区域相关联而非突变梯级的水平的水平。尽管两个源极/漏极区域被展示为延伸到大约彼此相同的深度，但在其它实施例中源极/漏极区域可相对于彼此延伸到不同深度。

[0029] 在图1的实施例中，源极/漏极区域延伸到大约等于栅极22在半导体材料18内的深度的深度。在其它实施例中，如下文参考图2到4更详细所论述，源极/漏极区域可相对于栅极22的深度延伸到不同深度。

[0030] 图1展示源极/漏极区域32及34上的导电区域36。在所说明的实施例中，此类导电区域包括第一导电材料38及第二导电材料40。导电材料38可包括(例如)金属硅化物(例如，硅化钛、硅化钴等等)，且导电材料40可包括金属(例如，钨、钛等等)或含有金属的组合物(例如，金属碳化物、金属氮化物等等)。导电区域36可用于形成到源极/漏极区域32及34的电接触，且在其它实施例中可以任何其它合适的结构取代。

[0031] 沟道区域42在源极/漏极区域32与34之间延伸，且处于晶体管栅极22的底部下方。由材料16及18的晶格失配所引发的应变可至少部分跨越中介区域30延伸，且具体来说可至少部分跨越沟道区域延伸。此可使得能够增强跨越沟道区域的电子迁移率，这可使得晶体管14能够具有比常规晶体管更高的驱动电流。在一些实施例中，沟道区域42整体可处于应变半导体材料内。

[0032] 在一些实例实施例(例如，其中第二半导体材料18包括硅且第一半导体材料16包括Si(1‑x)Gex(其中，例如x处于从大约0.2到大约0.5的范围内)的实施例)中，可使用压电电阻系数计算跨越中介区域30的应变：

[0033]

[0034] 在上文方程式中，μe(xx)、μ0、Sxx、Syy及Szz分别是x轴中具有应变的电子迁移率、无应力的电子迁移率及沿着x轴、y轴及z轴的沟道应力。所述方程式提供给n型MOSFET以辅助阅读者理解本发明，且将不限制本发明的任何方面，除非在所附权利要求书中明确陈述此方程式(如果有)。x轴及z轴的定向是相对于图1的构造展示的。

[0035] 图1的实施例的优势在于：电子在沟道区域42内主要沿着x轴方向迁移，且不具有沿着z轴方向的实质迁移。因此，中介区域30内的应变对于沟道区域内的电子迁移率可具有实质影响。

[0036] 沟道区域42可多数掺杂为与源极/漏极区域32及34相反的类型。例如，沟道区域42可为p型掺杂区域且源极/漏极区域32及34可为n型掺杂区域。在一些实施例中，沟道区域42可被掺杂到阈值电压(VT)植入水平，且源极/漏极区域32及34可被掺杂到轻掺杂扩散(LDD)植入水平。

[0037] 图1的实施例包括晶体管，其中源极/漏极区域具有与晶体管栅极的底部大约共同延伸的底部。图2展示构造10a，其说明其中源极/漏极区域的底部延伸到晶体管栅极的底部下方的替代性实施例。具体来说，图2展示具有源极/漏极区域32及34的晶体管14a，源极/漏极区域32及34在半导体材料18内延伸的深度大于晶体管栅极22。在一些实施例中，中介区域30可具有处于从大约10nm到大约20nm的范围内的厚度，且源极/漏极区域32及34可延伸到比栅极22的深度大处于从大约5nm到大约10nm的范围内的量的深度。因此，源极/漏极区域32及34可延伸到是中介区域30的厚度的四分之三、是中介区域30的厚度的二分之一等等的深度。

[0038] 在图2的实施例中，沟道区域42可完全处于半导体材料18的应变区域内，且沟道区域内的电子迁移率可为主要沿着x轴方向。因此，可充分实现上文参考图1所描述的优势以实现高驱动电流。

[0039] 图3展示另一实例实施例晶体管。具体来说，图3展示包括具有深度小于栅极22的源极/漏极区域32及34的晶体管14b的构造10b。晶体管14b包括沟道区域42，沟道区域42沿着栅极22的底部27部分处于中介区域30内，但也沿着栅极22的侧壁29的最低部分延伸。相对于图1及2的晶体管14及14a，晶体管14b可具有两个缺点。首先，部分沟道区域42可延伸超过半导体材料18的应变区域。具体来说，半导体材料18的应变区域可涵盖中介区域30，但可或可不一直延伸到所说明的源极/漏极区域32及34的底部边界。如果部分沟道区域处于半导体材料18的应变区域外部，那么可仅由半导体材料18的应变区域内的沟道区域的部分而非由整个沟道区域来实现应变半导体材料内的增强电子迁移率的优势。晶体管14b的第二个缺点在于：沿着z轴方向且沿着x轴方向存在实质电子迁移，且相较于图1及2的其中电子迁移主要沿着x轴方向的晶体管14及14a，此可减少增强电子迁移率的优势。

[0040] 尽管两个源极/漏极区域被展示为延伸到彼此相同的深度，但在其它实施例中源极/漏极区域可相对于彼此延伸到不同深度。例如，源极/漏极区域中的一者可延伸到至少等于晶体管栅极的深度的深度，且另一者可延伸到小于晶体管栅极的深度的深度。因此，沟道区域可不对称，其中沟道区域的一侧沿着栅极的侧壁延伸(如同图3的实施例)且另一侧不沿着侧壁延伸(如同图1或图2的实施例)。此类非对称沟道区域可具有介于图3的实施例与图1及2的实施例中间的性质及特性(例如，应变区域引发的驱动电流增强)。

[0041] 即使相对于图1及2的实施例，图3的晶体管14b可具有缺点，但相对于常规晶体管，晶体管14b可仍具有增强驱动电流，且因此仍可为适于在一些应用中利用的经改进装置。

[0042] 在一些实施例中，可修改跨越半导体材料16的上表面的形貌使得在其中源极/漏极区域延伸的深度小于晶体管的栅极的实施例中，沟道区域整体处于应变材料内。例如，图4展示包括与图3的晶体管14b类似的晶体管14c的构造10c，其中晶体管14c的源极/漏极区域32及34延伸的深度与栅极22不同。然而，界面19经配置以具有容器形状。此类容器形状与栅极22沿着底部27且沿着侧壁29的最低段的外周边互补。因此，沟道42是容器形的，且嵌套于界面19的容器形配置内。

[0043] 在所展示的实施例中，沟道区域42沿着侧壁29的最低段与沿着栅极22的底部27具有大体上一致的厚度，但在其它实施例中沿着侧壁29可具有与沿着栅极的底部27不同的厚度。

[0044] 在一些实施例中，可贯穿整个沟道区域，且具体来说贯穿沟道区域沿着侧壁29的部分且贯穿沿着栅极22的底部27的部分，保持沟道区域42内的应变大体上一致。因此，高电子迁移率可完全贯穿沟道区域42延伸，且即使源极/漏极区域32及34的深度小于栅极22，图4的晶体管14c的驱动电流仍可与图1及2的实施例的驱动电流相当。

[0045] 在一些应用中，可将上文所描述的晶体管实施例并入存储器阵列(例如(举例来说)RRAM阵列、DRAM阵列等等)中。图5A及5B展示实例阵列60，其包括上文参考图1所描述的类型的多个大体上相同的晶体管14，(其中术语“大体上相同”表示在合理制造及测量公差内，晶体管相同)。源极/漏极区域被标记为图5A中的区域61，且与图1的区域32/34相同。

[0046] 在所展示的实施例中，晶体管中的一些是“有源”晶体管且与电荷存储装置电耦合；且其它晶体管用于隔离区域。隔离区域用于使邻近有源晶体管中的一些彼此隔离。位线(未展示)可电耦合到有源晶体管的源极/漏极区域中的一些。有源晶体管的栅极22可为沿着字线，所述字线相对于图5A的横截面延伸进出页面。如在图5B的俯视图中所展示，浅沟槽隔离(STI)在正交于包括有源及隔离晶体管的沟槽的沟槽内延伸。

[0047] 可将上文所论述的装置及结构并入电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统(例如(举例来说)时钟、电视、手机、个人计算机、汽车、工业控制系统、航空器等等)中的任一者。

[0048] 除非另有指定，否则可使用现已知或尚待开发的任何合适的方法(其包含，例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等等)形成本文所描述的各种材料、物质、组合物等等。

[0049] 术语“电介质”及“电绝缘”两者都用于描述具有绝缘电性质的材料。在本发明中两个术语被视为同义。在一些实例中利用术语“电介质”，且在其它实例中利用术语“电绝缘”以在本发明内提供语言变化以简化所附权利要求书内的前置基础，且并非用于指示任何显著化学或电差异。

[0050] 各种实施例在图式中的特定定向仅出于说明的目的，且在一些应用中实施例可相对于所展示的定向旋转。本文所提供的描述及所附权利要求书涉及在各种特征之间具有所描述的关系的任何结构，而无论结构是否处于图式的特定定向中或相对于此类定向旋转。

[0051] 所附说明的横截面图仅展示横截面的平面内的特征，且不展示横截面的平面后的材料以便简化图式。

[0052] 当结构在上文中被称作在另一结构“上”或“抵靠”另一结构时，其可直接在所述另一结构上或也可存在中介结构。相比之下，当结构被称作“直接在另一结构上”或“直接抵靠另一结构”时，不存在中介结构。当结构被称作“连接”或“耦合”到另一结构时，其可直接连接或耦合到所述另一结构，或可存在中介结构。相比之下，当结构被称作“直接连接”或“直接耦合”到另一结构时，不存在中介结构。

[0053] 一些实施例包含半导体构造，所述半导体构造包括：第二半导体材料，其在第一半导体材料上，且归因于第一及第二半导体材料的不同晶格特性具有接近第一半导体材料的应变区域。晶体管栅极向下延伸到第二半导体材料中。栅极电介质材料是沿着晶体管栅极的侧壁及底部。源极/漏极区域是沿着晶体管栅极的侧壁，且栅极电介质材料处于源极/漏极区域与晶体管栅极之间。沟道区域在源极/漏极区域之间延伸且处于晶体管栅极的底部下方。沟道区域中的至少一些在应变区域内。

[0054] 一些实施例包含半导体构造，所述半导体构造包括邻近第二半导体材料的第一半导体材料。归因于第一及第二半导体材料的不同晶格特性，第二半导体材料具有应变区域。晶体管栅极延伸到第二半导体材料中。第二半导体材料的中介区域处于晶体管栅极的底部与第一半导体材料之间。中介区域整体由应变区域涵盖。栅极电介质材料是沿着晶体管栅极的侧壁及底部。源极/漏极区域是沿着晶体管栅极的侧壁，且由栅极电介质材料与晶体管栅极间隔开。源极/漏极区域延伸到第二半导体材料中到至少大约等于晶体管栅极在第二半导体材料内的深度的深度。沟道区域在源极/漏极区域之间延伸且处于晶体管栅极的底部下方。

[0055] 一些实施例包含半导体构造，所述半导体构造包括第一半导体材料及沿着界面结合所述第一半导体材料的第二半导体材料。归因于第一及第二半导体材料的不同晶格特性，第二半导体材料接近界面的区域具有应变。晶体管栅极延伸到第二半导体材料中。第二半导体材料的中介区域处于晶体管栅极的底部与第一半导体材料之间。中介区域整体由应变区域涵盖。栅极电介质材料是沿着晶体管栅极的侧壁及底部。源极/漏极区域是沿着晶体管栅极的侧壁，且由栅极电介质材料与晶体管栅极间隔开。源极/漏极区域延伸到第二半导体材料中到小于晶体管栅极在第二半导体材料内的深度的深度。沟道区域在源极/漏极区域之间延伸且处于晶体管栅极的底部下方。