本发明公开了一种大规模采集阵列的同步系统，形成一个支持N*M*L个采集器阵列，其中的N、M、L可根据具体情况调节，即每个采集设备、子卡、采集器数量和类型都可以灵活扩展，时钟信号和同步信号被层层分发形成一个树状结构，分发过程中仅涉及PCB走线、芯片内部走线、信号分频，从而形成一个同源、相位关系固定的树状结构；该结构实现简单，不需要对信号间的相对或绝对延时关系进行分析；不仅能够实现的阵列规模大，而且可扩展性强，可以随时变更阵列的配置。
1.一种大规模采集阵列的同步系统，其特征在于，包括同步信号分发设备、多个采集设备、多个采集设备子卡、多个采集器；
所述同步信号分发设备通过其内部配置的时钟和同步信号分发模块向采集设备分发N路时钟信号和N路同步信号；
所述采集设备通过其内部配置的同步信号分发模块向采集设备子卡分发M路时钟信号和M路同步信号；
所述采集设备子卡通过其内部配置的同步信号分发模块向采集器分发L路时钟信号和L路同步信号；
其中，所述采集设备子卡内部设置有同步信号自动对齐模块，所述同步信号自动对齐模块采用FPGA实现，且所述同步信号自动对齐模块包括采集数据处理模块、第一同步控制模块和第二同步控制模块；所述同步信号自动对齐模块有两种工作模式，具体如下：工作模式一：时钟信号和同步信号依次经过采集数据处理模块、第一同步控制模块后发送至采集器；即，所述第一同步控制模块不断改变同步信号的延迟量，并获取所述采集器提供的反馈，对所述采集器提供的所有反馈进行综合分析并选择一个最佳延迟量，在得出最佳延迟量后向所述采集器发送同步信号来使所述采集器同步；
其中，所述第一同步控制模块基于FPGA器件的ODELAY完成同步信号的调整，调整的过程由集成在FPGA内部的嵌入式软件FPGA_PS_SDK控制；上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间SDK调用函数get_syncTap()模块获取最佳TAP值，其中TAP值即为延迟量；当所述采集器采用AD9684芯片时，函数get_syncTap()模块通过写寄存器的方式不断触发AD9684进行同步操作，并回读每次操作的状态寄存器；具体如下：第一、函数get_syncTap()模块自动判断ODELAY的TAP值；
第二、并对每个TAP值进行N次判断，其中判断次数N值可适应配置；
第三、函数get_syncTap()模块每次判断TAP值时，函数get_syncTap()模块为TAP值分配一个权重值，权重值的含义为可用度，权重值越大可用度越高，根据可用度返回一个最优的TAP值；其中，根据函数get_syncTap()模块读取到的TAP值历史数据以及TAP值的特性，制定一个与TAP值历史数据对应的权重值对照表，使得函数get_syncTap()模块所能读取到的TAP值都能在所述权重值对照表找到对应的权重值；然后，函数get_syncTap()模块根据与TAP对应的权重值来判断该TAP值是否为最优TAP值；
工作模式二：时钟信号和同步信号依次经过采集数据处理模块、第二同步控制模块后发送至采集器；即，所述第二同步控制模块基于FPGA器件的IDELAY完成同步信号的调整，上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间通过FPGA器件的ex_trig_tap模块和ex_trig_chk模块获取最佳TAP值；
其中，ex_trig_tap模块周期性控制改变IDELAY的TAP值，ex_trig_chk模块不断检测当前TAP的测试结果；同时ex_trig_tap模块记录当前TAP值的测试结果，结果只有PASS和FAIL两种可能；
ex_trig_tap模块会自动分析32个TAP的测试结果，并输出一个最优的TAP值；
步骤1、复位ex_trig_chk模块的两个判决计数器；
步骤3、等待期间两个判决计数器是否固定，若是，则本次判决PASS并记录本次判决结果，若否，则本次判决FALL并记录本次判决结果；
步骤4、修改TAP次数是否达到32次，若否，则返回步骤1，若是，则认定至少连续Z个PASS为一个有效段，获取有效段个数X，以及每个有效段长度Y及开始点和结束点；
步骤5、判断最长有效段长度是否大于配置值，若是，则根据有效段开始和结束的位置取中间值并退出本次流程，若否，则上报硬件错误并退出本次流程；
所述同步信号自动对齐模块还用于同步信号对齐检验，所述同步信号对齐检验的步骤流程具体如下：
S1：将所述工作模式一作为常用工作模式，所述工作模式二作为检验工作模式，设定所述常用工作模式的最优TAP值与所述检验工作模式的最优TAP值之间的误差阈值范围，所述误差阈值范围可适应设置；
S2：设置一个检验等待时间段，每过一段所述检验等待时间段就启动同步信号对齐检验，即进入步骤S3，所述检验等待时间段可适应设置；
S3：获取所述常用工作模式的最优TAP值和检验工作模式的最优TAP值，并得出二者之间的最优TAP差值，将所述最优TAP差值与所述误差阈值范围进行比较判断，若所述最优TAP差值在所述误差阈值范围，则同步信号对齐检验结果为合格，否则，则同步信号对齐检验结果为不合格并向所述采集设备反馈检验结果。
2.根据权利要求1所述的一种大规模采集阵列的同步系统，其特征在于，所述采集设备内部配置有第一采集数据预处理模块和第一信号处理模块；
N路时钟信号和N路同步信号经过所述采集设备的第一功率分配模块发送至第一采集数据预处理模块，第一采集数据预处理模块以N路时钟信号和N路同步信号作为其自身的采样标准，将外部输入的采样模拟信号转换成数字信号，并对数字信号进行降频、降采样和数据位宽调整处理得到第一量化数字信号，第一量化数字信号输出至第一信号处理模块，第一信号处理模块将获得的多路第一量化数字信号分别进行存储，并对多路第一量化数字信号进行处理，进而得到第一量化数字信号对应的第一采样数据，并且所述第一信号处理模块向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；
所述采集设备输出采用第一显示模块，所述第一显示模块与所述第一信号处理模块连接，用于读取其中的第一采样数据并显示出来；
所述第一信号处理模块采用串行数字处理方法对所述第一采集数据预处理模块输入的多路第一量化数字信号进行循环读取，并进行第一量化数字信号处理，进而得到第一量化数字信号所对应的第一采样数据。
3.根据权利要求2所述的一种大规模采集阵列的同步系统，其特征在于，所述采集设备子卡内部配置有第二采集数据预处理模块和第二信号处理模块；
M路时钟信号和M路同步信号经过所述采集设备子卡的第二功率分配模块发送至第二采集数据预处理模块，第二采集数据预处理模块以M路时钟信号和M路同步信号作为其自身的采样标准，将所述第一信号处理模块输入的与所述第一采样数据对应的采样模拟信号转换成数字信号，并同样对数字信号进行降频、降采样和数据位宽调整处理得到第二量化数字信号，第二量化数字信号输出至第二信号处理模块，第二信号处理模块将获得的多路第二量化数字信号分别进行存储，并对多路第二量化数字信号进行处理，进而得到第二量化数字信号对应的第二采样数据，所述第二信号处理模块向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；
所述采集设备子卡输出采用第二显示模块，所述第二显示模块与所述第二信号处理模块连接，用于读取其中的第二采样数据并显示出来；
所述第二信号处理模块采用串行数字处理方法对所述第二采集数据预处理模块输入的多路第二量化数字信号进行循环读取，并进行第二量化数字信号处理，进而得到第二量化数字信号所对应的第二采样数据。
4.根据权利要求3所述的一种大规模采集阵列的同步系统，其特征在于，所述采集设备子卡内部配置有第二同步信号检测模块、第二同步信号对齐判断模块、第二阈值同步信号存储模块和第二同步信号异常报警模块；其中，第二同步信号检测模块，当采集设备子卡向所述采集设备反馈同步信号对齐检验的结果为不合格时，用于采集检测所述采集设备子卡接收到的M路同步信号，并将M路同步信号发送至所述第二同步信号对齐判断模块；
第二阈值同步信号存储模块，用于存储第二阈值同步信号，并供所述第二同步信号对齐判断模块调用；
第二同步信号对齐判断模块，将接收到的M路同步信号分隔为M路单独的同步信号，将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块正常动作，否则，第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；并向第二同步信号异常报警模块发送驱动控制信号；
第二同步信号异常报警模块，在接收到对应的驱动控制信号时进行异常报警；
其中，若M路单独的同步信号均与第二阈值同步信号不一致，所述第二同步信号对齐判断模块获取M路单独的同步信号与第二阈值同步信号之间的偏差值；
所述第二同步信号对齐判断模块将该偏差值与预设的偏差阈值范围进行比较，所述偏差阈值范围包括第一偏差阈值范围和第二偏差阈值范围；
若该偏差值落在所述第一偏差阈值范围，则第二同步信号对齐判断模块控制所述第二同步信号异常报警模块发出相应的异常报警，即维护人员需对采集设备子卡内部的同步信号自动对齐模块进行调试；
若该偏差值落在所述第二偏差阈值范围，则第二同步信号对齐判断模块控制所述第二同步信号异常报警模块发出相应的异常报警，即维护人员暂时不对采集设备子卡内部的同步信号自动对齐模块进行调试，并驱动所述采集设备内部的第一同步信号检测模块动作。
5.根据权利要求4所述的一种大规模采集阵列的同步系统，其特征在于，所述采集设备内部配置有第一同步信号检测模块、第一同步信号对齐判断模块、第一阈值同步信号存储模块和第一同步信号异常报警模块；其中，第一同步信号检测模块，当所述第二同步信号对齐判断模块驱动所述第一同步信号检测模块时，用于采集检测所述采集设备接收到的N路同步信号，并将N路同步信号发送至所述第一同步信号对齐判断模块；
第一阈值同步信号存储模块，用于存储第一阈值同步信号，并供所述第一同步信号对齐判断模块调用；
第一同步信号对齐判断模块，将接收到的N路同步信号分隔为N路单独的同步信号，将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块正常动作，否则，第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；并向第一同步信号异常报警模块发送驱动控制信号；
第一同步信号异常报警模块，在接收到对应的驱动控制信号时进行异常报警。
6.根据权利要求5所述的一种大规模采集阵列的同步系统，其特征在于，所述采集设备内部还配置有第一同步信号对齐二次判断模块；
当所述第一同步信号对齐判断模块判断出N路单独的同步信号均与第一阈值同步信号一致，第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块正常动作时；
所述第一同步信号对齐判断模块还向所述第一同步信号对齐二次判断模块发送相应的驱动控制信号；
所述第一同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第一同步信号检测模块处获取N路同步信号，并将N路同步信号分隔为N路单独的同步信号，然后直接从所述第一阈值同步信号存储模块处调用第一阈值同步信号，进而将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐二次判断模块停止动作，否则，第一同步信号对齐二次判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；并向第一同步信号异常报警模块发送驱动控制信号；
其中，第一同步信号对齐二次判断模块内的对齐判断算法与第一同步信号对齐判断模块的对齐判断算法不同，但是二者的输入和输出是对应通用的。
7.根据权利要求6所述的一种大规模采集阵列的同步系统，其特征在于，所述采集设备子卡内部还配置有第二同步信号对齐二次判断模块；
当所述第二同步信号对齐判断模块判断出M路单独的同步信号均与第二阈值同步信号一致，第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块正常动作时；
所述第二同步信号对齐判断模块还向所述第二同步信号对齐二次判断模块发送相应的驱动控制信号；
所述第二同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第二同步信号检测模块处获取M路同步信号，并将M路同步信号分隔为M路单独的同步信号，然后直接从所述第二阈值同步信号存储模块处调用第二阈值同步信号，进而将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐二次判断模块停止动作，否则，第二同步信号对齐二次判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；并向第二同步信号异常报警模块发送驱动控制信号；
其中，第二同步信号对齐二次判断模块内的对齐判断算法与第二同步信号对齐判断模块的对齐判断算法不同，但是二者的输入和输出是对应通用的。
8.根据权利要求1所述的一种大规模采集阵列的同步系统，其特征在于，步骤S1中所述误差阈值范围可适应设置的具体内容为：获取常用工作模式下所有TAP值的历史数据，获取检验工作模式下所有TAP值的历史数据；
将上述的常用工作模式下每一个TAP值分别与检验工作模式下每一个TAP值做差值计算并记录相应差值；
将上述记录的相应差值列入差值记录表，所述差值记录表中的所有差值构成所述误差阈值范围。
一种大规模采集阵列的同步系统
技术领域
[0001] 本发明涉及通信技术领域，具体为一种大规模采集阵列的同步系统。
背景技术
[0002] 在飞机试飞测控应用中，由于测试点较多、测试点分散等原因，经常需要采用多个设备来完成现场的采集与监控；同时，由于应用的特殊需求，比如，大型飞机机械设备的振动噪声监测系统，必须对这些分散的测点进行同步采集，才能对设备的整体状态进行完整、准确的分析。这里的同步采集，不仅要求所有测试通道在同一时刻开始采集，而且要求所有通道共用一个时钟信号。传统的多设备同步，需要在设备之间共享触发信号和参考时钟两个数字信号，然后分别采集并处理两个数字信号来实现。由于需要在设备间采用两条独立的信号链路来传输，因此存在信号间的相位延迟误差问题，从而影响设备间同步精度。
[0003] 随着通信技术的不断发展，对采集阵列的规模和要求也越来越高。如何高效稳定地实现大规模采集阵列的同步，成为一个至关重要的问题。传统方法需要大量的采集系统结构分析、静态时序分析和约束以及繁琐的调试过程，不仅效率低而且可靠性低。
[0004] 基于此，研制了一种大规模采集阵列的同步系统，给出系统的基本工作原理，通过机上改装实现了试验机试飞测试数据的实时传输。
发明内容
[0005] 本发明的目的在于克服现有技术的不足，提供一种大规模采集阵列的同步系统。
[0006] 本发明的目的是通过以下技术方案来实现的：
[0007] 一种大规模采集阵列的同步系统，包括同步信号分发设备、多个采集设备、多个采集设备子卡、多个采集器；
[0008] 所述同步信号分发设备通过其内部配置的时钟和同步信号分发模块向采集设备分发N路时钟信号和N路同步信号；
[0009] 所述采集设备通过其内部配置的同步信号分发模块向采集设备子卡分发M路时钟信号和M路同步信号；
[0010] 所述采集设备子卡通过其内部配置的同步信号分发模块向采集器分发L路时钟信号和L路同步信号；
[0011] 其中，所述采集设备子卡内部设置有同步信号自动对齐模块，所述同步信号自动对齐模块采用FPGA实现，且所述同步信号自动对齐模块包括采集数据处理模块、第一同步控制模块和第二同步控制模块；所述同步信号自动对齐模块有两种工作模式，具体如下：
[0012] 工作模式一：时钟信号和同步信号依次经过采集数据处理模块、第一同步控制模块后发送至采集器；即，所述第一同步控制模块不断改变同步信号的延迟量，并获取所述采集器提供的反馈，对所述采集器提供的所有反馈进行综合分析并选择一个最佳延迟量（延迟量即为TAP值），并在该状态下向所述采集器发送同步信号来使所述采集器同步；
[0013] 其中，所述第一同步控制模块基于FPGA器件的ODELAY完成同步信号的调整，调整的过程由集成在FPGA内部的嵌入式软件FPGA_PS_SDK控制；上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间SDK调用函数get_syncTap()模块获取最佳TAP值；当所述采集器采用AD9684芯片时，函数get_syncTap()模块通过写寄存器的方式不断触发AD9684进行同步操作，并回读每次操作的状态寄存器；具体如下：
[0014] 第一、函数get_syncTap()模块自动判断ODELAY的TAP值；
[0015] 第二、并对每个TAP值进行N次判断，其中判断次数N值可适应配置；
[0016] 第三、函数get_syncTap()模块每次判断TAP值时，函数get_syncTap()模块为TAP值分配一个权重值，权重值的含义为可用度，权重值越大可用度越高，根据可用度返回一个最优的TAP值；其中，
[0017] 根据函数get_syncTap()模块读取到的TAP值历史数据以及TAP值的特性，制定一个与TAP值历史数据对应的权重值对照表，使得函数get_syncTap()模块所能读取到的TAP值都能在所述权重值对照表找到对应的权重值；然后，函数get_syncTap()模块根据与TAP对应的权重值来判断该TAP值是否为最优TAP值；
[0018] 工作模式二：时钟信号和同步信号依次经过采集数据处理模块、第二同步控制模块后发送至采集器；即，所述第二同步控制模块基于FPGA器件的IDELAY完成同步信号的调整，上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间通过FPGA器件的ex_trig_tap模块和ex_trig_chk模块获取最佳TAP值；
[0019] 其中，ex_trig_tap模块周期性控制改变IDELAY的TAP值，ex_trig_chk模块不断检测当前TAP的测试结果；同时ex_trig_tap模块记录当前TAP值的测试结果，结果只有PASS和FAIL两种可能；
[0020] ex_trig_tap模块会自动分析32个TAP的测试结果，并输出一个最优的TAP值；
[0021] ex_trig_chk模块判断流程如下所示：
[0022] 步骤1、复位两个判决计数器；
[0023] 步骤2、等待N个时钟信号；
[0024] 步骤3、等待期间两个判决计数器是否固定，若是，则本次判决PASS并记录本次判决结果，若否，则本次判决FALL并记录本次判决结果；
[0025] 步骤4、修改TAP次数是否达到32次，若否，则返回步骤1，若是，则认定至少连续Z个PASS为一个有效段，获取有效段个数X，以及每个有效段长度Y及开始点和结束点；
[0026] 步骤5、判断最长有效段长度是否大于配置值，若是，则根据有效段开始和结束的位置取中间值并退出本次流程，若否，则上报硬件错误并退出本次流程；
[0027] 所述同步信号自动对齐模块还用于同步信号对齐检验，所述同步信号对齐检验的步骤流程具体如下：
[0028] S1：将所述工作模式一作为常用工作模式，所述工作模式二作为检验工作模式，设定所述常用工作模式的最优TAP值与所述检验工作模式的最优TAP值之间的误差阈值范围，所述误差阈值范围可适应设置；
[0029] S2：设置一个检验等待时间段，每过一段所述检验等待时间段就启动同步信号对齐检验，即进入步骤S3，所述检验等待时间段可适应设置；
[0030] S3：获取所述常用工作模式的最优TAP值和检验工作模式的最优TAP值，并得出二者之间的最优TAP差值，将所述最优TAP差值与所述误差阈值范围进行比较判断，若所述最优TAP差值在所述误差阈值范围，则同步信号对齐检验结果为合格，否则，则同步信号对齐检验结果为不合格并向所述采集设备反馈检验结果。
[0031] 步骤S1中所述误差阈值范围可适应设置的具体内容为：
[0032] 获取常用工作模式下所有TAP值的历史数据，获取检验工作模式下所有TAP值的历史数据；
[0033] 将上述的常用工作模式下每一个TAP值分别与检验工作模式下每一个TAP值做差值计算并记录相应差值；
[0034] 将上述记录的相应差值列入差值记录表，所述差值记录表中的所有差值构成所述误差阈值范围。
[0035] 进一步的，所述采集设备内部配置有第一采集数据预处理模块和第一信号处理模块；
[0036] N路时钟信号和N路同步信号经过第一功率分配模块发送至第一采集数据预处理模块，第一采集数据预处理模块以N路时钟信号和N路同步信号作为其自身的采样标准，将外部输入的采样模拟信号转换成数字信号，并对数字信号进行降频、降采样和数据位宽调整处理得到第一量化数字信号，第一量化数字信号输出至第一信号处理模块，第一信号处理模块将获得的多路第一量化数字信号分别进行存储，并对多路第一量化数字信号进行处理，进而得到第一量化数字信号对应的第一采样数据，并且所述第一信号处理模块向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；
[0037] 所述采集设备输出采用第一显示模块，所述第一显示模块与所述第一信号处理模块连接，用于读取其中的第一采样数据并显示出来；
[0038] 所述第一信号处理模块采用串行数字处理方法对所述第一采集数据预处理模块输入的多路第一量化数字信号进行循环读取，并进行第一量化数字信号处理，进而得到第一量化数字信号所对应的第一采样数据。
[0039] 进一步的，所述采集设备子卡内部配置有第二采集数据预处理模块和第二信号处理模块；
[0040] M路时钟信号和M路同步信号经过第二功率分配模块发送至第二采集数据预处理模块，第二采集数据预处理模块以M路时钟信号和M路同步信号作为其自身的采样标准，将所述第一信号处理模块输入的与所述第一采样数据对应的采样模拟信号转换成数字信号，并同样对数字信号进行降频、降采样和数据位宽调整处理得到第二量化数字信号，第二量化数字信号输出至第二信号处理模块，第二信号处理模块将获得的多路第二量化数字信号分别进行存储，并对多路第二量化数字信号进行处理，进而得到第二量化数字信号对应的第二采样数据，所述第二信号处理模块向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；
[0041] 所述采集设备子卡输出采用第二显示模块，所述第二显示模块与所述第二信号处理模块连接，用于读取其中的第二采样数据并显示出来；
[0042] 所述第二信号处理模块采用串行数字处理方法对所述第二采集数据预处理模块输入的多路第二量化数字信号进行循环读取，并进行第二量化数字信号处理，进而得到第二量化数字信号所对应的第二采样数据。
[0043] 进一步的，所述采集设备子卡内部配置有第二同步信号检测模块、第二同步信号对齐判断模块、第二阈值同步信号存储模块和第二同步信号异常报警模块；其中，[0044] 第二同步信号检测模块，当采集设备子卡向所述采集设备反馈同步信号对齐检验的结果为不合格时，用于采集检测所述采集设备子卡接收到的M路同步信号，并将M路同步信号发送至所述第二同步信号对齐判断模块；
[0045] 第二阈值同步信号存储模块，用于存储第二阈值同步信号，并供所述第二同步信号对齐判断模块调用；
[0046] 第二同步信号对齐判断模块，将接收到的M路同步信号分隔为M路单独的同步信号，将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块正常动作，否则，第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；并向第二同步信号异常报警模块发送驱动控制信号；
[0047] 第二同步信号异常报警模块，在接收到对应的驱动控制信号时进行异常报警；
[0048] 其中，若M路单独的同步信号均与第二阈值同步信号不一致，所述第二同步信号对齐判断模块获取M路单独的同步信号与第二阈值同步信号之间的偏差值；
[0049] 所述第二同步信号对齐判断模块将该偏差值与预设的偏差阈值范围进行比较，所述偏差阈值范围包括第一偏差阈值范围和第二偏差阈值范围；
[0050] 若该偏差值落在所述第一偏差阈值范围，则第二同步信号对齐判断模块控制所述第二同步信号异常报警模块发出相应的异常报警，即维护人员需对采集设备子卡内部的同步信号自动对齐模块进行调试；
[0051] 若该偏差值落在所述第二偏差阈值范围，则第二同步信号对齐判断模块控制所述第二同步信号异常报警模块发出相应的异常报警，即维护人员暂时不对采集设备子卡内部的同步信号自动对齐模块进行调试，并驱动所述采集设备内部的第一同步信号检测模块动作。
[0052] 进一步的，所述采集设备内部配置有第一同步信号检测模块、第一同步信号对齐判断模块、第一阈值同步信号存储模块和第一同步信号异常报警模块；其中，[0053] 第一同步信号检测模块，当所述第二同步信号对齐判断模块驱动所述第一同步信号检测模块时，用于采集检测所述采集设备接收到的N路同步信号，并将N路同步信号发送至所述第一同步信号对齐判断模块；
[0054] 第一阈值同步信号存储模块，用于存储第一阈值同步信号，并供所述第一同步信号对齐判断模块调用；
[0055] 第一同步信号对齐判断模块，将接收到的N路同步信号分隔为N路单独的同步信号，将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块正常动作，否则，第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；并向第一同步信号异常报警模块发送驱动控制信号；
[0056] 第一同步信号异常报警模块，在接收到对应的驱动控制信号时进行异常报警。
[0057] 进一步的，所述采集设备内部还配置有第一同步信号对齐二次判断模块；
[0058] 当所述第一同步信号对齐判断模块判断出N路单独的同步信号均与第一阈值同步信号一致，第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块正常动作时；
[0059] 所述第一同步信号对齐判断模块还向所述第一同步信号对齐二次判断模块发送相应的驱动控制信号；
[0060] 所述第一同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第一同步信号检测模块处获取N路同步信号，并将N路同步信号分隔为N路单独的同步信号，然后直接从所述第一阈值同步信号存储模块处调用第一阈值同步信号，进而将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐二次判断模块停止动作，否则，第一同步信号对齐二次判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；并向第一同步信号异常报警模块发送驱动控制信号；
[0061] 其中，第一同步信号对齐二次判断模块内的对齐判断算法与第一同步信号对齐判断模块的对齐判断算法不同，但是二者的输入和输出是对应通用的。
[0062] 进一步的，所述采集设备子卡内部还配置有第二同步信号对齐二次判断模块；
[0063] 当所述第二同步信号对齐判断模块判断出M路单独的同步信号均与第二阈值同步信号一致，第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块正常动作时；
[0064] 所述第二同步信号对齐判断模块还向所述第二同步信号对齐二次判断模块发送相应的驱动控制信号；
[0065] 所述第二同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第二同步信号检测模块处获取M路同步信号，并将M路同步信号分隔为M路单独的同步信号，然后直接从所述第二阈值同步信号存储模块处调用第二阈值同步信号，进而将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐二次判断模块停止动作，否则，第二同步信号对齐二次判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；并向第二同步信号异常报警模块发送驱动控制信号；
[0066] 其中，第二同步信号对齐二次判断模块内的对齐判断算法与第二同步信号对齐判断模块的对齐判断算法不同，但是二者的输入和输出是对应通用的。
[0067] 本发明的有益效果是：1、本方案的一个发明创新点在于：同步信号分发设备通过其内部配置的时钟和同步信号分发模块向采集设备分发N路时钟信号和N路同步信号；采集设备通过其内部配置的同步信号分发模块向采集设备子卡分发M路时钟信号和M路同步信号；采集设备子卡通过其内部配置的同步信号分发模块向采集器分发L路时钟信号和L路同步信号；从而形成一个支持N*M*L个采集器阵列，其中的N、M、L可根据具体情况调节，即每个采集设备、子卡、采集器数量和类型都可以灵活扩展，时钟信号和同步信号被层层分发形成一个树状结构，分发过程中仅涉及PCB走线、芯片内部走线、信号分频，从而形成一个同源、相位关系固定的树状结构；该结构实现简单，不需要对信号间的相对或绝对延时关系进行分析；不仅能够实现的阵列规模大，而且可扩展性强，可以随时变更阵列的配置。
[0068] 2、本方案的一个发明创新点在于：采集设备子卡内部设置有同步信号自动对齐模块，同步信号自动对齐模块采用FPGA实现，且所述同步信号自动对齐模块包括采集数据处理模块、第一同步控制模块和第二同步控制模块；同步信号自动对齐模块有两种工作模式；其一是，时钟信号和同步信号依次经过采集数据处理模块、第一同步控制模块后发送至采集器；即，所述第一同步控制模块不断改变同步信号的延迟量，并获取所述采集器提供的反馈，对所述采集器提供的所有反馈进行综合分析并选择一个最佳延迟量，并在该状态下向所述采集器发送同步信号来使所述采集器同步；其二是，时钟信号和同步信号依次经过采集数据处理模块、第二同步控制模块后发送至采集器；即，所述第二同步控制模块基于FPGA器件的IDELAY完成同步信号的调整，上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间通过FPGA器件的ex_trig_tap模块或ex_trig_chk模块获取最佳TAP值。从而实现同步信号自动对齐。
[0069] 3、本方案的一个发明创新点在于：本发明设计的采集设备和采集设备子卡，所需外部元器件较少，且高度集成化，引入噪声少，便于现场安装调试；其中第一采集数据预处理模块的AD通道的工作数量可灵活调整，且每个通道性能一致，可以满足不同采样环境下的使用需求。
[0070] 4、本方案的一个发明创新点在于：在本方案的大环境下，对于采集设备阶段，存在无法判断和得知该阶段同步信号是否对齐的问题，如果采集设备阶段存在同步信号不对齐的情况，那么后期到采集设备子卡阶段和采集器阶段就会被进一步放大。因此，为了克服这一问题。
[0071] 在上述方案中，对于采集设备阶段，对同步信号进行了相应的对齐判断，根据判断结果可以自动阻断采集设备阶段到采集设备子卡阶段的信号及数据的发送，自动避免了同步信号不对齐的情况被进一步增大，且通过相应的异常报警提示，可以及时告知技术维护人员。
[0072] 5、本方案的一个发明创新点在于：在本方案的大环境下，对于采集设备子卡阶段，存在无法判断和得知该阶段同步信号是否对齐的问题，如果采集设备子卡阶段存在同步信号不对齐的情况，那么后期到采集器阶段就会被进一步放大。因此，为了克服这一问题。在上述方案中，对于采集设备子卡阶段，对同步信号进行了相应的对齐判断，根据判断结果可以自动阻断采集设备子卡阶段到采集器阶段的信号及数据的发送，自动避免了同步信号不对齐的情况被进一步增大，且通过相应的异常报警提示，可以及时告知技术维护人员。
[0073] 6、本方案的一个发明创新点在于：在本方案的大环境下，对于第一同步信号对齐判断模块的对齐判断过程，有着至关重要的过程，如果这一模块故障，那么，本方案的优化设计将毫无疑义，所以对于这一模块的对齐判断结果的验证是非常有必要的。在上述方案中，对于第一同步信号对齐二次判断模块与第一同步信号对齐判断模块，采用相同的输入，即N路同步信号和第一阈值同步信号，二者采用的对齐判断算法是不同的，但是这两个算法的功能是相同的；所以，当二者输入相同时，正常情况下，二者的输出也应该相同。所以，所述第一同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第一同步信号检测模块处获取N路同步信号，并将N路同步信号分隔为N路单独的同步信号，然后直接从所述第一阈值同步信号存储模块处调用第一阈值同步信号，进而将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐二次判断模块停止动作，否则，第一同步信号对齐二次判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；表示第一同步信号对齐二次判断模块与第一同步信号对齐判断模块中存在故障，并向第一同步信号异常报警模块发送驱动控制信号，及时提醒技术维护人员进行故障调试；从而避免第一同步信号对齐判断模块的对齐判断结果是错误的，然而采集设备子卡还在继续采集，然后进一步增大同步信号不对齐的情况。
[0074] 7、本方案的一个发明创新点在于：在本方案的大环境下，对于第二同步信号对齐判断模块的对齐判断过程，同样有着至关重要的过程，如果这一模块故障，那么，本方案的优化设计将毫无疑义，所以对于这一模块的对齐判断结果的验证是非常有必要的。在上述方案中，对于第二同步信号对齐二次判断模块与第二同步信号对齐判断模块，采用相同的输入，即M路同步信号和第二阈值同步信号，二者采用的对齐判断算法是不同的，但是这两个算法的功能是相同的；所以，当二者输入相同时，正常情况下，二者的输出也应该相同。所以，第二同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第二同步信号检测模块处获取M路同步信号，并将M路同步信号分隔为M路单独的同步信号，然后直接从所述第二阈值同步信号存储模块处调用第二阈值同步信号，进而将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐二次判断模块停止动作，否则，第二同步信号对齐二次判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；表示第二同步信号对齐二次判断模块与第二同步信号对齐判断模块中存在故障，并向第二同步信号异常报警模块发送驱动控制信号，及时提醒技术维护人员进行故障调试；从而避免第二同步信号对齐判断模块的对齐判断结果是错误的，然而采集设备子卡还在继续采集，然后进一步增大同步信号不对齐的情况。
附图说明
[0075] 图1为本发明具体实施方式的同步采集设备构架框图。
[0076] 图2为本发明具体实施方式的同步采集设备时钟和同步信号分发图。
[0077] 图3为本发明具体实施方式的第一同步控制模块工作信号示意图。
[0078] 图4为本发明具体实施方式的函数get_syncTap()模块运行示意图。
[0079] 图5为本发明具体实施方式的函数get_syncTap()模块自动判断流程示意图。
[0080] 图6为本发明具体实施方式的第二同步控制模块工作信号示意图。
[0081] 图7为本发明具体实施方式的ex_trig_chk模块判断流程示意图。
[0082] 图8为本发明具体实施方式的判决计数器工作信号示意图。
[0083] 图9为本发明具体实施方式的应用设备实例示意图。
[0084] 图10为本发明具体实施方式应用设备实例的采集子卡内部框图示意图。
具体实施方式
[0085] 下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
[0086] 实施例：
[0087] 一种大规模采集阵列的同步系统，包括同步信号分发设备、多个采集设备、多个采集设备子卡、多个采集器；
[0088] 所述同步信号分发设备通过其内部配置的时钟和同步信号分发模块向采集设备分发N路时钟信号和N路同步信号；
[0089] 所述采集设备通过其内部配置的同步信号分发模块向采集设备子卡分发M路时钟信号和M路同步信号；
[0090] 所述采集设备子卡通过其内部配置的同步信号分发模块向采集器分发L路时钟信号和L路同步信号；
[0091] 其中，所述采集设备子卡内部设置有同步信号自动对齐模块，所述同步信号自动对齐模块采用FPGA实现，且所述同步信号自动对齐模块包括采集数据处理模块、第一同步控制模块和第二同步控制模块；所述同步信号自动对齐模块有两种工作模式，具体如下：
[0092] 工作模式一：时钟信号和同步信号依次经过采集数据处理模块、第一同步控制模块后发送至采集器；即，所述第一同步控制模块不断改变同步信号的延迟量，并获取所述采集器提供的反馈，对所述采集器提供的所有反馈进行综合分析并选择一个最佳延迟量，并在该状态下向所述采集器发送同步信号来使所述采集器同步；
[0093] 其中，所述第一同步控制模块基于FPGA器件的ODELAY完成同步信号的调整，调整的过程由集成在FPGA内部的嵌入式软件FPGA_PS_SDK控制；上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间SDK调用函数get_syncTap()模块获取最佳TAP值；当所述采集器采用AD9684芯片时，函数get_syncTap()模块通过写寄存器的方式不断触发AD9684进行同步操作，并回读每次操作的状态寄存器；具体如下：
[0094] 第一、函数get_syncTap()模块自动判断ODELAY的TAP值；
[0095] 第二、并对每个TAP值进行N次判断，其中判断次数N值可适应配置；
[0096] 第三、函数get_syncTap()模块每次判断TAP值时，函数get_syncTap()模块为TAP值分配一个权重值，权重值的含义为可用度，权重值越大可用度越高，根据可用度返回一个最优的TAP值；其中，
[0097] 根据函数get_syncTap()模块读取到的TAP值历史数据以及TAP值的特性，制定一个与TAP值历史数据对应的权重值对照表，使得函数get_syncTap()模块所能读取到的TAP值都能在所述权重值对照表找到对应的权重值；然后，函数get_syncTap()模块根据与TAP对应的权重值来判断该TAP值是否为最优TAP值；
[0098] 工作模式二：时钟信号和同步信号依次经过采集数据处理模块、第二同步控制模块后发送至采集器；即，所述第二同步控制模块基于FPGA器件的IDELAY完成同步信号的调整，上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间通过FPGA器件的ex_trig_tap模块和ex_trig_chk模块获取最佳TAP值；
[0099] 其中，ex_trig_tap模块周期性控制改变IDELAY的TAP值，ex_trig_chk模块不断检测当前TAP的测试结果；同时ex_trig_tap模块记录当前TAP值的测试结果，结果只有PASS和FAIL两种可能；
[0100] ex_trig_tap模块会自动分析32个TAP的测试结果，并输出一个最优的TAP值；
[0101] ex_trig_chk模块判断流程如下所示：
[0102] 步骤1、复位两个判决计数器；
[0103] 步骤2、等待N个时钟信号；
[0104] 步骤3、等待期间两个判决计数器是否固定，若是，则本次判决PASS并记录本次判决结果，若否，则本次判决FALL并记录本次判决结果；
[0105] 步骤4、修改TAP次数是否达到32次，若否，则返回步骤1，若是，则认定至少连续Z个PASS为一个有效段，获取有效段个数X，以及每个有效段长度Y及开始点和结束点；
[0106] 步骤5、判断最长有效段长度是否大于配置值，若是，则根据有效段开始和结束的位置取中间值并退出本次流程，若否，则上报硬件错误并退出本次流程；
[0107] 所述同步信号自动对齐模块还用于同步信号对齐检验，所述同步信号对齐检验的步骤流程具体如下：
[0108] S1：将所述工作模式一作为常用工作模式，所述工作模式二作为检验工作模式，设定所述常用工作模式的最优TAP值与所述检验工作模式的最优TAP值之间的误差阈值范围，所述误差阈值范围可适应设置；
[0109] S2：设置一个检验等待时间段，每过一段所述检验等待时间段就启动同步信号对齐检验，即进入步骤S3，所述检验等待时间段可适应设置；
[0110] S3：获取所述常用工作模式的最优TAP值和检验工作模式的最优TAP值，并得出二者之间的最优TAP差值，将所述最优TAP差值与所述误差阈值范围进行比较判断，若所述最优TAP差值在所述误差阈值范围，则同步信号对齐检验结果为合格，否则，则同步信号对齐检验结果为不合格并向所述采集设备反馈检验结果。
[0111] 步骤S1中所述误差阈值范围可适应设置的具体内容为：
[0112] 获取常用工作模式下所有TAP值的历史数据，获取检验工作模式下所有TAP值的历史数据；
[0113] 将上述的常用工作模式下每一个TAP值分别与检验工作模式下每一个TAP值做差值计算并记录相应差值；
[0114] 将上述记录的相应差值列入差值记录表，所述差值记录表中的所有差值构成所述误差阈值范围。
[0115] 在上述基础上优选的，所述同步信号自动对齐模块还有以下几种工作模式，具体如下：
[0116] 第一种：时钟信号和同步信号依次经过采集数据处理模块、第一同步控制模块后发送至采集器；
[0117] 第二种：时钟信号和同步信号依次经过采集数据处理模块、第二同步控制模块后发送至采集器；
[0118] 第三种：时钟信号和同步信号依次经过采集数据处理模块、第一同步控制模块、第二同步控制模块后发送至采集器；
[0119] 第四种：时钟信号和同步信号依次经过采集数据处理模块、第二同步控制模块、第一同步控制模块后发送至采集器；第一同步控制模块的工作原理与上述工作模式一中的相同，第二同步控制模块的工作原理与上述工作模式二中的相同；上述的几种工作模式均属于本方案的保护范围。
[0120] 上述方案中，如图1所示，同步信号分发设备输出N路时钟和N路同步信号给采集设备，用于各采集设备间的同步；因此可以形成一个支持N*M*L个采集器阵列。同时每个采集设备、子卡、采集器数量和类型都可以灵活扩展。下面介绍本方法涉及的时钟和同步信号具体分发细节。如图2所示，时钟信号和同步信号被层层分发形成一个树状结构。分发过程中仅涉及PCB走线、芯片内部走线、信号分频，从而形成一个同源、相位关系固定的树状结构。该结构实现简单，不需要对信号间的相对或绝对延时关系进行分析。如果进行分析，难度和工作量都会很大。同步信号自动对齐模块采用FPGA实现。经过上述两个模块的处理后，子卡本地同步信号和外部同步信号都得到妥善处理。不会由于亚稳态等原因导致每次同步采集不一致的情况，而且每次上电后采集的同步效果均一致。同步信号自动对齐模块采用FPGA实现，主要分为两个工作模式：
[0121] 其一，如图3所示，同步信号经同步控制模块1送给采集器。该模块不断改变同步信号的延迟量，并观察采集器提供反馈。对采集器所能提供的所有反馈进行综合分析后选择一个最佳延迟量，并在该状态下送出同步信号来同步采集器。图中的DLY1模块即同步控制模块1，它基于FPGA器件的ODELAY完成同步信号的调整，调整的过程由集成在FPGA内部的嵌入式软件FPGA_PS_SDK控制。上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间SDK调用函数get_syncTap()模块获取最佳TAP值。以AD9684芯片为例：
[0122] 如图4和图5所示，函数get_syncTap()模块通过写寄存器的方式不断触发AD9684进行同步操作，并回读每次操作的状态寄存器。
[0123] 函数get_syncTap()模块会自动判断ODELAY的32个TAP，并返回一个最优的TAP值。
[0124] 函数get_syncTap()模块为了保证判断的可靠性，对每个TAP值可以进行N次判断。其中判断次数N值可配，目前配置为256次。
[0125] 函数get_syncTap()模块具备自动判断TAP值的能力。图4中是AD9684芯片提供的6种反馈结果，函数get_syncTap()模块为每种状态分配一个权重值。权重值的含义为可用度，值越大可用度越高。
[0126] 其二，如图6所示，同步信号又经同步控制模块2，对采集设备分发过来的同步信号进行处理。在FPGA内部通过调整IDELAY来完成同步信号的调整，调整的过程由FPGA实现。上电初期同步信号分发设备不断发送周期性的脉冲信号，在此期间通过FPGA模块ex_trig_tap/ex_trig_chk模块获取最佳tap值。
[0127] ex_trig_tap模块周期性控制改变IDELAY的TAP值，ex_trig_chk模块不断检测当前TAP的测试结果。同时ex_trig_tap记录当前TAP的测试结果，结果只有PASS和FAIL两种可能。
[0128] ex_trig_tap模块会自动分析32个TAP的测试结果，并输出一个最优的TAP值。
[0129] ex_trig_chk模块判断流程如图7所示，其中右边的流程也可以使用集成在FPGA内部的嵌入式软件FPGA_PS_SDK控制以方便扩展和升级。
[0130] 关于判决计数器，该计数器在ex_trig_chk模块内实现。如图8所示。
[0131] 为了更详细的说明书本发明的实际应用方式和效果，本例将结合实际具体的应用设备来进行说明。如图9所示，该系统中支持的采集器数量为4*12*2=96，其中每个采集器支持2个通道，因此共计支持192个通道的同步采集。
[0132] 图10为采集子卡内部框图。外部提供的时钟由AD9510分发到AD9684和FPGA。AD9510使用时钟分发模式且旁路内部分频器。
[0133] 采集设备上的时钟和同步信号分发模块在背板上使用FPGA实现，并分发到每个采集子卡上。背板提供的同步信号用于同步FPGA内操作，并由FPGA转换为SYNC信号后发送给AD9684。外部提供的同步信号在上电初期的校准阶段为单脉冲信号，脉冲宽度为N个时钟周期，脉冲周期为256个时钟周期；在采集阶段为秒脉冲，用于统一FPGA内部操作。AD9684的SYNC管脚用于同步内部时钟，以及数字端随路时钟DCO的相位。
[0134] 在本案例中的192个通道数据实现了采集同步功能，且每次上电后反复测试结果均一致。
[0135] 进一步的，所述采集设备内部配置有第一采集数据预处理模块和第一信号处理模块；
[0136] N路时钟信号和N路同步信号经过第一功率分配模块发送至第一采集数据预处理模块，第一采集数据预处理模块以N路时钟信号和N路同步信号作为其自身的采样标准，将外部输入的采样模拟信号转换成数字信号，并对数字信号进行降频、降采样和数据位宽调整处理得到第一量化数字信号，第一量化数字信号输出至第一信号处理模块，第一信号处理模块将获得的多路第一量化数字信号分别进行存储，并对多路第一量化数字信号进行处理，进而得到第一量化数字信号对应的第一采样数据，并且所述第一信号处理模块向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；
[0137] 所述采集设备输出采用第一显示模块，所述第一显示模块与所述第一信号处理模块连接，用于读取其中的第一采样数据并显示出来；
[0138] 所述第一信号处理模块采用串行数字处理方法对所述第一采集数据预处理模块输入的多路第一量化数字信号进行循环读取，并进行第一量化数字信号处理，进而得到第一量化数字信号所对应的第一采样数据。
[0139] 进一步的，所述采集设备子卡内部配置有第二采集数据预处理模块和第二信号处理模块；
[0140] M路时钟信号和M路同步信号经过第二功率分配模块发送至第二采集数据预处理模块，第二采集数据预处理模块以M路时钟信号和M路同步信号作为其自身的采样标准，将所述第一信号处理模块输入的与所述第一采样数据对应的采样模拟信号转换成数字信号，并同样对数字信号进行降频、降采样和数据位宽调整处理得到第二量化数字信号，第二量化数字信号输出至第二信号处理模块，第二信号处理模块将获得的多路第二量化数字信号分别进行存储，并对多路第二量化数字信号进行处理，进而得到第二量化数字信号对应的第二采样数据，所述第二信号处理模块向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；
[0141] 所述采集设备子卡输出采用第二显示模块，所述第二显示模块与所述第二信号处理模块连接，用于读取其中的第二采样数据并显示出来；
[0142] 所述第二信号处理模块采用串行数字处理方法对所述第二采集数据预处理模块输入的多路第二量化数字信号进行循环读取，并进行第二量化数字信号处理，进而得到第二量化数字信号所对应的第二采样数据。
[0143] 在上述方案中，本方案设计的采集设备和采集设备子卡，所需外部元器件较少，且高度集成化，引入噪声少，便于现场安装调试；其中第一采集数据预处理模块的AD通道的工作数量可灵活调整，且每个通道性能一致，可以满足不同采样环境下的使用需求。
[0144] 在本方案的大环境下，对于采集设备子卡阶段，存在得知该阶段同步信号是否对齐的问题，但是不清楚该阶段同步信号与阈值同步信号之间的偏差值，该偏差值不清楚会导致技术维护人员不知道对采集设备子卡进行调试，还是对采集设备进行调试，不清楚优选方案则会导致资源浪费问题，如：对采集设备子卡的同步信号进行调试过后，不能解决偏差问题，还需要对采集设备的同步信号进行调试。因此，为了克服这一问题。
[0145] 进一步的，所述采集设备子卡内部配置有第二同步信号检测模块、第二同步信号对齐判断模块、第二阈值同步信号存储模块和第二同步信号异常报警模块；其中，[0146] 第二同步信号检测模块，当采集设备子卡向所述采集设备反馈同步信号对齐检验的结果为不合格时，用于采集检测所述采集设备子卡接收到的M路同步信号，并将M路同步信号发送至所述第二同步信号对齐判断模块；
[0147] 第二阈值同步信号存储模块，用于存储第二阈值同步信号，并供所述第二同步信号对齐判断模块调用；
[0148] 第二同步信号对齐判断模块，将接收到的M路同步信号分隔为M路单独的同步信号，将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块正常动作，否则，第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；并向第二同步信号异常报警模块发送驱动控制信号；
[0149] 第二同步信号异常报警模块，在接收到对应的驱动控制信号时进行异常报警；
[0150] 其中，若M路单独的同步信号均与第二阈值同步信号不一致，所述第二同步信号对齐判断模块获取M路单独的同步信号与第二阈值同步信号之间的偏差值；
[0151] 所述第二同步信号对齐判断模块将该偏差值与预设的偏差阈值范围进行比较，所述偏差阈值范围包括第一偏差阈值范围和第二偏差阈值范围；
[0152] 若该偏差值落在所述第一偏差阈值范围，则第二同步信号对齐判断模块控制所述第二同步信号异常报警模块发出相应的异常报警，即维护人员需对采集设备子卡内部的同步信号自动对齐模块进行调试；
[0153] 若该偏差值落在所述第二偏差阈值范围，则第二同步信号对齐判断模块控制所述第二同步信号异常报警模块发出相应的异常报警，即维护人员暂时不对采集设备子卡内部的同步信号自动对齐模块进行调试，并驱动所述采集设备内部的第一同步信号检测模块动作。
[0154] 在本方案的大环境下，对于采集设备阶段，存在无法判断和得知该阶段同步信号是否对齐的问题，如果采集设备子卡阶段存在同步信号不对齐的情况，那么后期到采集器阶段就会被进一步放大。因此，为了克服这一问题。
[0155] 进一步的，所述采集设备内部配置有第一同步信号检测模块、第一同步信号对齐判断模块、第一阈值同步信号存储模块和第一同步信号异常报警模块；其中，[0156] 第一同步信号检测模块，当所述第二同步信号对齐判断模块驱动所述第一同步信号检测模块时，用于采集检测所述采集设备接收到的N路同步信号，并将N路同步信号发送至所述第一同步信号对齐判断模块；
[0157] 第一阈值同步信号存储模块，用于存储第一阈值同步信号，并供所述第一同步信号对齐判断模块调用；
[0158] 第一同步信号对齐判断模块，将接收到的N路同步信号分隔为N路单独的同步信号，将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块正常动作，否则，第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；并向第一同步信号异常报警模块发送驱动控制信号；
[0159] 第一同步信号异常报警模块，在接收到对应的驱动控制信号时进行异常报警。
[0160] 在本方案的大环境下，对于第一同步信号对齐判断模块的对齐判断过程，有着至关重要的过程，如果这一模块故障，那么，本方案的优化设计将毫无疑义，所以对于这一模块的对齐判断结果的验证是非常有必要的。
[0161] 进一步的，所述采集设备内部还配置有第一同步信号对齐二次判断模块；
[0162] 当所述第一同步信号对齐判断模块判断出N路单独的同步信号均与第一阈值同步信号一致，第一同步信号对齐判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块正常动作时；
[0163] 所述第一同步信号对齐判断模块还向所述第一同步信号对齐二次判断模块发送相应的驱动控制信号；
[0164] 所述第一同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第一同步信号检测模块处获取N路同步信号，并将N路同步信号分隔为N路单独的同步信号，然后直接从所述第一阈值同步信号存储模块处调用第一阈值同步信号，进而将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐二次判断模块停止动作，否则，第一同步信号对齐二次判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；并向第一同步信号异常报警模块发送驱动控制信号；
[0165] 其中，第一同步信号对齐二次判断模块内的对齐判断算法与第一同步信号对齐判断模块的对齐判断算法不同，但是二者的输入和输出是对应通用的。
[0166] 在上述方案中，对于第一同步信号对齐二次判断模块与第一同步信号对齐判断模块，采用相同的输入，即N路同步信号和第一阈值同步信号，二者采用的对齐判断算法是不同的，但是这两个算法的功能是相同的；所以，当二者输入相同时，正常情况下，二者的输出也应该相同。所以，所述第一同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第一同步信号检测模块处获取N路同步信号，并将N路同步信号分隔为N路单独的同步信号，然后直接从所述第一阈值同步信号存储模块处调用第一阈值同步信号，进而将N路单独的同步信号分别与第一阈值同步信号进行对齐判断，若N路单独的同步信号均与第一阈值同步信号一致，则第一同步信号对齐二次判断模块停止动作，否则，第一同步信号对齐二次判断模块向所述第一信号处理模块反馈，使所述第一信号处理模块停止向所述采集设备子卡分发与所述第一采样数据对应的采样模拟信号、M路时钟信号和M路同步信号；表示第一同步信号对齐二次判断模块与第一同步信号对齐判断模块中存在故障，并向第一同步信号异常报警模块发送驱动控制信号，及时提醒技术维护人员进行故障调试；从而避免第一同步信号对齐判断模块的对齐判断结果是错误的，然而采集设备子卡还在继续采集，然后进一步增大同步信号不对齐的情况。
[0167] 在本方案的大环境下，对于第二同步信号对齐判断模块的对齐判断过程，同样有着至关重要的过程，如果这一模块故障，那么，本方案的优化设计将毫无疑义，所以对于这一模块的对齐判断结果的验证是非常有必要的。
[0168] 进一步的，所述采集设备子卡内部还配置有第二同步信号对齐二次判断模块；
[0169] 当所述第二同步信号对齐判断模块判断出M路单独的同步信号均与第二阈值同步信号一致，第二同步信号对齐判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块正常动作时；
[0170] 所述第二同步信号对齐判断模块还向所述第二同步信号对齐二次判断模块发送相应的驱动控制信号；
[0171] 所述第二同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第二同步信号检测模块处获取M路同步信号，并将M路同步信号分隔为M路单独的同步信号，然后直接从所述第二阈值同步信号存储模块处调用第二阈值同步信号，进而将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐二次判断模块停止动作，否则，第二同步信号对齐二次判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；并向第二同步信号异常报警模块发送驱动控制信号；
[0172] 其中，第二同步信号对齐二次判断模块内的对齐判断算法与第二同步信号对齐判断模块的对齐判断算法不同，但是二者的输入和输出是对应通用的。
[0173] 在上述方案中，对于第二同步信号对齐二次判断模块与第二同步信号对齐判断模块，采用相同的输入，即M路同步信号和第二阈值同步信号，二者采用的对齐判断算法是不同的，但是这两个算法的功能是相同的；所以，当二者输入相同时，正常情况下，二者的输出也应该相同。所以，第二同步信号对齐二次判断模块接收到相应的驱动控制信号时，直接从所述第二同步信号检测模块处获取M路同步信号，并将M路同步信号分隔为M路单独的同步信号，然后直接从所述第二阈值同步信号存储模块处调用第二阈值同步信号，进而将M路单独的同步信号分别与第二阈值同步信号进行对齐判断，若M路单独的同步信号均与第二阈值同步信号一致，则第二同步信号对齐二次判断模块停止动作，否则，第二同步信号对齐二次判断模块向所述第二信号处理模块反馈，使所述第二信号处理模块停止向所述采集器分发与所述第二采样数据对应的采样模拟信号、L路时钟信号和L路同步信号；表示第二同步信号对齐二次判断模块与第二同步信号对齐判断模块中存在故障，并向第二同步信号异常报警模块发送驱动控制信号，及时提醒技术维护人员进行故障调试；从而避免第二同步信号对齐判断模块的对齐判断结果是错误的，然而采集设备子卡还在继续采集，然后进一步增大同步信号不对齐的情况。
[0174] 以上所述仅是本发明的优选实施方式，应当理解所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
