一种IGBT的制作方法转让专利
申请号 : CN202010062843.X
文献号 : CN111243952B
文献日 : 2021-06-15
发明人 : 郭依腾 , 史波 , 肖婷
申请人 : 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
摘要 :
权利要求 :
1.一种IGBT的制作方法,其特征在于,包括:步骤S1,在晶圆基片(1)的正面上设置硬掩膜层(2);
步骤S2,在所述硬掩膜层(2)的保护下对所述晶圆基片(1)进行图形化处理,得到多个沿第一方向排列的沟槽(3);
步骤S3,在所述沟槽(3)中设置沟槽栅结构(4),所述沟槽栅结构(4)的裸露表面与所述硬掩膜层(2)的顶表面在同一平面上;
步骤S4,去除所述硬掩膜层(2),使所述沟槽栅结构(4)突出于所述晶圆基片(1)的表面;
步骤S5,在所述沟槽栅结构(4)周围的所述晶圆基片(1)中形成P阱区(5);
步骤S6,对所述晶圆基片(1)进行单边或双边的N型离子倾斜注入,利用所述沟槽栅结构(4)的遮挡效应在所述P阱区(5)中形成位于所述沟槽栅结构(4)一侧或两侧的N+发射极(6),所述N型离子倾斜注入的注入方向与所述第一方向的夹角θ为锐角或钝角,所述步骤S6包括:
对所述晶圆基片(1)进行第一次N型离子倾斜注入,在所述P阱区(5)中形成位于所述沟槽栅结构(4)一侧的第一N+发射极,所述N型离子倾斜注入的注入方向与所述第一方向的夹角为锐角;
对所述晶圆基片(1)进行第二次N型离子倾斜注入,在所述P阱区(5)中形成位于所述沟槽栅结构(4)另一侧的第二N+发射极,所述N型离子倾斜注入的注入方向与所述第一方向的夹角为钝角。
2.根据权利要求1所述的制作方法,其特征在于,所述步骤S3包括:在所述沟槽(3)内壁上生长氧化层;
在所述氧化层上沉积多晶硅并刻蚀所述多晶硅至所述多晶硅的裸露表面与所述硬掩膜层(2)的顶表面在同一平面上,得到所述沟槽栅结构(4)。
3.根据权利要求1所述的制作方法,其特征在于,在完成所述N型离子倾斜注入后,所述步骤S6还包括退火的过程。
4.根据权利要求3所述的制作方法,其特征在于,所述退火的温度为850~950℃,时间为30~60min。
5.根据权利要求1所述的制作方法,其特征在于,所述N型离子倾斜注入的能量为80~
120KeV。
6.根据权利要求1所述的制作方法,其特征在于,相邻所述沟槽(3)的间距为L,所述硬掩膜层(2)的厚度为D,且D≤L*|tanθ|。
7.根据权利要求1所述的制作方法,其特征在于,所述N型离子倾斜注入所注入的离子为磷离子或砷离子。
8.根据权利要求1所述的制作方法,其特征在于,所述制作方法还包括:在完成所述步骤S6的晶圆基片(1)上设置介质层(7);
对所述介质层(7)进行图形化处理,得到与至少部分所述N+发射极(6)相连的通孔(8);
在所述介质层(7)以及所述通孔(8)中设置金属,形成顶层金属层(9);
对所述晶圆基片(1)进行减薄处理,并在所述晶圆基片(1)的背面设置集电极(10)和底层金属层(11)。
说明书 :
一种IGBT的制作方法
技术领域
背景技术
时,对IGBT的短路能力要求比较高。为了改善短路能力,很多设计公司会选择使用伪沟槽
(dummy trench),牺牲一部分导通能力,来降低IGBT的电流密度,以提升其短路能力。具有
伪沟槽的IGBT可以控制器件沟道中的一部分栅极沟道正常工作,其它部分无法进行导电,
仅作为维持耐压的作用。但是伪沟槽的设计一般需要沟槽(trench)、N+注入、引线孔
(contact)等版图的修改,工作量较大且有设计失败的风险,改版的成本也较大。
发明内容
图形化处理,得到多个沿第一方向排列的沟槽;步骤S3,在沟槽中设置沟槽栅结构,沟槽栅
结构的裸露表面与硬掩膜层的顶表面在同一平面上;步骤S4,去除硬掩膜层,使沟槽栅结构
突出于晶圆基片的表面;步骤S5,在沟槽栅结构周围的晶圆基片中形成P阱区;步骤S6,对晶
圆基片进行单边或双边的N型离子倾斜注入,利用沟槽栅结构的遮挡效应在P阱区中形成位
于沟槽栅结构一侧或两侧的N+发射极,N型离子倾斜注入的注入方向与第一方向的夹角θ为
锐角或钝角。
角为锐角。
的夹角为钝角。
形成顶层金属层;对晶圆基片进行减薄处理,并在晶圆基片的背面设置集电极和底层金属
层。
于晶圆基片。通过N型离子倾斜注入时,沟槽栅结构会对部分P阱区形成遮挡效应,在此基础
上通过调整N型离子倾斜注入的方向调整N+发射极的区域大小,进而在不设置掩膜版的基
础上也可以形成N+发射极,从而避免了改版、简化了工艺、节约了成本。
附图说明
具体实施方式
理解的相同含义。
也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包
括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位
之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器
件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下
方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和
“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并
且对这里所使用的空间相对描述作出相应解释。
大。为了解决该问题,本申请提供了一种IGBT的制作方法,如图1所示,该制作方法包括:步
骤S1,在晶圆基片1的正面上设置硬掩膜层2;步骤S2,在硬掩膜层2的保护下对晶圆基片1进
行图形化处理,得到多个沿第一方向排列的沟槽3;步骤S3,在沟槽3中设置沟槽栅结构4;步
骤S4,去除硬掩膜层2;步骤S5,在沟槽栅结构4周围的晶圆基片1中形成P阱区5;步骤S6,在P
阱区5中形成位于沟槽栅结构4一侧或两侧的N+发射极6,步骤S3中设置的沟槽栅结构4的裸
露表面与硬掩膜层2的顶表面在同一平面上,步骤S4完成后沟槽栅结构4突出于晶圆基片1
的表面,步骤S6中对晶圆基片1进行单边或双边的N型离子倾斜注入,利用沟槽栅结构4的遮
挡效应在P阱区5中形成位于沟槽栅结构4一侧或两侧的N+发射极6,N型离子倾斜注入的注
入方向与第一方向的夹角θ为锐角或钝角。
型离子倾斜注入时,沟槽栅结构4会对部分P阱区5形成遮挡效应,在此基础上通过调整N型
离子倾斜注入的方向调整N+发射极6的区域大小,进而在不设置掩膜版的基础上也可以形
成N+发射极6,从而避免了改版、简化了工艺、节约了成本。
式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示
例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层
和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
所示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀,形成图4中多个沿第一方向排列的沟槽3,
上述硬掩膜层2的刻蚀和晶圆基片1的刻蚀均可参考现有技术,采用常规的湿法刻蚀或者干
法刻蚀,在此不再赘述。
晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上,得到图5所示的沟槽栅结构4。换句话
说,在晶圆基片1之上的沟槽栅结构4为多晶硅结构,为了精确控制多晶硅的裸露表面与硬
掩膜层2的定表面在同一平面上,通过终点(endpoint)监控方式使刻蚀后的多晶硅与硬掩
膜层2表面齐平。所形成的沟槽栅结构中的真沟槽栅结构以及伪沟槽栅结构的数量可以根
据电流密度和短路能力的要求不同而进行调整。
栅结构4的高度进行灵活调整,硬掩膜层2的和多晶硅的材质不同,因此其去除可以采用本
领域常规的刻蚀方式即可,在此不再赘述。
技术,在此不再赘述。
6,N型离子倾斜注入的注入方向与第一方向的夹角为锐角或钝角。在该步骤中,可以进行一
次N型离子倾斜注入,比如步骤S6包括:对晶圆基片1进行第一次N型离子倾斜注入,在P阱区
5中形成位于沟槽栅结构4一侧的第一N+发射极,N型离子倾斜注入的注入方向与第一方向
的夹角为锐角,可参考图8。当然,为了进一步改善短路能力,上述步骤S6还可以包括:对晶
圆基片1进行第二次N型离子倾斜注入,在P阱区5中形成位于沟槽栅结构4另一侧的第二N+
发射极,N型离子倾斜注入的注入方向与第一方向的夹角为钝角,可参考图9。
注入的方向调整N+发射极6的区域大小,进而在不设置掩膜版的基础上也可以形成N+发射
极6,为了更精确地控制N+发射极6的位置和大小,优选上述相邻沟槽3的间距为L,硬掩膜层
2的厚度为D,且D≤L*|tanθ|。D越低,θ越大,N+型离子倾斜注入的注入面积越大。
然后采用沉积的方式形成底层金属层11,具体的操作可以参考现有技术,在此不再赘述。
胶层为掩膜对硬掩膜层2进行刻蚀,得到图3所示的具有多个开口的硬掩膜层2;以图3所示
的硬掩膜层2为掩膜对晶圆基片1进行刻蚀,形成图4中多个沿第一方向排列的沟槽3,沟槽3
的间距为3μm。在沟槽3内壁上生长氧化层图中未示出;在氧化层上沉积多晶硅并刻蚀多晶
硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上,得到图5所示的沟槽栅结构4。
去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼离
子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为砷
离子),利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极6,N
型离子倾斜注入的注入方向与第一方向的夹角为45°、N型离子倾斜注入的能量为120KeV、
剂量为1E15,注入完成后进行退火,退火的温度为900℃,时间为30min,检测所得到的N+发
射极6的注入深度为0.3μm,宽度为2μm。在完成步骤S6的晶圆基片1上设置图10所示的介质
层7。介质层7为氧化硅层,对介质层7进行图形化处理,得到图11的与至少部分N+发射极6相
连的通孔8。在介质层7以及通孔8中设置铜金属,形成图12所示的顶层金属层9。在完成正面
结构的制作后,对晶圆基片1的背面进行减薄处理,并在晶圆基片1的背面设置图13所示的
集电极10和底层金属层11。
刻胶层为掩膜对硬掩膜层2进行刻蚀,得到图3所示的具有多个开口的硬掩膜层2;以图3所
示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀,形成图4中多个沿第一方向排列的沟槽3,沟
槽3的间距为2μm。在沟槽3内壁上生长氧化层图中未示出;在氧化层上沉积多晶硅并刻蚀多
晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上,得到图5所示的沟槽栅结构
4。去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼
离子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为
砷离子),利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极
6,N型离子倾斜注入的注入方向与第一方向的夹角为30°、N型离子倾斜注入的能量为
120KeV、剂量为1E15,注入完成后进行退火,退火的温度为900℃,时间为30min,检测所得到
的N+发射极6的注入深度为0.3μm,宽度为1.13μm。在完成步骤S6的晶圆基片1上设置图10所
示的介质层7。介质层7为氧化硅层,对介质层7进行图形化处理,得到图11的与至少部分N+
发射极6相连的通孔8。在介质层7以及通孔8中设置铜金属,形成图12所示的顶层金属层9。
在完成正面结构的制作后,对晶圆基片1的背面进行减薄处理,并在晶圆基片1的背面设置
集电极10和底层金属层11。
刻胶层为掩膜对硬掩膜层2进行刻蚀,得到图3所示的具有多个开口的硬掩膜层2;以图3所
示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀,形成图4中多个沿第一方向排列的沟槽3,沟
槽3的间距为2μm。在沟槽3内壁上生长氧化层图中未示出;在氧化层上沉积多晶硅并刻蚀多
晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上,得到图5所示的沟槽栅结构
4。去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼
离子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为
砷离子),利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极
6,N型离子倾斜注入的注入方向与第一方向的夹角为30°、N型离子倾斜注入的能量为
80KeV、剂量为1E15,注入完成后进行退火,退火的温度为850℃,时间为60min,检测所得到
的N+发射极6的注入深度为0.2μm,宽度为1.13μm。在完成步骤S6的晶圆基片1上设置图10所
示的介质层7。介质层7为氧化硅层,对介质层7进行图形化处理,得到图11的与至少部分N+
发射极6相连的通孔8。在介质层7以及通孔8中设置铜金属,形成图12所示的顶层金属层9。
在完成正面结构的制作后,对晶圆基片1的背面进行减薄处理,并在晶圆基片1的背面设置
集电极10和底层金属层11。
刻胶层为掩膜对硬掩膜层2进行刻蚀,得到图3所示的具有多个开口的硬掩膜层2;以图3所
示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀,形成图4中多个沿第一方向排列的沟槽3,沟
槽3的间距为2μm。在沟槽3内壁上生长氧化层图中未示出;在氧化层上沉积多晶硅并刻蚀多
晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上,得到图5所示的沟槽栅结构
4。去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼
离子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为
砷离子),利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极
6,N型离子倾斜注入的注入方向与第一方向的夹角为30°、N型离子倾斜注入的能量为
80KeV、剂量为1E15,注入完成后进行退火,退火的温度为950℃,时间为20min,检测所得到
的N+发射极6的注入深度为0.2μm,宽度为1.13μm。在完成步骤S6的晶圆基片1上设置图10所
示的介质层7。介质层7为氧化硅层,对介质层7进行图形化处理,得到图11的与至少部分N+
发射极6相连的通孔8。在介质层7以及通孔8中设置铜金属,形成图12所示的顶层金属层9。
在完成正面结构的制作后,对晶圆基片1的背面进行减薄处理,并在晶圆基片1的背面设置
集电极10和底层金属层11。
倾斜注入时,沟槽栅结构会对部分P阱区形成遮挡效应,在此基础上通过调整N型离子倾斜
注入的方向调整N+发射极的区域大小,进而在不设置掩膜版的基础上也可以形成N+发射
极,从而避免了改版、简化了工艺、节约了成本。
改、等同替换、改进等,均应包含在本发明的保护范围之内。