一种LED芯片结构及其制作方法

摘要

本发明公开了一种LED芯片结构及其制作方法，LED芯片结构包括依次设置的衬底、U型氮化镓层、N型半导体层、发光层、P型半导体层、透明导电层，LED芯片结构还包括位于透明导电层的P电极和位于N型半导体层上的N电极，N型半导体层包括N型半导体重掺杂层和N型半导体轻掺杂层，N型半导体重掺杂层包括多个第一凸起和多个凹槽，N型半导体轻掺杂层包括多个第二凸起和镂空部，镂空部和凹槽共同形成沟槽；通过依次制作衬底、U型氮化镓层、N型半导体层、发光层、P型半导体层、透明导电层形成LED芯片。本发明通过选择性刻蚀的制作工艺，在N型半导体重掺杂层和N型半导体轻掺杂层上形成电子流面扩散区域，能够提升LED芯片光效。

权利要求

1.一种LED芯片结构，其特征在于，所述LED芯片结构包括依次设置的衬底、U型氮化镓层、N型半导体层、发光层、P型半导体层、透明导电层，所述LED芯片结构还包括位于透明导电层远离所述P型半导体层一侧的P电极和位于N型半导体层上的N电极；

所述N型半导体层包括N型半导体重掺杂层和N型半导体轻掺杂层，所述N型半导体轻掺杂层位于所述N型半导体重掺杂层靠近发光层的一侧；所述N型半导体重掺杂层包括多个第一凸起和多个凹槽，所述凹槽位于任意相邻两个第一凸起之间；所述N型半导体轻掺杂层包括多个第二凸起和镂空部，所述第二凸起位于所述第一凸起远离所述衬底的一侧，且所述第二凸起在所述衬底的正投影与所述凹槽不交叠，所述镂空部位于任意相邻两个第二凸起之间；所述镂空部和所述凹槽共同形成沟槽；

所述N电极覆盖在所述第二凸起远离所述第一凸起的一侧或所述沟槽中。

2.根据权利要求1所述的一种LED芯片结构，其特征在于，沿垂直于衬底所在平面的方向，所述凹槽的深度小于所述N型半导体重掺杂层的厚度。

3.根据权利要求1所述的一种LED芯片结构，其特征在于，沿垂直于所述衬底所在平面的方向，所述沟槽的深度为H，10nm≤H≤1500nm。

4.根据权利要求1所述的一种LED芯片结构，其特征在于，H＝1000nm。

5.根据权利要求1所述的一种LED芯片结构，其特征在于，沿垂直于所述衬底所在平面的方向相邻的所述第一凸起和所述第二凸起的整体截面形状呈梯形。

6.根据权利要求1所述的一种LED芯片结构，其特征在于，所述P型半导体层和透明导电层之间设置有电流阻挡层，所述发光层的侧面、所述P型半导体层的侧面和所述透明导电层的侧面设置有保护层。

7.根据权利要求1所述的一种LED芯片结构，其特征在于，所述透明导电层的材质为氧化铟锡。

8.根据权利要求6所述的一种LED芯片结构，其特征在于，所述保护层的材质均为SiO2。

9.根据权利要求6所述的一种LED芯片结构，其特征在于，所述电流阻挡层的材质为低掺杂氮化镓和SiO2。

10.一种如权利要求1至9中任一项所述的LED芯片结构的制作方法，其特征在于，所述制作方法包括：提供衬底；

在衬底上形成U型氮化镓层；

在所述U型氮化镓层远离所述衬底的一侧形成N型半导体重掺杂层，所述N型半导体重掺杂层包括多个第一凸起和多个凹槽；

在所述N型半导体重掺杂层远离衬底的一侧形成N型半导体轻掺杂层，所述N型半导体轻掺杂层包括多个第二凸起和镂空部，所述第二凸起位于所述第一凸起远离所述衬底的一侧，且所述第二凸起在所述衬底的正投影与所述凹槽不交叠，所述镂空部位于任意相邻两个第二凸起之间；所述镂空部和所述凹槽共同形成沟槽；所述N型半导体重掺杂层和N型半导体轻掺杂层共同形成N型半导体层，所述N型半导体层包括第一区域和第二区域；

在所述N型半导体层远离所述衬底的一侧形成发光层，所述发光层位于所述第一区域；

在发光层远离所述衬底的一侧形成P型半导体层；

在P型半导体层远离所述衬底的一侧形成透明导电层；

在透明导电层远离所述P型半导体层的一侧形成P电极，并在所述N型半导体层的第二区域形成N电极，且所述N电极位于第二凸起远离所述第一凸起的一侧或所述沟槽中。

说明书

一种LED芯片结构及其制作方法

技术领域

[0001] 本发明涉及半导体技术领域，更具体地，涉及一种LED芯片结构及其制作方法。

背景技术

[0002] 目前，LED芯片结构有正装结构、垂直结构和倒装焊结构，本申请只考虑正装结构的LED芯片，正装结构的LED芯片存在以下问题：1、LED 芯片的电流积聚效应，导致电流主要集中在N电极线和P电极线一侧的部分区域，当电流在N型半导体层扩散大于P型半导体层扩散时，电流主要集中在N电极线附近；当电流在P型半导体层扩散大于N型半导体层扩散时，电流主要集中在P电极线附近，由于电流聚集在N电极线和P电极线一侧的部分区域，导致电流纵向扩散比较少，局部电流密度过大，热量过高，降低了芯片的使用效率和寿命；2、为了提高光透明导电层的出光效率，尽可能的使光透明导电层减薄，与此同时，造成P电极的电流扩散远小于 N电极的电流扩散，电流都集中在N电极线。

[0003] 针对以上问题，通常做法是在N电极下方镀一层氧化硅绝缘介质当做电流阻挡层，虽然能够减小N电极下方的电流比例，在一定程度上增加电流的扩散性，但增加电流阻挡层也局限了工艺的形成，因此，亟需提供一种改进的LED芯片结构，克服上述问题。

发明内容

[0004] 有鉴于此，本发明提供了一种LED芯片结构及其制作方法，其中，通过选择性刻蚀的制作工艺，在N型半导体重掺杂层和N型半导体轻掺杂层上形成电子流面扩散区域，同时将低掺杂氮化镓和SiO2作为电流阻挡层的材质，能够提升LED芯片光效。

[0005] 本申请提供的一种LED芯片结构，LED芯片结构包括依次设置的衬底、U型氮化镓层、N型半导体层、发光层、P型半导体层、透明导电层，LED 芯片结构还包括位于透明导电层远离P型半导体层一侧的P电极和位于N 型半导体层上的N电极；

[0006] N型半导体层包括N型半导体重掺杂层和N型半导体轻掺杂层，N型半导体轻掺杂层位于N型半导体重掺杂层靠近发光层的一侧；N型半导体重掺杂层包括多个第一凸起和多个凹槽，凹槽位于任意相邻两个第一凸起之间；N型半导体轻掺杂层包括多个第二凸起和镂空部，第二凸起位于第一凸起远离衬底的一侧，且第二凸起在衬底的正投影与凹槽不交叠，镂空部位于任意相邻两个第二凸起之间；镂空部和凹槽共同形成沟槽；

[0007] N电极覆盖在第二凸起远离第一凸起的一侧或沟槽中。

[0008] 可选地，沿垂直于衬底所在平面的方向，凹槽的深度小于N型半导体重掺杂层的厚度。

[0009] 可选地，沿垂直于衬底所在平面的方向，沟槽的深度为H，10nm≤H ≤1500nm。

[0010] 可选地，H＝1000nm。

[0011] 可选地，沿垂直于衬底所在平面的方向相邻的第一凸起和第二凸起的整体截面形状呈梯形。

[0012] 可选地，P型半导体层和透明导电层之间设置有电流阻挡层，发光层的侧面、P型半导体层的侧面和透明导电层的侧面设置有保护层。

[0013] 可选地，透明导电层的材质为氧化铟锡。

[0014] 可选地，保护层的材质均为SiO2。

[0015] 可选地，电流阻挡层的材质为低掺杂氮化镓和SiO2。

[0016] 本申请提供的一种LED芯片结构制作方法，制作方法包括：

[0017] 提供衬底；

[0018] 在衬底上形成U型氮化镓层；

[0019] 在U型氮化镓层远离衬底的一侧形成N型半导体重掺杂层，N型半导体重掺杂层包括多个第一凸起和多个凹槽；

[0020] 在N型半导体重掺杂层远离衬底的一侧形成N型半导体轻掺杂层，N 型半导体轻掺杂层包括多个第二凸起和镂空部，第二凸起位于第一凸起远离衬底的一侧，且第二凸起在衬底的正投影与凹槽不交叠，镂空部位于任意相邻两个第二凸起之间；镂空部和凹槽共同形成沟槽；N型半导体重掺杂层和N型半导体轻掺杂层共同形成N型半导体层，N型半导体层包括第一区域和第二区域；

[0021] 在N型半导体层远离衬底的一侧形成发光层，发光层位于第一区域；

[0022] 在发光层远离衬底的一侧形成P型半导体层；

[0023] 在P型半导体层远离衬底的一侧形成透明导电层；

[0024] 在透明导电层远离P型半导体层的一侧形成P电极，并在N型半导体层的第二区域形成N电极，且N电极位于第二凸起远离第一凸起的一侧或沟槽中。

[0025] 与现有技术相比，本发明提供的一种LED芯片结构及其制作方法，至少实现了如下的有益效果：本申请将N电极内嵌于N型半导体重掺杂层和 N型半导体轻掺杂层，采用这样的结构，使电流扩散从线变成面，降低电流向N电极边缘积聚的程度，此外，镂空部和凹槽共同形成的沟槽使第一凸起和第二凸起能够阻挡部分电流，减少电流积聚在P电极下方的同时能够减少P电极下方产生的热量，提高LED芯片的热稳定性能，同时，延长 LED芯片的使用寿命。

[0026] 当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。

[0027] 通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

[0028] 被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

[0029] 图1示出了本申请实施例所提供的LED芯片结构分布图；

[0030] 图2示出了本申请实施例所提供的N电极位于N型半导体轻掺杂层分布图；

[0031] 图3示出了本申请实施例所提供的N电极位于N型半导体重掺杂层分布图；

[0032] 图4示出了本申请实施例所提供的沟槽的尺寸图；

[0033] 图5示出了本申请实施例所提供的LED芯片结构制作方法流程图。

具体实施方式

[0034] 现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

[0035] 以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

[0036] 对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

[0037] 在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

[0038] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

[0039] 以下将结合附图和具体实施例进行详细说明。

[0040] 实施例一

[0041] 图1为本申请实施例所提供的LED芯片结构分布图，图2为本申请实施例所提供的N电极位于N型半导体轻掺杂层分布图，图3为本申请实施例所提供的N电极位于N型半导体重掺杂层分布图，如图1-3所示，一种 LED芯片结构，LED芯片结构包括依次设置的衬底、U型氮化镓层、N型半导体层、发光层4、P型半导体层5、透明导电层8，LED芯片结构还包括位于透明导电层8远离P型半导体层一侧的P电极10和位于N型半导体层上的N电极11；

[0042] N型半导体层包括N型半导体重掺杂层和N型半导体轻掺杂层，N型半导体轻掺杂层位于N型半导体重掺杂层靠近发光层4的一侧；N型半导体重掺杂层包括多个第一凸起12和多个凹槽14，凹槽14位于任意相邻两个第一凸起12之间；N型半导体轻掺杂层包括多个第二凸起13和镂空部，第二凸起13位于第一凸起12远离衬底的一侧，且第二凸起13在衬底的正投影与凹槽14不交叠，镂空部位于任意相邻两个第二凸起13之间；镂空部和凹槽14共同形成沟槽；

[0043] N电极覆盖在第二凸起13远离第一凸起12的一侧或沟槽中。

[0044] 具体地，N电极11位于N型半导体层上包括两种情况，一种为N电极11覆盖在N型半导体轻掺杂层3上的多个第二凸起13上，另一种情况为N电极11覆盖在N型半导体重掺杂层2上的多个凹槽14上。

[0045] 本申请将N电极11内嵌于N型半导体轻掺杂层3和N型半导体重掺杂层2，采用这样的结构，使电流扩散从线变成面，降低电流向N电极11 边缘积聚的程度，此外，镂空部和凹槽14共同形成的沟槽使第一凸起12 和第二凸起13能够阻挡部分电流，减少电流积聚在P电极10下方的同时能够减少P电极下方产生的热量，提高LED芯片的热稳定性能，同时，延长LED芯片的使用寿命。

[0046] 可选地，沿垂直于衬底所在平面的方向，凹槽14的深度小于N型半导体重掺杂层的厚度。

[0047] 具体地，凹槽14的深度小于N型半导体重掺杂层2的厚度，使得N 电极与U型氮化镓层1未接触。

[0048] 需要说明的是，第一凸起12、第二凸起13和凹槽14的宽度相等且均大于N电极的宽度，使N电极11完全覆盖在第二突起和凹槽14上，同时，第一凸起12、第二凸起13和凹槽14的宽度不能太宽，与N电极11的宽度相差3um～10um，使制造第一凸起12、第二突起和凹槽14的工艺简便。

[0049] 可选地，沿垂直于衬底所在平面的方向，沟槽的深度为H，10nm≤H ≤1500nm。

[0050] 具体地，沟槽的深度指第二凸起13的上表面到凹槽14下底面的距离，当沟槽的深度大于10nm时，保证沟槽能够起到阻挡电流的作用，有效地减小电流积聚程度；当沟槽的深度小于1500nm时，保证沟槽的下底面位于N型半导体重掺杂层2上且为穿透N型半导体重掺杂层2。

[0051] 可选地，H＝1000nm。

[0052] 具体地，当H的大小为1000nm时，保证沟槽的下底面位于N型半导体重掺杂层且N型半导体重掺杂层未镂空，此外，沟槽的大小为1000nm 时，能够恰当的阻挡电流。

[0053] 可选地，沿垂直于衬底所在平面的方向相邻的第一凸起12和第二凸起 13的整体截面形状呈梯形。

[0054] 具体地，由于光刻热胶处理后会玻璃化，所以会形成一定的斜率，一般斜率为35°～45°，因此，第一凸起和第二凸起的侧边与水平面夹角为 135°～145°，将N电极11设置于第二凸起13和沟槽的正上方，使N电极 11下方的电流扩散更均匀。

[0055] 可选地，P型半导体层和透明导电层之间设置有电流阻挡层，发光层的侧面、P型半导体层的侧面和透明导电层的侧面设置有保护层。

[0056] 具体地，保护层用于保护芯片。

[0057] 可选地，透明导电层的材质为氧化铟锡。

[0058] 具体地，氧化烟锡作为透明导电层8的材质，使得透明导电层8具有良好的导电性和高透过率。

[0059] 可选地，保护层的材质均为SiO2。

[0060] 具体地，保护层的主要材质为SiO2，SiO2具有良好的绝缘效果，SiO2作为保护层能够很好地LED芯片。

[0061] 可选地，电流阻挡层的材质为低掺杂氮化镓和SiO2。

[0062] 具体地，电流阻挡层的主要材质为SiO2，其中，掺杂少量氮化镓，SiO2，氮化镓的物理性能和化学性能均稳定，硬度较高，是良好的图层保护材料，与SiO2同时使用，能够很好的阻挡电流。

[0063] 实施例二

[0064] 图5为本申请实施例所提供的LED芯片结构制作方法流程图，如图5 所示，一种LED芯片结构的制作方法，制作方法包括：

[0065] 步骤101、提供衬底；

[0066] 步骤102、在衬底上形成U型氮化镓层；

[0067] 步骤103、在U型氮化镓层远离衬底的一侧形成N型半导体重掺杂层， N型半导体重掺杂层包括多个第一凸起12和多个凹槽14；

[0068] 步骤104、在N型半导体重掺杂层远离衬底的一侧形成N型半导体轻掺杂层，N型半导体轻掺杂层包括多个第二凸起13和镂空部，第二凸起13 位于第一凸起12远离衬底的一侧，且第二凸起13在衬底的正投影与凹槽 14不交叠，镂空部位于任意相邻两个第二凸起13之间；镂空部和凹槽14 共同形成沟槽；N型半导体重掺杂层和N型半导体轻掺杂层共同形成N型半导体层，N型半导体层包括第一区域和第二区域；

[0069] 步骤105、在N型半导体层远离衬底的一侧形成发光层，发光层位于第一区域；

[0070] 步骤106、在发光层远离衬底的一侧形成P型半导体层；

[0071] 步骤107、在P型半导体层远离衬底的一侧形成透明导电层；

[0072] 步骤108、在透明导电层远离P型半导体层的一侧形成P电极，并在N 型半导体层的第二区域形成N电极，且N电极位于第二凸起13远离第一凸起12的一侧或沟槽中。

[0073] 该步骤中，将LED芯片清洗，经匀胶、曝光、显影和坚膜后采用电感耦合等离子体刻蚀方法在N型半导体重掺杂层刻蚀凹槽14；更换光罩，经匀胶、曝光、显影和坚膜后采用电感耦合等离子体刻蚀方法在N型半导体轻掺杂层刻蚀镂空形成第二凸起13；采用等离子体增强化学气相淀积在P 型半导体层5上镀一层电流阻挡层7(CB)，经过匀胶、曝光、显影、坚膜后采用湿法腐蚀的方式在电流阻挡层上刻蚀图形，然后去胶，清洗；采用蒸发台在电流阻挡层7(CB)和P型半导体层5上镀透明导电层8(ITO)；经过负胶匀胶、曝光、硬烤、显影后，采用溅射镀膜法在透明导电层8上镀P电极10(P-PAD)和在N型半导体层上镀N电极11(N-PAD)，然后通过剥离的方式去除有负胶的部分，得到P电极10(P-PAD)和N电极 11(N-PAD)；采用等离子体增强化学气相淀积在发光层4的侧面、P型半导体层5的侧面和透明导电层8的侧面镀一层保护层9(PV)，经过匀胶、曝光、显影、坚膜后采用湿法腐蚀的方式刻蚀图形，然后去胶，清洗。需要说明的是，匀胶、曝光、显影和坚膜是光刻的步骤，目的是为了得到所需的图案，形成电极时，除了采用蒸发台的方式，还可以采用溅射镀膜法镀N电极11和P电极10，此外，不同尺寸的芯片形状不一样，具体刻蚀的图案根据需求定。

[0074] 实施例三

[0075] 本实施例详细介绍一种LED芯片制作流程，包括：选择衬底，具体为 PSS图形化衬底6，在PSS图形化衬底6上依次设置U型氮化镓层1、N 型半导体层、发光层4(MQW)、P型半导体层5、电流阻挡层7(CB)、透明导电层8和保护层，N型半导体层包括N型半导体重掺杂层和N型半导体轻掺杂层，N型半导体层上设置有N电极11，P型半导体层5上设置有P电极10，N电极11与N型半导体层电连接，P电极10与P型半导体层5电连接，具体制作时，将芯片清洗，采用光刻的方式在N型半导体重掺杂层刻蚀凹槽14，更换光罩，在N型半导体轻掺杂层刻蚀镂空形成第二凸起13，第二凸起13位于第一凸起12远离衬底的一侧，且第二凸起13 在衬底的正投影与凹槽14不交叠，当N型半导体轻掺杂层和N型半导体重掺杂层刻蚀完成后，在部分N型半导体轻掺杂层上设置发光层4(MQW)，在发光层4(MQW)上设置有P型半导体层5，采用等离子体增强化学气相淀积在P型半导体层5上镀一层电流阻挡层7(CB)，并且经过光刻的方式刻蚀图形，然后去胶，清洗，以获得具有图形化的电流阻挡层7(CB)，包裹电流阻挡层7(CB)且位于P型半导体层5上部分位置通过溅射镀膜法镀一层透明导电层8，在透明导电层8上镀P电极10，在N型半导体层上镀N电极11，然后通过剥离的方式去除有负胶的部分，得到P电极
10 和N电极11，最后通过等离子体增强化学气相淀积在N型半导体层的侧面、发光层4的侧面、P型半导体层5的侧面和透明导电层的侧面镀一层保护层，经过光刻获取保护层图形，去胶并清洗。

[0076] 综上，本发明提供的一种LED芯片结构及制作方法，至少实现了如下的有益效果：本申请将N电极内嵌于N型半导体轻掺杂层和N型半导体重掺杂层，采用这样的结构，使电流扩散从线变成面，降低电流向N电极边缘积聚的程度，此外，镂空部和凹槽共同形成的沟槽使第一凸起和第二凸起能够阻挡部分电流，减少电流积聚在P电极下方的同时能够减少P电极下方产生的热量，提高LED芯片的热稳定性能，同时，延长LED芯片的使用寿命。

[0077] 虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。