一种LPDDR基板设计方法、LPDDR基板和电子设备

摘要

本发明揭示了一种LPDDR基板设计方法、LPDDR基板和电子设备其中，一种LPDDR基板设计方法，包括：在LPDDR基板上确定芯片封装区；在芯片封装区两端的相邻区域分别设置有第一蚀刻区和第二蚀刻区，其中，第一蚀刻区和第二蚀刻区均用于设置第一电镀引线，第一电镀引线与LPDDR基板上的待电镀的电路网络电连接。本设计方法电镀引线蚀刻区域集中，后期检查方便，几乎没有残留引线线尾，很好地解决了传统基板设计造成的弊端，满足了LPDDR基板的性能要求和美观要求。

权利要求

1.一种LPDDR基板设计方法，其特征在于，包括：在LPDDR基板正面上确定芯片封装区；

在所述芯片封装区两端的相邻区域分别设置有第一蚀刻区和第二蚀刻区，其中，所述LPDDR基板正面的电镀引线仅设置于所述第一蚀刻区和所述 第二蚀刻区，所述电镀引线与所述LPDDR基板上的待电镀的电路网络电连接；

所述电镀引线在电镀后蚀刻，完全去除所述第一蚀刻区和所述第二蚀刻区内的所述电镀引线。

2.根据权利要求1所述的LPDDR基板设计方法，其特征在于，所述第一蚀刻区和所述第二蚀刻区的宽度均至少为0.26毫米。

3.根据权利要求2所述的LPDDR基板设计方法，其特征在于，所述第一蚀刻区和所述第二蚀刻区的宽度均为0.26毫米。

4.根据权利要求1至3任意一项所述的LPDDR基板设计方法，其特征在于，所述第一蚀刻区和所述第二蚀刻区的电镀引线被蚀刻后，所述第一蚀刻区和所述第二蚀刻区均用于金线键合。

5.根据权利要求1所述的LPDDR基板设计方法，其特征在于，所述芯片封装区位于所述LPDDR基板的中心区域。

6.根据权利要求1所述的LPDDR基板设计方法，其特征在于，所述待电镀的电路网络包括差分走线。

7.一种LPDDR基板，其特征在于，采用如权利要求1至6任意一项所述LPDDR基板设计方法设计而成，包括所述芯片封装区、所述第一蚀刻区和所述第二蚀刻区。

8.一种电子设备，其特征在于，包括权利要求7所述的LPDDR基板。

说明书

一种LPDDR基板设计方法、LPDDR基板和电子设备

技术领域

[0001] 本发明涉及到存储设备领域，特别是涉及到一种LPDDR基板设计方法、LPDDR基板和电子设备。

背景技术

[0002] 在PCB板上，铜用来互联基板上的元器件，尽管它是形成PCB导电路径板面图形的一种良好的导体材料，但如果长时间的暴露在空气中，也很容易由于氧化而失去光泽，由于
遭受腐蚀而失去焊接性。因此，使用电镀技术来保护铜印制线、导通孔和镀通孔。

[0003] 铜印制线需通过引线电镀，传统的引线设计在基板底面，由于要尽最大可能在晶圆芯片之外蚀刻，大量的电路需要引线到产品外面，走线复杂。如图1和2所示，图2中虚线框
部分均为蚀刻后的引线线尾。铜印制线的线尾都会形成天线，造成信号反射，影响信号传
输，并同时造成外观问题和电磁干扰问题。同时，铜印制线线尾的残留长短不一，直接影响
走线的质量，无法达到有效的差分等距要求，造成信号采样延迟问题。另外，如图3和图4所
示，传统引线设计会造成基板芯片封装区域被蚀刻。如果封装晶圆芯片的基板正面区域有
蚀刻，蚀刻会形成封闭的空气腔，受热后膨胀，造成晶圆芯片破裂，或者造成基板变形鼓包，
基板局部脱落或内凹。如果基板底面有蚀刻，塑封的下压力会造成基板局部变形，严重的会
造成晶圆芯片破裂，基板电路损坏。因此，如何解决LPDDR基板蚀刻后的引线残留问题，显得
十分必要。

发明内容

[0004] 本发明的主要目的为提供一种LPDDR基板设计方法，旨在解决LPDDR基板蚀刻后的引线残留问题。

[0005] 本发明提出一种LPDDR基板设计方法，包括：

[0006] 在LPDDR基板上确定芯片封装区；

[0007] 在芯片封装区两端的相邻区域分别设置有第一蚀刻区和第二蚀刻区，其中，第一蚀刻区和第二蚀刻区均用于设置第一电镀引线，第一电镀引线与LPDDR基板上的待电镀的
电路网络电连接。

[0008] 优选的，第一蚀刻区和第二蚀刻区的宽度均至少为0.26毫米。

[0009] 优选的，第一蚀刻区和第二蚀刻区的宽度均为0.26毫米。

[0010] 优选的，第一蚀刻区和第二蚀刻区的电镀引线被蚀刻后，第一蚀刻区和第二蚀刻区均用于金线键合。

[0011] 优选的，芯片封装区位于LPDDR基板的中心区域。

[0012] 优选的，待电镀的电路网络包括差分走线。

[0013] 优选的，本发明还提供一种LPDDR基板，包括上述芯片封装区、第一蚀刻区和第二蚀刻区。

[0014] 优选的，本发明还提供一种电子设备，包括上述的LPDDR基板。

[0015] 本发明的有益效果在于：本设计方法电镀引线蚀刻区域集中，后期检查方便，几乎没有残留引线线尾，很好地解决了传统基板设计造成的弊端，满足了LPDDR基板的性能要求
和美观要求。

附图说明

[0016] 图1为现有技术中LPDDR基板的电镀引线设计示意图；

[0017] 图2为现有技术中LPDDR基板的蚀刻后电镀引线残留的结构示意图；

[0018] 图3为现有技术中LPDDR封装结构示意图；

[0019] 图4为图3中的局部放大图；

[0020] 图5为本发明一种LPDDR基板设计方法的第一流程示意图；

[0021] 图6为采用本发明一种LPDDR基板设计方法的设计的LPDDR基板设计示意图；

[0022] 图7为采用本发明一种LPDDR基板设计方法的设计的LPDDR基板的正面的电镀引线的结构示意图；

[0023] 图8为采用本发明一种LPDDR基板设计方法的设计的LPDDR基板的反面的电镀引线的结构示意图；

[0024] 图9为采用本发明一种LPDDR基板设计方法的设计的LPDDR基板的蚀刻电镀引线后的正面结构示意图；

[0025] 图10为为采用本发明一种LPDDR基板设计方法的设计的LPDDR基板的蚀刻电镀引线后的背面结构示意图；

[0026] 图11为为采用本发明一种LPDDR基板设计方法的设计的LPDDR基板的蚀刻禁止区的正面结构示意图；

[0027] 图12为为采用本发明一种LPDDR基板设计方法的设计的LPDDR基板的蚀刻禁止区的背面结构示意图。

[0028] 标号说明：

[0029] 1、第一蚀刻区；2、第二蚀刻区；3、第一电镀引线；4、芯片封装区；5、第二电镀引线。

[0030] 本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

[0031] 应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0032] 参照图5，本发明提供一种LPDDR基板设计方法，包括：

[0033] S1：在LPDDR基板上确定芯片封装区4；

[0034] S2：在芯片封装区4两端的相邻区域分别设置有第一蚀刻区1和第二蚀刻区2，其中，第一蚀刻区1和第二蚀刻区2均用于设置第一电镀引线3，第一电镀引线3与LPDDR基板上
的待电镀的电路网络电连接。

[0035] 在本发明实施例中，PCB板基本设计流程如下：第一步是前期准备，包括准备元件库和原理图；第二步是PCB结构设计，根据已经确定的电路板尺寸和各项机械定位，在PCB设
计环境下绘制PCB版面，并按定位要求放置所需的接插件；第三步是PCB布局，在原理图上生
成网络表，之后在PCB图上导入网络表；第四步是布线，要求能满足电器性能，以及美观。本
发明的创新点在于布线。参照图6和7，在设计LPDDR基板时，首先在LPDDR基板上确定芯片封
装区4，用于封装晶圆芯片，其目的是避免芯片封装区4的基板被蚀刻，造成基板损毁或晶圆
芯片损毁。在芯片封装区4两端的相邻区域分别设置有第一蚀刻区1和第二蚀刻区2，其中，
第一蚀刻区1和第二蚀刻区2均用于设置电镀引线，电镀引线与LPDDR基板上的待电镀的电
路网络电连接，其目的是使得LPDDR上的各铜印制线一端与具备电路功能的锡球焊盘连接，
另一端集中在第一蚀刻区1或者第二蚀刻区2，使得基板制造厂商分别在第一蚀刻区1和第
二蚀刻区2设置一条第一电镀引线3，即可完成第一电镀引线3与LPDDR基板上的待电镀的电
路网络电连接。通过上述设计方法，不仅能通过最短的电镀引线将LPDDR基板上的待电镀的
电路网络连接在一起，而且电镀引线设计在LPDDR基板正面，简单直观，完美地避开所有
LPDDR基板上的蚀刻禁止区(如芯片封装区4)，如图11和图12所示。综上，本设计方法电镀引
线蚀刻区域集中，后期检查方便，几乎没有残留引线线尾，很好地解决了传统基板设计造成
的弊端，满足了LPDDR基板的性能要求和美观要求。

[0036] 为了更直观地呈现本方案的优异性，本说明书中通过文字和附图记载LPDDR基板的制造过程。

[0037] 首先，在LPDDR基板上印制电路图，经过一次蚀刻，在电路板上形成铜印制线(即电路网络)、第一蚀刻区1和第二蚀刻区2，如图6所示。接着，在LPDDR基板的第一蚀刻区1和第
二蚀刻区2分别设置一第一电镀引线3，各铜印制线的另一端分别集中在第一蚀刻区1或第
二蚀刻区2均与第一蚀刻区1或第二蚀刻区2的电镀引线连接，如图7所示。在LPDDR基板的背
面边缘，通过设置第二电镀引线5，将LPDDR基板的背面没有电路功能的孤立锡球位焊盘连
接起来，并通过LPDDR基板的背面边缘的电镀引线实现LPDDR基板上铜印制线和无电路功能
的孤立锡球位焊盘的电镀，如图8所示。本发明的电镀方式有很多种，所举例子仅是其中一
种，并不代表本发明的电镀方式仅限于此。完成电镀后，将LPDDR基板上的非蚀刻区贴膜，进
行二次蚀刻，去掉第一蚀刻区1、第二蚀刻区2和LPDDR基板背面边缘的多余电镀引线，如图9
和图10所示。由于孤立的锡球位焊盘主要用来焊接固定，没有电路功能，因此残留引线线尾
不会影响信号传输。

[0038] 在本发明其它实施例中，LPDDR基板上的第一蚀刻区1和第二蚀刻区2的宽度均至少为0.26毫米。优选的，第一蚀刻区1和第二蚀刻区2的宽度均为0.26毫米。该宽度符合
LPDDR基板对蚀刻间距的最低要求，在不影响LPDDR基板性能的前提下，提高了LPDDR基板上
的电路密度。

[0039] 在本发明其它实施例中，第一蚀刻区1和第二蚀刻区2的电镀引线被蚀刻后，第一蚀刻区1和第二蚀刻区2均用于金线键合，即用高纯金线把晶圆芯片的接口和基板的接口键
合。

[0040] 进一步地，芯片封装区4位于LPDDR基板的中心区域，其目的是使得LPDDR基板上的布线分布更均匀，达到电路基板性能更好，更美观的效果。

[0041] 进一步地，待电镀的电路网络包括差分走线。

[0042] 差分信号(Differential Signal)在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计。通俗地说，就是驱动端发送两个等值、反相的信
号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那
一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以
下三个方面：一是，抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干
扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模
噪声可以被完全抵消；二是能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对
外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少；三是时序定位
精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两
个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅
度信号的电路。

[0043] 进一步地，本发明还提供一种LPDDR基板，采用上述的LPDDR基板设计方法，包括了芯片封装区4、第一蚀刻区1和第二蚀刻区2。本方案的LPDDR基板正面的铜印制线不存在线
尾，LPDDR基板背面的部分线尾不形成天线，因此不会造成信号反射，影响信号传输，同时解
决了外观问题和电磁干扰问题，满足了有效的差分等距要求，解决了信号采样延迟的问题。

[0044] 进一步地，本发明还提供一种电子设备，包括上述的LPDDR基板。

[0045] 在本发明实施例中，电子设备包括但不限于智能手机和平板电脑，采用了上述的LPDDR基板，使得电子设备能高效运行。

[0046] 以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关
的技术领域，均同理包括在本发明的专利保护范围内。