一种交错型图腾柱功率因数校正电路的控制系统及方法

摘要

本发明公开了一种交错型图腾柱功率因数校正电路的控制系统及方法，针对交错型图腾柱无桥PFC电路，包含参考电压uref1(n)、uref2(n)和采样输入电压uG(n)进入PWM发生器，产生多路交错型图腾柱无桥PFC电路的PWM开关信号，并基于Zynq‑7000SoC(片上系统)的数字控制方法，从而能够集成MCU的灵活性与FPGA的处理能力，其中Sinc3抽取滤波器单元和PWM发生器单元通过FPGA逻辑实现，已实现数据电压电流采集和PWM波产生的并行运算。用基于双核ARM Cortex‑A9处理器系统(PS)实现控制算法，以实现复杂的控制算法，能够快速处理，实时性和可靠性增加。

权利要求

1.一种交错型图腾柱功率因数校正电路的控制系统，其特征在于：包括输入交流电压采样电路(1)、输入电流采样电路(2)、输入电感电路(3)、第一高频开关管半桥电路(4)、第二高频开关管半桥电路(5)、低频开关管半桥电路(6)、输出电压采样电路(7)、输出电容电路(8)和数字控制器(10)，

所述输入交流电压采样电路(1)、输入电流采样电路(2)通过ADC转换电路(9)与数字控制器(10)的信号输入端相连接，所述数字控制器(10)的信号输出端通过PWM驱动电路(11)分别与第一高频开关管半桥电路(4)、第二高频开关管半桥电路(5)、低频开关管半桥电路(6)相连接，所述输入电流采样电路(2)还通过输入电感电路(3)分别与第一高频开关管半桥电路(4)、第二高频开关管半桥电路(5)相连接，所述输出电容电路(8)并联在低频开关管半桥电路(6)的两端部，所述输出电容电路(8)的两端部通过输出电压采样电路(7)与数字控制器(10)的信号反馈端相连接，所述数字控制器(10)，包括Sinc3抽取滤波器单元(201)、PWM发生器单元(202)，所述Sinc3抽取滤波器单元(201)、PWM发生器单元(202)集成在所述的FPGA逻辑单元，还包括集成在所述的处理器单元内的QSG正交信号发生器单元(203)、dq变换器单元(204)、反dq变换器单元(205)、均流PI调节器单元(206)、q电流调节器单元(207)、d电流调节器单元(208)、输出电压调节器单元(209)、第一减法器单元(210)、第二减法器单元(211)、第三减法器单元(212)、第四减法器单元(213)、第五减法器单元(214)、第六加法器单元(215)、第七减法器单元(217)和PLL锁相器单元(216)，所述Sinc3抽取滤波器单元(201)通过PLL锁相器单元(216)与dq变换器单元(204)相连接，所述Sinc3抽取滤波器单元(201)还依次通过第七减法器单元(217)、第四减法器单元(213)与均流PI调节器单元(206)相连接，所述Sinc3抽取滤波器单元(201)还通过QSG正交信号发生器单元(203)与dq变换器单元(204)相连接，所述Sinc3抽取滤波器单元(201)还通过第三减法器单元(212)与输出电压调节器单元(209)相连接，所述dq变换器单元(204)通过第一减法器单元(210)与q电流调节器单元(207)相连接，所述dq变换器单元(204)还通过第二减法器单元(211)与d电流调节器单元(208)相连接，所述输出电压调节器单元(209)也通过第二减法器单元(211)与d电流调节器单元(208)相连接，

所述均流PI调节器单元(206)分别通过第五减法器单元(214)、第六加法器单元(215)与PWM发生器单元(202)相连接，所述q电流调节器单元(207)、d电流调节器单元(208)分别与反dq变换器单元(205)相连接，所述反dq变换器单元(205)通过第六加法器单元(215)与PWM发生器单元(202)相连接。

2.根据权利要求1所述的交错型图腾柱功率因数校正电路的控制系统，其特征在于：所述数字控制器(10)采Xlinx的Zynq-7000系列SoC芯片XC7Z020-1CLG400C，该芯片设置有

667MHz双核ARM Cortex-A9的处理器单元和Xilinx 7系列现场可编程门阵列逻辑器件的FPGA逻辑单元。

3.根据权利要求1所述的交错型图腾柱功率因数校正电路的控制系统，其特征在于：所述输入交流电压采样电路(1)、输出电压采样电路(7)均采用电阻分压电进行对应的电压采样；所述输入电流采样电路(2)采用高精密电流采样合金电阻进行交流电流采样；所述第一高频开关管半桥电路(4)、第二高频开关管半桥电路(5)、低频开关管半桥电路(6)均采用基于碳化硅MOSFET C3M0065090D的半桥电路构成。

4.根据权利要求1所述的交错型图腾柱功率因数校正电路的控制系统，其特征在于：所述ADC转换电路(9)采用delta-sigma ADC转换芯片AMC1204构成，所述PWM驱动电路(11)采用基于隔离驱动芯片UCC21520的电路构成。

5.根据权利要求1-4任一项所述的交错型图腾柱功率因数校正电路的控制系统的控制方法，其特征在于：包括以下步骤，

步骤(A)，进行数字控制器(10)的初始化，实现处理器单元和FPGA逻辑单元的初始参数加载；

步骤(B)，ADC转换电路(9)采集到的第一电感电流i1(n)和第二电感电流i2(n)、总电感电流iN(n)、输入交流电压uG(n)和输出电压udc(n)的比特流，并通过Sinc3抽取滤波器单元(201)得到第一电感电流i1(n)和第二电感电流i2(n)、总电感电流iN(n)、输入交流电压uG(n)和输出电压udc(n)的数值；

步骤(C)，将输入交流电压uG(n)输入PLL锁相器单元(216)，获得输入电压相位角θ(n)和输入电压频率w(n)；

步骤(D)，判断PLL锁相器单元(216)是否完成锁相，判断条件为PLL锁相器单元(216)计算所得输入电压频率w(n)是否在(0.99-1.01)100π之间，若是，进入步骤(E)；若不是，回到步骤(B)，再次采集；

步骤(E)，给定输出电压udc，ref通过第三减法器单元(212)减去采样输出电压udc(n)，其值进入输出电压调节器单元(209)，经调节后得到d轴的给定电流id，ref(n)；

步骤(F)，总电感电流iN(n)经过QSG正交信号发生器单元(203)得到在静止坐标系的电流iα(n)和iβ(n)；

步骤(G)，根据步骤(F)得到的静止坐标系的电流iα(n)、iβ(n)和步骤(C)获得输入电压相位角θ(n)，通过dq变换，得到在同步旋转坐标系下的正交电流信号id(n)和iq(n)；

步骤(H)，将第一电感电流i1(n)通过第七减法器单元(217)减去第二电感电流i2(n)，得到差电流Δi(n)，再和指令差电流Δiref(n)＝0，经过第四减法器单元(213)后通过均流PI调节器单元(206)得到补偿电压udiff(n)；

步骤(I)，根据步骤(G)得到的得到在同步旋转坐标系下的正交电流信号id(n)和步骤(E)得到的d轴的给定电流id，ref(n)经过第二减法器单元(211)，差值进入d电流调节器(208)后得到d轴控制电压Δud(n)，iq(n)和q轴的给定电流iq，ref(n)＝0进过第一减法器单元(210)，差值进入q电流调节器(207)后得到q轴控制电压Δuq(n)；

步骤(J)，得到的输入电压在同步旋转坐标系下的正交信号ud(n)、uq(n)和步骤(I)得到的d轴控制电压Δud(n)和q轴控制电压Δuq(n)，以及步骤(G)得到的在同步旋转坐标系下的正交电流信号id(n)和iq(n)进行解耦运算，得到反dq变换器单元(205)的输入电压ucd(n)和ucq(n)，其中：

ucd(n)＝ud(n)-Δud(n)+wLGiq(n)ucq(n)＝uq(n)-Δuq(n)-wLGiq(n)ucd(n)和ucq(n)经过反dq变换器单元(205)得到在静止坐标轴下的正交控制信号ucα(n)；

步骤(K)，根据步骤(J)得到的控制电压信号ucα(n)和步骤(H)得到的补偿电压udiff(n)、输出电压udc(n)，得到PWM发生器的参考电压，其中uref1(n)为第一高频开关管半桥电路(4)的参考电压，uref2(n)为第二高频开关管半桥电路(5)的参考电压，参考电压在一个采样周期内保持为：

uref1(n)＝(ucd(n)-udiff(n))/udc(n)uref2(n)＝(ucd(n)+udiff(n))/udc(n)步骤(L)，将得到的参考电压uref1(n)、uref2(n)和输入交流电压uG(n)进入PWM发生器单元(202)，实现对PWM驱动电路(11)的设置，从而实现控制第一高频开关管半桥电路(4)、第二高频开关管半桥电路(5)、低频开关管半桥电路(6)。

6.根据权利要求5所述的交错型图腾柱功率因数校正电路的控制系统的控制方法，其特征在于：步骤(C)，将输入交流电压uG(n)输入PLL锁相器单元(216)，获得输入电压相位角θ(n)和输入电压频率w(n)，具体过程为：采集相邻三个控制时刻n，n-1，n-2是的输入电压uG(n)，uG(n-1)，uG(n-2)，根据二阶广义积分器构造在静止坐标轴下的输入电压uG(n)的对应正交信号uα(n)和uβ(n)，uα(n)＝a1uα(n-1)+a2uα(n-2)+bα0uG(n)+bα2uG(n-2)uβ(n)＝a1uβ(n-1)+a2uβ(n-2)+bβ0uG(n)+bβ1uG(n-1)+bβ32uG(n-2)其中，

x＝2kwTs，y＝(wTs)2， Ts采样周期，根据在静止坐标轴下的正交信号uα(n)和uβ(n)进行dq变换，得到在同步旋转坐标系下的正交信号ud(n)和uq(n)，由于uq(n)正比于输入电压相位角差(θ(n)-θG(n))，因此，当uq(n)被调节为0时，则PLL锁相器(216)完成锁相，得到输入电压相位角θ(n)。

7.根据权利要求5所述的交错型图腾柱功率因数校正电路的控制系统的控制方法，其特征在于：步骤(F)，总电感电流iN(n)经过QSG正交信号发生器单元(203)得到在静止坐标系的电流iα(n)和iβ(n)，具体过程为：采集相邻三个控制时刻n，n-1，n-2是的输入电压iN(n)，iN(n-1)，iN(n-2)，根据二阶广义积分器(SOGI)构造在静止坐标轴下的电感电流iN(n)的对应正交信号iα(n)和iβ(n)：iα(n)＝a1iα(n-1)+a2iα(n-2)+bα0iN(n)+bα2iN(n-2)iβ(n)＝a1iβ(n-1)+a2iβ(n-2)+bβ0iN(n)+bβ1iN(n-1)+bβ2iN(n-2)其中

x＝2kwTs，y＝(wTs)2， Ts采样周期。

说明书

一种交错型图腾柱功率因数校正电路的控制系统及方法

技术领域

[0001] 本发明涉及变换器控制技术领域，具体涉及一种交错型图腾柱功率因数校正电路的控制系统及方法。

背景技术

[0002] 传统变换器内部的Boost型功率因数校正电路，由于存在二极管整流桥，电路在任意时刻，二极管整流桥中总是存在两个二极管同时导通，其导通损耗使变换器效率的效率
无法进一步提高，特别在低压大电流的场合，存在开关器件过热、无源器件如电感体积过
大、变换器功率密度下降等问题。为了解决上述的问题，无桥PFC电路取消了输入的二极管
整流桥，减少了功率器件的数量，有效地减少了电路损耗，提高了系统的效率。

[0003] 目前，采用交错并联技术，即多个相同的PFC模块电路(无桥PFC电路)并联工作且每个PFC模块电路的开关器件相互移相1/N个开关周期导通关断，可以使PFC模块电路减小
输入电流纹波，减小EMI滤波器体积，提高功率密度。

[0004] 采用模拟电路控制PFC模块电路的方法，外围电路复杂，硬件电路一旦设计完成，控制策略就不能改变，不利于系统调试。通过采用数字控制方法如使用DSP，MCU，FPGA等，可
大大简化硬件控制电路，提高控制精度，方便调试，实现各种复杂算法。

[0005] 现有的PFC模块电路常采用平均电流控制方法：外环为电压环，通过电压PI控制器保证输出电压为稳定的直流电压，电压PI控制器与输入交流电压信号通过乘法器得到电流
内环的给定信号，保证输入电流跟踪电流给定，从而实现输入的功率因数校正。

[0006] 但是，由于输入电流的给定信号和反馈信号均为正弦量，采用PI调节器不能实现无差跟随且对于周期干扰信号不能实现无差抗扰动，同时PI调节器的参数整定也比较复
杂。因此，如何可克服上述问题，是当前需要解决的问题。

发明内容

[0007] 本发明的目的是克服现有的PFC模块电路使用的数字控制方法，通过PI调节器不能实现无差跟随且对于周期干扰信号不能实现无差抗扰动，且参数整定比较复杂的问题。
本发明的交错型图腾柱功率因数校正电路的控制系统及方法，通过Sinc3抽取滤波器单元
和PWM发生器单元通过FPGA逻辑实现，已实现数据电压电流采集和PWM波产生的并行运算。
用基于双核ARM Cortex-A9处理器系统(PS)实现控制算法，以实现复杂的控制算法，能够快
速处理，实时性和可靠性增加，满足交错型图腾柱功率因数校正电路的控制复杂的设计，具
有良好的应用前景。

[0008] 为了达到上述目的，本发明所采用的技术方案是：

[0009] 一种交错型图腾柱功率因数校正电路的控制系统，包括输入交流电压采样电路、输入电流采样电路、输入电感电路、第一高频开关管半桥电路、第二高频开关管半桥电路、
低频开关管半桥电路、输出电压采样电路、输出电容电路和数字控制器，

[0010] 所述输入交流电压采样电路、输入电流采样电路通过ADC转换电路与数字控制器的信号输入端相连接，所述数字控制器的信号输出端通过PWM驱动电路分别与第一高频开
关管半桥电路、第二高频开关管半桥电路、低频开关管半桥电路相连接，所述输入电流采样
电路还通过输入电感电路分别与第一高频开关管半桥电路、第二高频开关管半桥电路相连
接，

[0011] 所述输出电容电路并联在低频开关管半桥电路的两端部，所述输出电容电路的两端部通过输出电压采样电路与数字控制器的信号反馈端相连接。

[0012] 前述的交错型图腾柱功率因数校正电路的控制系统，所述数字控制器采Xlinx的Zynq-7000系列SoC芯片XC7Z020-1CLG400C，该芯片设置有667MHz双核ARM Cortex-A9的处
理器单元和Xilinx 7系列现场可编程门阵列逻辑器件的FPGA逻辑单元。

[0013] 前述的交错型图腾柱功率因数校正电路的控制系统，所述输入交流电压采样电路、输出电压采样电路均采用电阻分压电进行对应的电压采样；所述输入电流采样电路采
用采用高精密电流采样合金电阻进行交流电流采样；所述第一高频开关管半桥电路、第二
高频开关管半桥电路、低频开关管半桥电路均采用基于碳化硅MOSFET C3M0065090D的半桥
电路构成。

[0014] 前述的交错型图腾柱功率因数校正电路的控制系统，所述ADC转换电路采用delta-sigmaADC转换芯片AMC1204构成，所述PWM驱动电路采用基于隔离驱动芯片UCC21520
的电路构成。

[0015] 前述的交错型图腾柱功率因数校正电路的控制系统，所述数字控制器，包括Sinc3抽取滤波器单元、PWM发生器单元，所述Sinc3抽取滤波器单元、PWM发生器单元集成在所述
的FPGA逻辑单元，

[0016] 还包括集成在所述的处理器单元内的QSG正交信号发生器单元、dq变换器单元、反dq变换器单元、均流PI调节器单元、q电流调节器单元、d电流调节器单元、输出电压调节器
单元、第一减法器单元、第二减法器单元、第三减法器单元、第四减法器单元、第五减法器单
元、第六加法器单元、第七减法器单元、第八减法器单元和PLL锁相器单元，

[0017] 所述Sinc3抽取滤波器单元通过PLL锁相器单元与dq变换器单元相连接，所述Sinc3抽取滤波器单元还依次通过第七减法器单元、第四减法器单元213与均流PI调节器单
元相连接，所述Sinc3抽取滤波器单元还通过QSG正交信号发生器单元与dq变换器单元相连
接，所述Sinc3抽取滤波器单元还通过第三减法器单元212与输出电压调节器单元209相连
接，

[0018] 所述dq变换器单元通过第一减法器单元与q电流调节器单元相连接，所述dq变换器单元还通过第二减法器单元与d电流调节器单元相连接，所述输出电压调节器单元也通
过第二减法器单元与d电流调节器单元相连接，

[0019] 所述均流PI调节器单元分别通过第五减法器单元、第六加法器单元与PWM发生器单元相连接，所述q电流调节器单元、d电流调节器单元分别与反dq变换器单元相连接，所述
反dq变换器单元通过第六加法器单元与PWM发生器单元相连接。

[0020] 一种交错型图腾柱功率因数校正电路的控制系统的控制方法，包括以下步骤，

[0021] 步骤(A)，进行数字控制器的初始化，实现处理器单元和FPGA逻辑单元的初始参数加载；

[0022] 步骤(B)，ADC转换电路采集到的第一电感电流i1(n)和第二电感电流i2(n)、总电感电流iN(n)、输入交流电压uG(n)和输出电压udc(n)的比特流，并通过Sinc3抽取滤波器单元
得到第一电感电流i1(n)和第二电感电流i2(n)、总电感电流iN(n)、输入交流电压uG(n)和输
出电压udc(n)的数值；

[0023] 步骤(C)，将输入交流电压uG(n)输入PLL锁相器单元，获得输入电压相位角θ(n)和输入电压频率w(n)；

[0024] 步骤(D)，判断PLL锁相器单元是否完成锁相，判断条件为PLL锁相器单元计算所得输入电压频率w(n)是否在[0.99-1.01100π]之间，若是，进入步骤(E)；若不是，回到步骤
(B)，再次采集；

[0025] 步骤(E)，给定输出电压udc，ref通过第七减法器单元减去采样输出电压udc(n)，其值进入输出电压调节器单元，经调节后得到d轴的给定电流id，ref(n)；

[0026] 步骤(F)，总电感电流iN(n)经过QSG正交信号发生器单元203得到在静止坐标系的电流iα(n)和iβ(n)；

[0027] 步骤(G)，根据步骤(F)得到的静止坐标系的电流iα(n)、iβ(n)和步骤(C)获得输入电压相位角θ(n)，通过dq变换，得到在同步旋转坐标系下的正交电流信号id(n)和iq(n)；

[0028] 步骤(H)，将第一电感电流i1(n)通过第八减法器单元减去第二电感电流i2(n)，得到差电流Δi(n)，再和指令差电流Δiref(n)＝0，经过第四减法器单元后通过均流PI调节器
单元得到补偿电压udiff(n)；

[0029] 步骤(I)，根据步骤(G)得到的得到在同步旋转坐标系下的正交电流信号id(n)和步骤E得到的d轴的给定电流id，ref(n)经过第二减法器单元，差值进入d电流调节器后得到d
轴控制电压Δud(n)，iq(n)和q轴的给定电流iq，ref(n)＝0进过第一减法器单元，差值进入q
电流调节器后得到q轴控制电压Δuq(n)；

[0030] 步骤(J)，得到的输入电压在同步旋转坐标系下的正交信号ud(n)、uq(n)和步骤(I)得到的d轴控制电压Δud(n)和q轴控制电压Δuq(n)，以及步骤(G)得到的在同步旋转坐标系
下的正交电流信号id(n)和iq(n)进行解耦运算，得到反dq变换器单元的输入电压ucd(n)和
ucq(n)，其中：

[0031] ucd(n)＝ud(n)-Δud(n)+wLGiq(n)

[0032] ucq(n)＝uq(n)-Δuq(n)-wLGiq(n)

[0033] ucd(n)和ucq(n)经过dq变换器单元得到在静止坐标轴下的正交控制信号ucα(n)；

[0034] 步骤(K)，根据步骤(J)得到的控制电压信号ucα(n)和步骤(H)得到的补偿电压udiff(n)、输出电压udc(n)，得到PWM发生器的参考电压，其中uref1(n)为第一高频开关管半桥电路
的参考电压，uref2(n)为第二高频开关管半桥电路的参考电压，参考电压在一个采样周期内
保持为：

[0035] uref1(n)＝ucd(n)-udiff(n)/udc(n)

[0036] uref2(n)＝ucd(n)+udiff(n)/udc(n)

[0037] 步骤(L)，将得到的参考电压uref1(n)、uref2(n)和输入交流电压uG(n)进入PWM发生器单元，实现对PWM驱动电路的设置，从而实现控制第一高频开关管半桥电路、第二高频开
关管半桥电路、低频开关管半桥电路。

[0038] 前述的交错型图腾柱功率因数校正电路的控制系统的控制方法，步骤(C)，将输入交流电压uG(n)输入PLL锁相器单元，获得输入电压相位角θ(n)和输入电压频率w(n)，具体
过程为：

[0039] 采集相邻三个控制时刻n，n-1，n-2是的输入电压uG(n)，uG(n-1)，uG(n-2)，根据二阶广义积分器构造在静止坐标轴下的输入电压uG(n)的对应正交信号uα(n)和uβ(n)，

[0040] uα(n)＝a1uα(n-1)+a2uα(n-2)+bα0ug(n)+bα2ug(n-2)

[0041] uβ(n)＝a1uβ(n-1)+a2uβ(n-2)+bβ0ug(n)+bβ1ug(n-1)+bβ2ug(n-2)

[0042] 其中，

[0043] x＝2kwTs，y＝(wTs)2， Ts采样周期，根据在静止坐标轴下的正交信号uα(n)和uβ(n)进行dq变换，得到在同步旋转坐标系下的正交信号ud(n)和uq(n)，
由于uq(n)正比于输入电压相位角差θ(n)-θG(n)，因此，当uq(n)通过PI调节器单元被调节为
0时，则PLL锁相器完成锁相，得到输入电压相位角θ(n)。

[0044] 前述的交错型图腾柱功率因数校正电路的控制系统的控制方法，步骤(F)，总电感电流iN(n)经过QSG正交信号发生器单元得到在静止坐标系的电流iα(n)和iβ(n)，具体过程
为：

[0045] 采集相邻三个控制时刻n，n-1，n-2是的输入电压iN(n)，iN(n-1)，iN(n-2)，根据二阶广义积分器SOGI构造在静止坐标轴下的电感电流iN(n)的对应正交信号iα(n)和iβ(n):

[0046] iα(n)＝a1iα(n-1)+a2iα(n-2)+bα0iN(n)+bα2iN(n-2)

[0047] iβ(n)＝a1iβ(n-1)+a2iβ(n-2)+bβ0iN(n)+bβ1iN(n-1)+bβ2iN(n-2)

[0048] 其中

[0049] x＝2kwTs，y＝(wTs)2， Ts采样周期。

[0050] 本发明的有益效果是：本发明的交错型图腾柱功率因数校正电路的控制系统及方法，针对交错型图腾柱无桥PFC电路，提出了一种基于FPGA逻辑的PWM发生器，包含参考电压
uref1(n)、uref2(n)和采样输入电压uG(n)进入PWM发生器，产生多路交错型图腾柱无桥PFC电
路的PWM开关信号，并基于Zynq-7000SoC(片上系统)的数字控制方法，从而能够集成MCU的
灵活性与FPGA的处理能力，其中Sinc3抽取滤波器单元和PWM发生器单元通过FPGA逻辑实
现，已实现数据电压电流采集和PWM波产生的并行运算。用基于双核ARM Cortex-A9处理器
系统(PS)实现控制算法，以实现复杂的控制算法，能够快速处理，实时性和可靠性增加，满
足交错型图腾柱功率因数校正电路的控制复杂的设计，具有良好的应用前景。

附图说明

[0051] 图1是本发明的交错型图腾柱功率因数校正电路的控制系统的系统框图；

[0052] 图2是本发明的数字控制器的系统框图；

[0053] 图3是本发明的交错型图腾柱功率因数校正电路的控制方法的流程图；

[0054] 图4是本发明的Sinc3抽取滤波器单元的逻辑示意图；

[0055] 图5是本发明的基于广义二阶积分(SOGI)的锁相环结构的示意图；

[0056] 图6是本发明的PWM三角波产生方法及比较的逻辑示意图；

[0057] 图7是本发明的PWM发生器单元的开关控制比较逻辑表；

[0058] 图8是本发明的PWM发生器单元的结构框图。

[0059] 附图中标记的含义如下：

[0060] 1：输入交流电压采样电；2：输入电流采样电路；201：Sinc3抽取滤波器单元；202：PWM发生器单元；203：QSG正交信号发生器单元；204：dq变换器单元；205：反dq变换器单元；
206：均流PI调节器单元；207：q电流调节器单元；208：d电流调节器单元；209：输出电压调节
器单元；210：第一减法器单元；211：第二减法器单元；212：第三减法器单元；213：第四减法
器单元；214：第五减法器单元；215：第六加法器单元；216：PLL锁相器单元；217：第七减法
器；3：输入电感电路；4：第一高频开关管半桥电路；5：第二高频开关管半桥电路；6：低频开
关管半桥电路；7：输出电压采样电路；8：输出电容电路；9：ADC转换电路；10：数字控制器；
11：PWM驱动电路。

具体实施方式

[0061] 下面将结合说明书附图，对本发明作进一步的说明。

[0062] 如图1所示，本发明的交错型图腾柱功率因数校正电路的控制系统，包括输入交流电压采样电路1、输入电流采样电路2、输入电感电路3、第一高频开关管半桥电路4、第二高
频开关管半桥电路5、低频开关管半桥电路6、输出电压采样电路7、输出电容电路8和数字控
制器10，

[0063] 所述输入交流电压采样电路1、输入电流采样电路2通过ADC转换电路9与数字控制器10的信号输入端相连接，所述数字控制器10的信号输出端通过PWM驱动电路11分别与第
一高频开关管半桥电路4、第二高频开关管半桥电路5、低频开关管半桥电路6相连接，所述
输入电流采样电路2还通过输入电感电路3分别与第一高频开关管半桥电路4、第二高频开
关管半桥电路5相连接，

[0064] 所述输出电容电路8并联在低频开关管半桥电路6的两端部，所述输出电容电路8的两端部通过输出电压采样电路7与数字控制器10的信号反馈端相连接。

[0065] 优选的，所述数字控制器10采Xlinx的Zynq-7000系列SoC芯片XC7Z020-1CLG400C，该芯片设置有667MHz双核ARM Cortex-A9的处理器单元和Xilinx 7系列现场可编程门阵列
逻辑器件的FPGA逻辑单元，基于Zynq-7000 SoC(片上系统)的数字控制方法，从而能够集成
MCU的灵活性与FPGA的处理能力。其中Sinc3抽取滤波器和PWM发生器通过FPGA逻辑实现，已
实现数据电压电流采集和PWM波产生的并行运算。用基于双核ARM Cortex-A9处理器系统
(PS)实现控制算法，以实现复杂的控制算法。

[0066] 所述输入交流电压采样电路1、输出电压采样电路7均采用电阻分压电进行对应的电压采样；所述输入电流采样电路2采用采用高精密电流采样合金电阻进行交流电流采样；
所述第一高频开关管半桥电路4、第二高频开关管半桥电路5、低频开关管半桥电路6均采用
基于碳化硅MOSFET C3M0065090D的半桥电路构成，所述ADC转换电路9采用delta-sigma 
ADC转换器AMC1204构成，所述PWM驱动电路11采用基于隔离驱动芯片UCC21520的电路构成。

[0067] 如图2所示，所述数字控制器10，包括Sinc3抽取滤波器单元201、PWM发生器单元202，所述Sinc3抽取滤波器单元201、PWM发生器单元202集成在所述的FPGA逻辑单元，

[0068] 还包括集成在所述的处理器单元内的QSG正交信号发生器单元203、dq变换器单元204、反dq变换器单元205、均流PI调节器单元206、q电流调节器单元207、d电流调节器单元
208、输出电压调节器单元209、第一减法器单元210、第二减法器单元211、第三减法器单元
212、第四减法器单元213、第五减法器单元214、第六加法器单元215、第七减法器单元217和
PLL锁相器单元216，

[0069] 所述Sinc3抽取滤波器单元201通过PLL锁相器单元216与dq变换器单元204相连接，所述Sinc3抽取滤波器单元201还依次通过第七减法器单元217、第四减法器单元213与
均流PI调节器单元206相连接，所述Sinc3抽取滤波器单元201还通过QSG正交信号发生器单
元203与dq变换器单元204相连接，所述Sinc3抽取滤波器单元201还通过第三减法器单元
212与输出电压调节器单元209相连接，

[0070] 所述dq变换器单元204通过第一减法器单元210与q电流调节器单元207相连接，所述dq变换器单元204还通过第二减法器单元211与d电流调节器单元208相连接，所述输出电
压调节器单元209也通过第二减法器单元211与d电流调节器单元208相连接，

[0071] 所述均流PI调节器单元206分别通过第五减法器单元214、第六加法器单元215与PWM发生器单元202相连接，所述q电流调节器单元207、d电流调节器单元208分别与反dq变
换器单元205相连接，所述反dq变换器单元205通过第六加法器单元215与PWM发生器单元
202相连接。

[0072] 本发明的Sinc3抽取滤波器单元201和PWM发生器单元202通过FPGA逻辑实现，已实现数据电压电流采集和PWM波产生的并行运算。用基于双核ARM Cortex-A9处理器系统(PS)
实现控制算法，以实现复杂的控制算法，提出了针对单相无桥图腾柱PFC电路的在同步旋转
坐标系下瞬时控制方法，即通过增加虚拟正弦信号使单相正弦电压和正弦电流在旋转坐标
系下变换为直流信号，然后在dq坐标系对直流电流信号利用PI调节器控制，实现直流给定
信号的无静差控制。相对于传统的PFC电路平均电流控制方法，即通过PI调节器直接对交流
正弦信号进行控制，具有控制参数整定简单、鲁棒性强、稳态精度高、动态响应速度快、抗扰
动能力强等优点。

[0073] 如附图1和附图2可见，本发明的采用XC7Z020-1CLG400C的数字控制器用于：将通过ADC转换电路9采集到的第一电感电流i1(n)和第二电感电流i2(n)和总电感电流iN(n)以
及输入交流电压uG(n)以及输出电压udc(n)的比特流送入Sinc3抽取滤波器单元201，得到第
一电感电流i1(n)和第二电感电流i2(n)和总电感电流iN(n)以及输入交流电压uG(n)以及输
出电压udc(n)，输入交流电压uG(n)送入PLL锁相器单元216，得到输入电压相位角θ(n)，PLL
锁相器单元216完成锁相，输出电压udc(n)与输出电压指令值udcref通过第三减法器单元212
后通过输出电压调节器单元209得到指令d轴电流idref(n)，总电感电流iN(n)经过QSG正交信
号发生器单元203得到在静止坐标系的的电流iα(n)和iβ(n)，经过dq变换器单元204后得到
同步旋转坐标系的电流id(n)和iq(n)，电流id(n)和指令d轴电流idref(n)经过第二减法器
211后输入进d电流调节器单元208，电流iq(n)和指令q轴电流iqref(n)＝0经过第一减法器单
元210后输入进q电流调节器单元207，q电流调节器单元207和d电流调节器单元208的输出
经过反dq变换器单元205后得到静止坐标系的的控制电压ucα(n)，第一电感电流i1(n)和第
二电感电流i2(n)，经过第七减法器单元217后得到差电流Δi(n)，再和指令差电流Δiref
(n)＝0经过第四减法器单元213后通过均流PI调节器单元206得到补偿电压udiff(n)，然后
和控制电压uα(n)经过第五减法器单元214，第六加法器单元215后一起进入PWM发生器单元
202，得到6路给第一高频开关管半桥电路4、第二高频开关管半桥电路5、低频开关管半桥电
路6的PWM开关信号，PWM开关信号经过PWM驱动电路11后驱动PFC功率电路，如图4所示Sinc3
抽取滤波器单元201的逻辑示意图。

[0074] 根据上述的交错型图腾柱功率因数校正电路的控制系统的控制方法，如图3所示，包括以下步骤，

[0075] 步骤(A)，进行数字控制器10的初始化，实现处理器单元和FPGA逻辑单元的初始参数加载；

[0076] 步骤(B)，ADC转换电路9采集到的第一电感电流i1(n)和第二电感电流i2(n)、总电感电流iN(n)、输入交流电压uG(n)和输出电压udc(n)的比特流，并通过Sinc3抽取滤波器单
元201得到第一电感电流i1(n)和第二电感电流i2(n)、总电感电流iN(n)、输入交流电压uG
(n)和输出电压udc(n)的数值；

[0077] 步骤(C)，将输入交流电压uG(n)输入PLL锁相器单元216，获得输入电压相位角θ(n)和输入电压频率w(n)，如图5所示，具体过程为：

[0078] 采集相邻三个控制时刻n，n-1，n-2是的输入电压uG(n)，uG(n-1)，uG(n-2)，根据二阶广义积分器构造在静止坐标轴下的输入电压uG(n)的对应正交信号uα(n)和uβ(n)，

[0079] uα(n)＝a1uα(n-1)+a2uα(n-2)+bα0ug(n)+bα2ug(n-2)

[0080] uβ(n)＝a1uβ(n-1)+a2uβ(n-2)+bβ0ug(n)+bβ1ug(n-1)+bβ2ug(n-2)

[0081] 其中，

[0082] x＝2kwTs，y＝(wTs)2， Ts采样周期，根据在静止坐标轴下的正交信号uα(n)和uβ(n)进行dq变换，得到在同步旋转坐标系下的正交信号ud(n)和uq(n)，
由于uq(n)正比于输入电压相位角差θ(n)-θG(n)，因此，当uq(n)通过PI调节器单元206被调
节为0时，则PLL锁相器216完成锁相，得到输入电压相位角θ(n)；

[0083] 步骤(D)，判断PLL锁相器单元216是否完成锁相，判断条件为PLL锁相器单元216计算所得输入电压频率w(n)是否在0.99-1.01100π之间，若是，进入步骤(E)；若不是，回到步
骤(B)，再次采集；

[0084] 步骤(E)，给定输出电压udc,ref通过第七减法器单元217减去采样输出电压udc(n)，其值进入输出电压调节器单元209，经调节后得到d轴的给定电流id,ref(n)；

[0085] 步骤(F)，总电感电流iN(n)经过QSG正交信号发生器单元203得到在静止坐标系的电流iα(n)和iβ(n)，如图5所示，具体过程为：

[0086] 采集相邻三个控制时刻n，n-1，n-2是的输入电压iN(n)，iN(n-1)，iN(n-2)，根据二阶广义积分器SOGI构造在静止坐标轴下的电感电流iN(n)的对应正交信号iα(n)和iβ(n)，

[0087] iα(n)＝a1iα(n-1)+a2iα(n-2)+bα0iN(n)+bα2iN(n-2)

[0088] iβ(n)＝a1iβ(n-1)+a2iβ(n-2)+bβ0iN(n)+bβ1iN(n-1)+bβ2iN(n-2)

[0089] 其中

[0090] x＝2kwTs，y＝(wTs)2， Ts采样周期；

[0091] 步骤(G)，步骤F得到的静止坐标系的电流iα(n)、iβ(n)和步骤(C)获得输入电压相位角θ(n)，通过dq变换，得到在同步旋转坐标系下的正交电流信号id(n)和iq(n)；

[0092] 步骤(H)，将第一电感电流i1(n)通过第第七减法器单元217减去第二电感电流i2(n)，得到差电流Δi(n)，再和指令差电流Δiref(n)＝0，经过第四减法器单元213后通过均
流PI调节器单元206得到补偿电压udiff(n)；

[0093] 步骤(I)，根据步骤(G)得到的得到在同步旋转坐标系下的正交电流信号id(n)和步骤(E)得到的d轴的给定电流id,ref(n)经过第二减法器单元211，差值进入d电流调节器208
后得到d轴控制电压Δud(n)，iq(n)和q轴的给定电流iq,ref(n)＝0进过第一减法器单元210，
差值进入q电流调节器207后得到q轴控制电压Δuq(n)；

[0094] 步骤(J)，得到的输入电压在同步旋转坐标系下的正交信号ud(n)、uq(n)和步骤(I)得到的d轴控制电压Δud(n)和q轴控制电压Δuq(n)，以及步骤(G)得到的在同步旋转坐标系
下的正交电流信号id(n)和iq(n)进行解耦运算，得到反dq变换器单元205的输入电压ucd(n)
和ucq(n)，其中：

[0095] ucd(n)＝ud(n)-Δud(n)+wLGiq(n)

[0096] ucq(n)＝uq(n)-Δuq(n)-wLGiq(n)

[0097] ucd(n)和uca(n)经过dq变换器单元205得到在静止坐标轴下的正交控制信号ucα(n)；

[0098] 步骤(K)：根据步骤(J)得到的控制电压信号ucα(n)和步骤(H)得到的补偿电压udiff(n)、输出电压udc(n)，得到PWM发生器的参考电压，其中uref1(n)为第一高频开关管半桥电路
4的参考电压，uref2(n)为第二高频开关管半桥电路5的参考电压，参考电压在一个采样周期
内保持为：

[0099] uref1(n)＝ucd(n)-udiff(n)/udc(n)

[0100] uref2(n)＝ucd(n)+udiff(n)/udc(n)

[0101] 步骤(L)，将得到的参考电压uref1(n)、uref2(n)和输入交流电压uG(n)进入PWM发生器单元202，实现对PWM驱动电路11的设置，从而实现控制第一高频开关管半桥电路4、第二
高频开关管半桥电路5、低频开关管半桥电路6，PWM发生器单元202方法如附图4-图8所示，
PWM发生器单元202采用verilogHDL编写，包含三角波发生模块，逻辑比较模块，死区时间设
置模块，其中，三角波发生模块通过计数器产生uc11、uc12、uc21、uc22四个三角波信号，uc21超前
uc11为半个周期Ts/2，uc22超前uc12为半个周期Ts/2。逻辑比较模块具体实施方式为：对于半桥
电路HN，输入电压uG(n)大于0时，对SN+产生关闭信号，对SN-产生开通信号。输入电压uG(n)小
于0时，对SN+产生开通信号，对SN-产生关闭信号。对于半桥电路HP1，输入电压uG(n)大于0时，
三角波信号uc11(n)有效，参考电压uref1(n)大于uc11(n)时，对SP1+产生开通信号，对SP1-产生
关闭信号。uref1(n)小于uc11(n)时，输入电压uG(n)小于0时，对SP1+产生关闭信号，对SP1-产生
开通信号。输入电压uG(n)小于0时，三角波信号uc12(n)有效，参考电压uref1(n)大于uc12(n)
时，对SP1+产生开通信号，对SP1-产生关闭信号。uref1(n)小于uc12(n)时，输入电压uG(n)小于0
时，，对SP1+产生关闭信号，对SP1-产生开通信号。对于半桥电路HP2，输入电压uG(n)大于0时，
三角波信号uc21(n)有效，参考电压uref2(n)大于uc21(n)时，对SP2+产生开通信号，对SP2-产生
关闭信号。uref2(n)小于uc21(n)时，输入电压uG(n)小于0时，对SP2+产生关闭信号，对SP2-产生
开通信号。输入电压uG(n)小于0时，三角波信号uc22(n)有效，参考电压uref2(n)大于uc22(n)
时，对SP2+产生开通信号，对SP2-产生关闭信号。uref2(n)小于uc22(n)时，输入电压uG(n)小于0
时，，对SP2+产生关闭信号，对SP2-产生开通信号。死区时间设置模块实施过程为：六路开关信
号每一路信号都通过一个2位移位寄存器存储，当在2位移位寄存器中检测到上升沿时，即
此时对应为开通信号，则此信号将延迟死区时间后再变为高有效信号输出。

[0102] 综上所述，本发明的交错型图腾柱功率因数校正电路的控制系统及方法，针对交错型图腾柱无桥PFC电路，提出了一种基于FPGA逻辑的PWM发生器，包含参考电压uref1(n)、
uref2(n)和采样输入电压uG(n)进入PWM发生器，产生多路交错型图腾柱无桥PFC电路的PWM开
关信号，并基于Zynq-7000 SoC(片上系统)的数字控制方法，从而能够集成MCU的灵活性与
FPGA的处理能力，其中Sinc3抽取滤波器单元和PWM发生器单元通过FPGA逻辑实现，已实现
数据电压电流采集和PWM波产生的并行运算。用基于双核ARM Cortex-A9处理器系统(PS)实
现控制算法，以实现复杂的控制算法，能够快速处理，实时性和可靠性增加，满足交错型图
腾柱功率因数校正电路的控制复杂的设计，具有良好的应用前景。

[0103] 以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原
理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进
都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界
定。