半导体器件及其制造方法

摘要

本申请涉及半导体器件及其制造方法。半导体器件的可靠性得到提高。制造半导体器件的方法具有在导线键合步骤之前执行等离子体处理的步骤，并且在等离子体处理步骤之后焊盘的表面粗糙度等于或小于3.3纳米。

权利要求

1.一种制造半导体器件的方法，包括以下步骤：(a)对其上具有焊盘的半导体芯片执行等离子体清洁；以及(b)在步骤(a)之后，将导线与所述焊盘电连接，其中在所述步骤(a)之后，所述焊盘的表面粗糙度等于或小于3.3纳米。

2.根据权利要求1所述的方法，其中通过调节所述步骤(a)中的所述等离子体清洁的条件来形成具有所述表面粗糙度的所述焊盘。

3.根据权利要求2所述的方法，其中所述等离子体清洁的所述条件是高频功率。

4.根据权利要求2所述的方法，其中所述等离子体清洁的所述条件是放电压力。

5.根据权利要求2所述的方法，其中所述等离子体清洁的所述条件是处理时间。

6.根据权利要求1所述的方法，

其中所述焊盘以铝为主要成分构成，以及其中所述导线以金为主要成分构成。

7.根据权利要求1所述的方法，其中所述步骤(b)具有以下步骤(b1)-(b3)：(b1)在所述导线的末端部分处形成球；

(b2)使得所述球与所述焊盘接触；以及(b3)对所述球施加负荷和超声波振动。

8.根据权利要求7所述的方法，其中步骤(b3)具有以下步骤(b3-1)至(b3-5)：(b3-1)对所述球施加第一输出功率的第一超声波振动和第一负荷；

(b3-2)在保持所述第一输出功率的同时增加所述第一负荷；

(b3-3)在增加所述第一负荷的同时，向所述球施加大于所述第一输出功率的第二输出功率的第二超声波振动；

(b3-4)在增加所述第一负荷的同时，将大于所述第一输出功率、且小于所述第二输出功率的第三输出功率的第三超声波振动施加到所述球；以及(b3-5)在保持所述步骤(b3-4)中增加的所述第一负荷作为第二负荷的同时，进一步对所述球施加所述第三超声波振动。

9.根据权利要求8所述的方法，其中所述步骤(b3-5)的处理时间是所述步骤(b3)中的最长时间。

10.一种制造半导体器件的方法，包括以下步骤：(a)对其上具有焊盘的半导体芯片执行等离子体清洁；以及(b)在所述步骤(a)之后，将导线与所述焊盘电连接，其中在执行所述步骤(b)之前，在所述焊盘的表面上形成厚度等于或小于3.3纳米的氧化物膜。

11.根据权利要求10所述的方法，其中通过调节所述步骤(a)中的所述等离子体清洁的条件来形成具有所述厚度的氧化物膜。

12.根据权利要求11所述的方法，其中所述等离子体清洁的所述条件是高频功率。

13.根据权利要求11所述的方法，其中所述等离子体清洁的所述条件是放电压力。

14.根据权利要求11所述的方法，其中所述等离子体清洁的所述条件是处理时间。

15.根据权利要求10所述的方法，其中所述焊盘以铝为主要成分构成，以及其中所述导线以金为主要成分构成。

16.根据权利要求10所述的方法，其中所述步骤(b)具有以下步骤(b1)-(b3)：(b1)在所述导线的末端部分形成球；

(b2)使得所述球与所述焊盘接触；以及(b3)对所述球施加负荷和超声波振动。

17.根据权利要求16所述的方法，其中所述步骤(b3)具有以下步骤(b3-1)-(b3-5)：(b3-1)对所述球施加第一输出功率的第一超声波振动和第一负荷；

(b3-2)在保持所述第一输出功率的同时增加所述第一负荷；

(b3-3)在增加所述第一负荷的同时，向所述球施加大于所述第一输出功率的第二输出功率的第二超声波振动；

(b3-4)在增加所述第一负荷的同时，将大于所述第一输出功率、且小于所述第二输出功率的第三输出功率的第三超声波振动施加到所述球；以及(b3-5)在保持所述步骤(b3-4)中增加的所述第一负荷作为第二负荷的同时，进一步对所述球施加所述第三超声波振动。

18.根据权利要求17所述的方法，其中所述步骤(b3-5)的处理时间是所述步骤(b3)中的最长时间。

19.一种半导体器件，包括：

其上具有焊盘的半导体芯片(a)；和与所述焊盘电连接的导线，

其中所述焊盘的表面粗糙度等于或小于3.3纳米。

20.根据权利要求10所述的方法，其中所述焊盘以铝为主要成分构成，以及其中所述导线以金为主要成分构成。

说明书

半导体器件及其制造方法

[0001] 相关申请的交叉引用

[0002] 这里通过参考并入2018年12月5日提交的日本专利申请No.2018-227953的全部公开内容，包括说明书、附图和摘要。

技术领域

[0003] 本发明涉及半导体器件及其制造方法，例如，本发明涉及具有导线的半导体器件和对于该半导体器件的制造技术有用的技术。

背景技术

[0004] 日本专利申请公开No.2000-340596描述了一种在导线键合步骤之前具有等离子体清洁步骤的技术。

发明内容

[0005] 例如，在具有引线的半导体器件中，为了抑制污染物，该污染物是降低连接引线和导线的可靠性的因素，可以在导线键合步骤之前使引线的表面经受等离子体处理以清洁引线的表面。

[0006] 然而，本发明人最新发现，被执行用于清洁引线表面的等离子体处理对于形成在半导体芯片表面上的导线和焊盘之间的键合强度产生不利影响。因此，需要一种即使在导线键合步骤之前执行等离子体处理也不会降低焊盘与导线之间的键合强度的器件。

[0007] 其他目的和新颖特征从本说明书的描述和附图中将变得显而易见。

[0008] 一个实施例中的半导体器件的制造方法具有在导线键合步骤之前执行等离子体处理的步骤，并且在等离子体处理步骤之后焊盘的表面粗糙度等于或小于3.3。

[0009] 根据一个实施例，可以提高半导体器件的可靠性。

附图说明

[0010] 图1是从QFP型半导体器件的上表面看到的平面图。

[0011] 图2是沿着图1中的A-A线截取的截面图。

[0012] 图3示出了半导体芯片的布局配置。

[0013] 图4是示出在半导体芯片中形成集成电路之后制造QFP型半导体器件的工艺流程的流程图。

[0014] 图5是示出导线键合工艺的流程的流程图。

[0015] 图6是示出通过第一键合将焊盘和球彼此键合的状态的示意图。

[0016] 图7A至图7C是示意性地示出当高频功率大时的等离子体处理的图。

[0017] 图8A至图8C是示意性地示出当高频功率小时的等离子体处理的图。

[0018] 图9是示出当改变等离子体处理中的高频功率和放电压力时在焊盘的表面上形成的氧化物膜的相对膜厚度的表。

[0019] 图10是示出当改变等离子体处理中的高频功率和放电压力时在焊盘和球之间的合金化率的图。

[0020] 图11是示出在包括高频功率和处理时间的等离子体条件与焊盘和球之间的合金化率之间的关系的图。

[0021] 图12是示出在包括高频功率和处理时间的等离子体条件与焊盘的表面上形成的氧化物膜的膜厚度之间的关系的图。

[0022] 图13是示出在内部引线和导线之间的抗张强度与等离子体条件之间的关系的图。

[0023] 图14A是施加到球的负荷的分布的示意图。

[0024] 图14B是施加到球的超声波振动的分布的示意图。

[0025] 图15示出了导线键合工艺的键合状态。

[0026] 图16示出了导线键合工艺的键合状态。

[0027] 图17示出了导线键合工艺的键合状态。

[0028] 图18A是施加到球的负荷的分布的示意图。

[0029] 图18B是施加到球的超声波振动的分布的示意图。

[0030] 图19示出了导线键合工艺的键合状态。

[0031] 图20示出了导线键合工艺的键合状态。

[0032] 图21示出了导线键合工艺的键合状态。

具体实施方式

[0033] 在下面的实施例中，为了方便起见，将说明书分为多个章节或实施例来执行描述，但是除非特别说明，否则它们不是彼此独立的，并且一个章节或实施例涉及另一章节或实施例的部分或全部的修改示例、细节、补充描述等。

[0034] 在以下实施例中，元素等的数量(包括元素的数量、数值、量值、范围等)不限于特定数量，而是可以不小于或等于特定数量，除非特别指出并在原则上明确限制为特定数量的情况。

[0035] 此外，在以下实施例中，不用说，构成要素(包括要素步骤等)不是必须的，除非特别指定它们的情况和原则上认为它们显然是必要的情况。

[0036] 类似地，在下面的实施例中，当参考部件等的形状、位置关系等时，假定形状等包括基本上近似或相似的形状等，除非具体地指定它们的情况以及原则上认为它们是显而易见的情况等。上述情形也适用于数值和范围。

[0037] 在用于解释实施例的所有附图中，原则上相同的构件由相同的附图标记表示，并且省略对它们的重复描述。注意，为了清楚起见，甚至平面图也可以加阴影线。

[0038] <半导体器件(QFP)的配置示例>

[0039] 关于半导体器件，存在各种类型的封装结构，例如球栅阵列(BGA)封装和四方扁平封装(QFP)。本实施例中的技术思想可应用于这些封装，并且下面将描述由QFP构成的半导体器件的构造。

[0040] 图1是从上表面观察的由QFP构成的半导体器件SA1的平面图。如图1所示，半导体器件SA1具有矩形形状，并且半导体器件SA1的上表面覆盖有树脂(密封材料)MR。外部引线OL从限定树脂MR的外形的四个侧面向外突出。

[0041] 接下来，将描述半导体器件SA1的内部结构。图2是沿图1的A-A线截取的截面图。如图2所示，芯片安装部分TAB的背表面被树脂MR覆盖。另一方面，半导体芯片CHP安装在芯片安装部分TAB的上表面上，并且芯片安装部分TAB与内部引线IL(引线端子)分离。焊盘PD形成在半导体芯片CHP的主表面上。形成在半导体芯片CHP上的焊盘PD经由导线W与内部引线IL电连接。半导体芯片CHP、导线W和内部引线IL被树脂MR覆盖，并且与内部引线IL集成的外部引线OL(引线端子)从树脂MR突出。从树脂MR突出的外部引线OL被模制成鸥翼形，并且在外部引线OL的表面上形成镀膜PF。

[0042] 芯片安装部分TAB、内部引线IL和外部引线OL例如由铜材料或42合金(其是铁和镍的合金)形成，并且导线W例如由包含金作为主要成分的材料形成。半导体芯片CHP由例如硅或诸如GaAs的化合物半导体形成，并且在半导体芯片CHP上形成诸如MOSFET的多个半导体元件。经由层间绝缘膜在半导体元件上方形成多层导线，并且在多层导线的最上层上形成与多层导线连接的焊盘PD。因此，形成在半导体芯片CHP上的半导体元件经由多层导线与焊盘PD电连接。即，由形成在半导体芯片CHP上的半导体元件和多层导线形成集成电路，并且焊盘PD用作用于连接集成电路和半导体芯片CHP的外部的端子。焊盘PD由例如包含铝作为主要成分的材料制成。焊盘PD通过导线W连接到内部引线IL，并且连接到与内部引线IL一体形成的外部引线OL。由此可知，形成在半导体芯片CHP中的集成电路可以通过“焊盘PD→导线W→内部引线IL→外部引线OL→外部连接器件”的方式与半导体器件SA1的外部电连接。即，通过从形成在半导体器件SA 1上的外部引线OL输入电信号，可以控制形成在半导体芯片CHP上的集成电路。还应理解，可以将来自集成电路的输出信号从外部引线OL引到外部。

[0043] 接下来，图3是示出半导体芯片CHP的布局配置的图。在图3中，半导体芯片CHP具有例如矩形形状，并且多个焊盘PD沿着半导体芯片CHP的边缘布置。在多个焊盘PD的每一个焊盘中，尽管在图3中未示出，但是焊盘PD的大部分表面在设置在表面保护膜中的开口处从表面保护膜暴露，而焊盘PD的端部被表面保护膜覆盖。

[0044] <制造半导体器件(QFP)的方法>

[0045] 如上所述配置由QFP构成的半导体器件SA1，并且下面简单描述其制造方法。

[0046] 图4是示出在半导体芯片上形成集成电路之后制造包括QFP的半导体器件的工艺流程的流程图。

[0047] 首先，在将半导体芯片安装在引线框的芯片安装部分上(S101管芯键合)之后，执行等离子体处理(等离子体清洁)(S102)。接下来，形成在半导体芯片上的焊盘和内部引线经由导线彼此连接(S103导线键合)。具体地，首先，将毛细管压靠形成在半导体芯片上的焊盘并键合。之后，移动毛细管以将导线键合到内部引线(第二键合)。以这种方式，形成在半导体芯片上的焊盘和引线框的内部引线可以经由导线彼此连接。

[0048] 此后，用树脂密封芯片安装部分、半导体芯片、导线和内部引线(S104模制)。在切割形成在引线框上的坝(S105坝切割)之后，在从树脂暴露的外部引线的表面上形成镀膜(S106镀覆)。随后，在树脂的表面上形成标记(S107的标记)之后，形成从树脂突出的外部引线(S108的引线形成)。在以此方式形成半导体器件SA1之后，执行电性能测试(S109测试)，并且将被判定为良品的半导体器件SA1作为产品运送。

[0049] <导线键合步骤的细节>

[0050] 接下来，将参照附图描述上述导线键合工艺的细节。

[0051] 图5是用于说明导线键合工艺的流程的流程图。首先，通过放电热熔(discharge torching)在从毛细管引出的导线的远端部分上形成球(S201)。然后，将形成在毛细管的远端部分处的球布置在安装在芯片安装部分上的半导体芯片的焊盘上，以与焊盘接触(S202)。此时，对毛细管施加负荷和超声波振动，并且通过施加在毛细管上的负荷和超声波振动，将布置在半导体芯片的焊盘上的球变形，从而执行焊盘和球之间的键合(第一键合)(S203)。具体而言，图6是示出通过第一键合将焊盘和球彼此键合的状态的示意图。例如，如图6所示，在由包含铝作为主要成分的材料制成的焊盘PD的表面上形成氧化物膜OXF。然后，通过毛细管CP将在例如包含金作为主要成分的材料制成的导线W的末端处形成的球BL着陆在氧化物膜OXF上。此时，对毛细管CP施加负荷和超声波振动，并且与球BL接触的氧化物膜OXF的一部分由于超声波振动而破裂，从而使球BL和焊盘PD彼此直接接触，并且对球BL施加负荷，从而形成构成球BL的金与构成焊盘PD的铝的合金AY。以这种方式，执行焊盘和球之间的键合。

[0052] 接下来，在形成半导体芯片上的焊盘的位置处，从毛细管中拔出导线的同时，移动毛细管(S204)。然后，使用毛细管将导线键合至内部引线(第二键合)(S205)。之后，从毛细管上切下第二键合导线。以这种方式，形成在半导体芯片上的焊盘和引线框的内部引线可以经由导线彼此连接。

[0053] <改进的研究>

[0054] 接下来，将描述本发明人最新发现的改进的范围。

[0055] 例如，在导线键合工艺中，尽管焊盘和球被键合，但是本发明的发明人最新发现，焊盘和球之间的键合强度的降低作为改善空间而变得明显。在这方面，首先，已经考虑了存在导线键合工艺中键合条件的原因，并且因此，尝试了仅仅改变键合条件来应对降低焊盘和球之间键合强度的改善空间，但是不能获得令人满意的结果。据此，本发明人认为还有另外的重要原因导致焊盘与球之间键合强度的降低，并且作为进一步深入研究的结果，发现了存在在导线键合步骤之前执行等离子体处理的原因。

[0056] 例如，执行该等离子体处理的目的是，抑制由于第二次键合时在内部引线表面上的污染物所引起的键合特性的降低(拉拔强度(抗张强度)的降低)，在第二次键合中导线键合到该内部引线。然而，本发明人最新发现，为了上述目的而执行的等离子体处理不利地影响了焊盘和球之间的键合强度。在下文中，将描述等离子体处理不利地影响焊盘和球之间键合强度的机制。

[0057] 图7是示意性地示出例如高频功率大的情况下的等离子体处理的图。首先，在执行等离子体处理之前，在内部引线的表面上形成污染物，并且在焊盘PD的表面上也形成污染物。具体地，例如，如图7A所示，在包括焊盘PD的铝原子10上形成氧化物20，并且在氧化物20上形成碳化物30。在这样的状态下，例如，当如图7B所示执行等离子体处理时，通过用氩原子40溅射去除由氧化物20和碳化物30代表的污染物，并且还使得由铝原子10制成的焊盘PD的表面粗糙度被粗糙化。这是因为，由于高频功率大，因此等离子体处理中使用的氩原子40的动能也增加。也就是说，因为不仅氧化物20和碳化物30而且构成焊盘PD的铝原子10也受到氩气溅射的极大影响，所以由铝原子10制成的焊盘PD的表面粗糙度被粗糙化。此后，当等离子体处理完成时，例如，如图7C所示，在焊盘PD的表面上形成包括自然氧化物膜的氧化物50。此时，在高频功率大的情况下的等离子体处理中，焊盘PD的表面粗糙度变得粗糙，并且作为结果，如图7C所示，包括形成在焊盘PD的表面上的氧化物50的氧化物膜的有效厚度L1变厚。

[0058] 形成在焊盘PD的表面上的氧化物膜的厚度的增加意味着，例如，在图6中，形成在焊盘PD和球BL之间的氧化物膜OXF的厚度增加。在这种情况下，即使从毛细管CP向球BL施加超声波振动，由于氧化物膜OXF的厚度大，也不能充分去除氧化物膜OXF。结果，由于未充分去除而残留的氧化物膜OXF抑制了球BL与焊盘PD之间的直接接触。这意味着由于球BL与焊盘PD之间的直接接触而导致的金和铝的合金化被抑制，从而降低了球BL与焊盘PD之间的键合强度。通过上述机制，当等离子体处理的高频功率大时，存在改善空间，这是因为球BL与焊盘PD之间的键合强度被降低。

[0059] 因此，本实施例设计了上述改善空间。在下文中，将描述应用了本发明的本实施例中的技术思想。

[0060] <本实施例中的基本思想>

[0061] 本实施例中的基本思想是通过在执行等离子体处理时调节等离子体条件(等离子体处理(等离子体清洁)的条件)来尽可能地减小焊盘PD的表面粗糙度。即，本实施例中的基本思想是通过设置等离子体处理的等离子体条件来减小焊盘PD的表面粗糙度，从而使得焊盘PD的表面粗糙度不易受到构成焊盘PD的铝的溅射的影响。

[0062] 例如，图8是示意性地示出高频功率小的情况下的等离子体处理的图。首先，在执行等离子体处理之前，例如，如图8A所示，在构成焊盘PD的铝原子10上形成氧化物20，并且在氧化物20上形成碳化物30。在这样的状态下，例如，如图8B所示执行等离子体处理时，通过用氩原子40溅射去除由氧化物20和碳化物30代表的污染物，并且还去除由铝原子10制成的焊盘PD的表面。但是，在本实施例中，由于高频功率小，因此等离子体处理中使用的氩原子40的动能小，并且作为结果，构成焊盘PD的铝原子10不易受到氩溅射的影响。结果，根据本实施例中的基本思想，可以减小焊盘PD的表面粗糙度。此后，当等离子体处理完成时，例如，如图8C所示，在焊盘PD的表面上形成包括自然氧化物膜的氧化物50。此时，在高频功率小的情况下的等离子体处理中，焊盘PD的表面粗糙度变小，并且作为结果，如图8C所示，包括形成在焊盘PD表面上的氧化物50的氧化物膜的有效厚度L2变薄。

[0063] 减小在焊盘PD的表面上形成的氧化物膜厚度的事实意味着减小了例如在图6中在焊盘PD和球BL之间形成的氧化物膜OXF的厚度。在这种情况下，当从毛细管CP向球BL施加超声波振动时，由于氧化物膜OXF的厚度小，因此可以充分去除氧化物膜OXF。结果，通过氧化物膜OXF几乎不抑制球BL与焊盘PD之间的直接接触。这意味着几乎不阻碍由于球BL和焊盘PD之间的直接接触而导致的金和铝的合金化，从而可以抑制球BL和焊盘PD之间的键合强度的降低。

[0064] 通过上述机制，当等离子体处理的高频功率较小时，抑制了球BL与焊盘PD之间键合强度的降低。在此，已经描述了其中调节等离子体处理的高频功率的示例，作为设置等离子体条件(等离子体处理的条件)以便构成焊盘PD的铝不易受到氩溅射的影响的示例。然而，本实施例中的基本思想本质上是通过使焊盘PD不易受到构成焊盘PD的铝溅射影响来减小焊盘PD的表面粗糙度。出于这样的原因，等离子体处理的高频功率不受限制，例如，可以调节等离子体处理时的放电压力和处理时间。例如，在调节放电压力的情况下，随着放电压力的增加，氩原子40与焊盘PD表面的碰撞被抑制，因此通过调节等离子体条件以增加放电压力，可以使焊盘PD不易受到氩溅射对构成焊盘PD的铝的影响。另外，由于通过缩短等离子体处理的处理时间来抑制氩原子40与焊盘PD的表面的碰撞，因此通过调节等离子体条件以缩短等离子体处理的处理时间，可以使构成焊盘PD的铝不易受到氩溅射的影响。如上所述，例如，通过调节高频功率、放电压力和处理时间，可以实现本实施例中的基本思想，即通过使得焊盘PD不易受到氩溅射对构成焊盘PD的铝的影响，来减小焊盘PD的表面粗糙度。

[0065] 在本实施例中的基本思想不是集中于导线键合工艺以提高焊盘和球之间的键合强度，而是集中于等离子体处理工艺以及调节等离子体处理的等离子体条件，该等离子体处理工艺与导线键合工艺是分开的工艺。此外，本实施例中的基本思想是新颖的，原因在于其是基于焊盘的表面粗糙度和氧化物膜的厚度之间的相关性(见图7和图8)，并且为了减小氧化物膜的厚度，应基于减少焊盘表面粗糙度的新策略来设置等离子体处理的等离子体条件。

[0066] <说明性示例>

[0067] 图9是示出当改变等离子体处理中的高频功率和放电压力时在焊盘表面上形成的氧化物膜的相对膜厚度的表。在图9中，首先，当高频功率为500W并且放电压力为12Pa时，高频功率大并且放电压力低，使得在焊盘的表面上形成的氧化物膜的厚度大。

[0068] 接下来，当将高频功率设置为500W并且将放电压力增加至17Pa时，放电压力增加，使得在焊盘的表面上形成的氧化物膜的厚度变得适中。当高频功率减小到250W并且放电压力为12Pa时，高频功率减小，使得在焊盘的表面上形成的氧化物膜的厚度适中。

[0069] 此外，当高频功率减小到250W并且放电压力增加到17Pa时，高频功率减小并且放电压力增大，从而在焊盘表面上形成的氧化物膜的厚度减小。

[0070] 图10是示出当改变等离子体处理中的高频功率和放电压力时焊盘与球之间的合金化率的图表。首先，当高频功率为500W且放电压力为12Pa时，高频功率大且放电压力低，使得在焊盘的表面上形成的氧化物膜的厚度大。结果，如图10所示，焊盘和球之间的合金化率为61.0％。另一方面，当高频功率设置为500W并且放电压力增加至17Pa时，放电压力增加，使得在焊盘的表面上形成的氧化物膜的厚度变得适中。结果，如图10所示，焊盘和球之间的合金化率为71.5％。此外，当高频功率减小到250W并且放电压力为12Pa时，高频功率减小，使得在焊盘的表面上形成的氧化物膜的厚度适中。结果，如图10所示，焊盘和球之间的合金化率为73.1％。

[0071] 从以上内容可以理解，当减小氧化物膜的厚度时，提高了焊盘和球之间的合金化率。即，应当理解，在焊盘的表面上形成的氧化物膜的厚度与焊盘和球之间的合金化率之间存在相关性。如上所述，可以理解，本实施例中的基本思想是通过调节以高频功率和放电压力为代表的等离子体条件来减小焊盘PD的表面粗糙度，这有助于通过减小在焊盘PD的表面上形成的氧化物膜的厚度来提高焊盘与球之间的合金化率。即，根据本实施方式的基本思想，可以提高焊盘与球之间的键合强度。

[0072] 接下来，图11是示出在包括高频功率和处理时间的等离子体条件与焊盘和球之间的合金化率之间的关系图。在图11中，图表(1)示出了高频功率为200W且处理时间为3秒时的合金化率的数据，图表(2)示出了高频功率为250W且处理时间为3秒时的合金化率的数据。在图11中，图表(3)示出了高频功率为300W且处理时间为3秒时的合金化率的数据，图表(4)示出了高频功率为200W且处理时间为4.5秒时的合金化率的数据。首先，在图11中，当关注图表(1)至(3)时，可以看出，在等离子体处理的处理时间恒定(3秒)的状态下，当高频功率增加时，焊盘和球之间的合金化率降低。这是支持定性机制的结果，其中随着高频功率的增加，氩原子的动能也增加，氩原子在构成焊盘的铝上的溅射效果增加，并且焊盘的表面粗糙度变得粗糙，从而通过氧化物膜的增厚，合金化率降低。

[0073] 接下来，在图11中，当关注图表(1)和图表(4)时，可以看出，在高频功率保持恒定(200W)的状态下延长处理时间时，焊盘和球之间的合金化率降低。这是支持定性机制的结果，其中随着处理时间变长，氩原子在对构成焊盘的铝上的溅射时间变长，并且焊盘的表面粗糙度变得更粗糙，从而通过氧化物膜的增厚，合金化率降低。根据上面的内容应当理解的是，为了提高焊盘与球之间的合金化率，有效的是降低作为等离子体条件的高频功率并缩短等离子体处理的处理时间。

[0074] 接下来，图12是示出包括高频功率和处理时间的等离子体条件与在焊盘的表面上形成的氧化物膜的膜厚度之间的关系图。在图12中，图表(1)示出了当高频功率为500W且处理时间为4.5秒时的氧化物膜的膜厚度数据，图表(2)示出了当高频功率为500W且处理时间为3秒时的氧化物膜的膜厚度数据。在图12中，图表(3)示出了当高频功率为250W且处理时间为4.5秒时的氧化物膜的膜厚度数据，图表(4)示出了当高频功率为250W且处理时间为3秒时的氧化物膜的膜厚度数据。

[0075] 如图12所示，将示出常规等离子体条件的图表(1)与示出本实施例的等离子体条件的图表(4)执行比较，应当理解的是，在示出常规等离子体条件的图表(1)中，氧化物膜的厚度为4.4nm，而在示出本实施例的等离子体条件的图表(4)中，氧化物膜的厚度减小到3.3纳米。如上所述，图12所示的结果证实了通过减小作为等离子体条件的高频功率并缩短等离子体处理的处理时间，可以减小形成在焊盘表面上的氧化物膜的厚度。

[0076] 注意，使用俄歇电子能谱法(Auger Electron Spectroscopy)估计图12中的氧化物膜的厚度。具体地，俄歇电子能谱法是通过在样品表面上辐射薄聚焦的电子束并测量从样品表面发射的俄歇电子的动能来分析包括样品表面、其组成和化学键状态的元素的方法。在本实施例中，将铝原子浓度为50％的深度定义为氧化物膜的厚度。

[0077] 如上所述，本实施例的特征在于，在半导体器件的制造方法中，在导线键合步骤之前，在焊盘的表面上形成3.3纳米或更小的氧化物膜，该半导体器件的制造方法包括对在半导体芯片的表面上具有焊盘的该半导体芯片执行等离子体处理的等离子体处理步骤，以及在等离子体处理步骤之后将导线连接到焊盘的导线键合步骤。结果，减小了在焊盘和球之间形成的氧化物膜的厚度，从而可以通过施加到球的超声波振动容易地去除该氧化物膜。结果，可以抑制由于介于焊盘和球之间的氧化物膜而导致的焊盘和球之间合金化率的降低。

[0078] 特别地，在本实施例中，通过在等离子体处理中调节等离子体条件，在导线键合工艺之前，在焊盘的表面上形成厚度为3.3纳米或更小的氧化物膜。即，在本实施例中，由于在导线键合步骤之前，通过等离子体处理的等离子体条件，在焊盘的表面上仅形成3.3纳米或更小的氧化物膜，因此，可以促进包含球的导线与焊盘的合金化。结果，根据本实施例，可以提高包含球的导线与焊盘之间的连接强度。此时，等离子体条件可以包括高频功率、放电压力和处理时间。

[0079] 在此，例如，如图7所示，当焊盘PD的表面粗糙度粗糙时，包含形成在焊盘PD表面上的氧化物50的有效氧化物膜的厚度L1变厚。另一方面，如图8所示，当焊盘PD的表面粗糙度小时，包括形成在焊盘PD表面上的氧化物50的氧化物膜的有效厚度L2变薄。此时，例如，在图7中，可以将氧化物膜的厚度L1视为焊盘PD的表面粗糙度。类似地，在图8中，可以将氧化物膜的厚度L2视为焊盘PD的表面粗糙度。因此，本实施例的特征点在于，在导线键合工艺之前焊盘的表面粗糙度等于或小于3.3纳米。特别地，在本实施例中，通过调节等离子体处理中的等离子体条件，导线键合步骤之前的焊盘的表面粗糙度变为3.3纳米或更小。此时，等离子体条件可以包括高频功率、放电压力和处理时间。

[0080] 在本实施例中，在导线键合工艺之前的焊盘表面粗糙度为3.3纳米或更小，但是即使在通过后续工艺最终完成半导体器件之后，焊盘的表面粗糙度也为3.3纳米或更小。即，通过本实施例的半导体器件的制造方法制造的半导体器件包括在半导体芯片的表面上具有焊盘的半导体芯片和与该焊盘连接的导线，并且该焊盘的表面粗糙度等于或者小于3.3纳米。

[0081] 本实施例试图通过改变等离子体处理的等离子体条件，将焊盘的表面粗糙度减小到3.3纳米或更小，来提高焊盘和球之间的键合强度。在此，等离子体处理的原始目的是抑制由于第二次键合(其中将导线键合到内部引线)时内部引线表面上的污染物所引起的键合特性的降低(拉拔强度(抗张强度)的降低)。因此，如上所述，即使等离子体条件改变，也必须能够实现等离子体处理的原始目的。

[0082] 关于这一点，下面将参考附图描述，即使改变等离子体条件使得焊盘的表面粗糙度减小到3.3纳米或更小，也要在没有任何问题的情况下确保内部引线和导线之间的键合强度。

[0083] 图13是示出在内部引线和导线之间的抗张强度与等离子体条件之间的关系的图表。在图13中，应当理解的是，即使改变等离子体条件以降低高频功率，或者改变等离子体条件以增加放电压力，在内部引线和导线之间的抗拉强度的值也没有大的变化。这意味着即使改变等离子体条件以使焊盘的表面粗糙度减小到3.3纳米或更小，也可以确保内部引线和导线之间的键合强度而没有任何问题。如上所述，根据本实施例，可以在实现等离子体处理的原始目的的同时，抑制由等离子体处理引起的焊盘和球之间键合强度降低的副作用。即，根据本实施例的特征点，可以在提高内部引线与导线之间的键合强度的同时，提高焊盘与球之间的键合强度。

[0084] <进一步的思想>

[0085] 为了提高焊盘和球之间的键合强度，本实施例中的基本思想并不是集中于导线键合工艺，而是集中于等离子体处理工艺，该等离子体处理工艺是与导线键合工艺分开的工艺，并调节等离子体条件(等离子体处理的条件)。然而，为了进一步提高焊盘和球之间的键合强度，本发明人通过集中于导线键合工艺本身来进一步设计了导线键合工艺。在下文中，还将参考附图描述该方面。

[0086] <<相关技术的说明>>

[0087] 本说明书中所称的“相关技术”是发明人最新发现的具有问题的技术，不是已知的现有技术，而是以新技术思想的前提技术(未知技术)为目的而执行描述的技术，尽管它不是已知的现有技术。

[0088] 图14是示意性地示出了在相关技术中在将球键合至焊盘的第一键合时施加的负荷和超声波振动的分布的图。

[0089] 特别地，图14A是示意性地示出施加于球的负荷的分布的图，图14B是示意性地示出施加到球上的超声波振动的分布的图。

[0090] 首先，在步骤A(持续时间t1)中，如图14A所示，负荷G1被施加到球，并且如图14B所示，超声波振动U1被施加到球。更具体地，图15示出了导线键合工艺的阶段A的键合状态。如图15所示，通过降低毛细管CP，形成在导线W末端的球BL着陆在焊盘PD上。此时，负荷和超声波振动从毛细管CP施加到球BL，并且如图15所示，介于球BL和焊盘PD之间的氧化物膜OXF由于超声波振动而破裂。因此，在步骤A中，即持续时间t1，主要去除了氧化物膜OXF。

[0091] 接下来，在步骤B(持续时间t2)中，如图14A所示，施加到球BL上的负荷从负荷G1逐渐增加到负荷G2，并且如图14B所示，施加到球BL的超声波振动变为小于超声波振动U1的超声波振动U2。具体而言，图16示出了导线键合工艺的阶段B中的键合状态。如图16所示，通过将毛细管CP压向球BL，使得形成在导线W远端部分处的球BL变形而坍塌。因此，在阶段B，即持续时间t2，球BL被主要挤压。

[0092] 随后，在步骤C中(持续时间t3)，如图14A所示，施加在球BL的负荷保持在负荷G2，并且如图14A所示，保持施加到球BL的超声波振动U2。更具体地，图17示出了在导线键合工艺的阶段C的键合状态。如图17所示，在氧化物膜OXF被破坏并且球BL和焊盘PD彼此直接接触的区域中形成合金AY。因此，在阶段C中，即持续时间t3，合金反应主要在构成球BL的金与构成焊盘PD的铝之间进行。

[0093] <<相关技术中存在的改善空间>>

[0094] 从促进焊盘PD与球BL之间的合金反应的观点出发，以这种方式执行的相关技术的导线键合工艺是不够的。

[0095] 这一点将在下面描述。首先，在相关技术中，执行步骤A，其中主要目的是在球BL着陆时立即去除氧化物膜OXF。在这种情况下，如图15所示，由于球BL不会变形而坍塌，所以球BL与焊盘PD之间的接触面积较小。因此，即使在此阶段对球BL施加大的超声波振动U1，也仅去除与球BL接触的少量的氧化物膜OXF。即，在其中执行步骤A(步骤A的主要目的是在球BL着陆时立即去除氧化物膜OXF)的相关技术中，由于氧化物膜OXF与球BL接触的区域较小，因此难以充分地去除氧化物膜OXF。

[0096] 此后，执行步骤B，其主要目的是使球BL坍塌。在这种情况下，例如，如图16所示，由于在前一阶段A中氧化物膜OXF没有与球BL接触，所以球BL坍塌到并最新接触的氧化物膜OXF没有被完全去除。这是因为同样在步骤B中对球BL施加超声波振动U2，并且超声波振动U2的幅度小于在步骤A(主要是为了去除氧化物膜OXF)中施加到球BL的超声波振动U1的幅度。因此，在相关技术中，例如如图16所示，仅所坍塌的球BL的一小部分与焊盘PD直接接触。结果，在步骤B之后执行的步骤C中，由于球BL和焊盘PD彼此直接接触的区域较小，所以球BL和焊盘PD之间的合金反应的进程变得不太充分。如上所述，在相关技术中，由于按照步骤A、步骤B和步骤C的顺序执行导线键合工艺，所以焊盘PD和球BL之间的合金形成变得不太充分，并且焊盘PD与球BL之间的键合强度趋于变得不太充分。

[0097] 因此，为了进一步提高焊盘和球之间的键合强度，已经针对相关技术通过关注导线键合工艺而设计了本实施例。

[0098] 《本实施例中导线键合步骤的思想》

[0099] 图18是示意性示出在本实施例中在将球键合到焊盘的第一次键合时施加的负荷和超声波振动的分布的图。

[0100] 特别地，图18A是示意性地示出施加到球的负荷的分布的图，图18B是示意性地示出施加到球的超声波振动的分布的图。

[0101] 首先，将参照图18简要描述负荷的分布和超声波振动。即，本实施例中的导线键合工艺包括将第一输出的超声波振动U0和负荷G1施加到球的工艺，在保持第一输出的同时增加负荷的工艺，以及在增加负载的同时将比第一输出大的第二输出的超声波振动U3施加到球的工艺。本实施例中的导线键合工艺包括在增大负荷的同时将大于第一输出且小于第二输出的第三输出的超声波振动U4施加到球的工艺，以及在将负荷保持在负荷G3的同时继续对球施加第三输出的超声波振动U4的工艺。在下文中，将给出具体描述。

[0102] 在图18中，在本实施例的导线键合工艺中，首先，执行步骤B(持续时间t4)。在该阶段B(持续时间t4)，如图18A所示，施加到球BL的负荷从负荷G1逐渐增加，并且如图18B所示，施加到球BL的超声波振动保持在最低的超声波振动U0。具体而言，图19示出了导线键合工艺的阶段B中的键合状态。如图19所示，通过将毛细管CP压向球BL，使得形成在导线W的远端部分处的球BL变形而坍塌。因此，在阶段B，即持续时间t4，球BL被主要挤压。结果，在本实施例的导线键合工艺中，首先，形成在焊盘PD的表面上的氧化物膜OXF与球BL之间的接触面积增加。

[0103] 接下来，如图18所示，在本实施例的导线键合工艺中，在步骤B之后执行步骤A(持续时间t5)。在该阶段A，如图18A所示，施加到球的负荷进一步增加到负荷G3，并且如图18B所示，大于超声波振动U0的超声波振动U3被施加到球。具体而言，图20示出了导线键合工艺的阶段A中的键合状态。如图20所示，负荷和超声波振动从毛细管CP施加到球BL，并且插入在球BL与焊盘PD之间的氧化物膜OXF由于超声波振动而破裂。因此，在步骤A中，即持续时间t5，主要去除了氧化物膜OXF。此时，在本实施例的导线键合工艺中，作为挤压球BL为主要目的的步骤B是在去除氧化物膜OXF为主要目的的步骤A执行之前执行的。因此，如图20所示，在球BL与氧化物膜OXF之间的接触面积大的状态下施加大的超声波振动。因此，在本实施例中，能够充分地去除与所坍塌的球BL接触的氧化物膜OXF。

[0104] 随后，在本实施例的导线键合工艺中，在步骤B之后执行步骤C(持续时间t6)。在该阶段C，如图18A所示，施加到球BL的负荷保持在负荷G3，并且如图18B所示，小于超声波振动U3的超声波振动U4被施加到球BL。具体而言，图21示出了导线键合工艺的阶段C中的键合状态。如图21所示，与所坍塌的球BL接触的大部分氧化物膜OXF被破坏，并且球BL和焊盘PD彼此直接接触。在球BL和焊盘PD彼此直接接触的区域中，形成合金AY。如上所述，在步骤C中，合金反应主要在构成球BL的金与构成焊盘PD的铝之间进行。在此，在本实施例的导线键合工艺中，由于球BL和焊盘PD彼此直接接触的区域变大，因此促进了球BL和焊盘PD之间的合金化反应。此外，在本实施例的导线键合工艺中，阶段C的持续时间t6在阶段B(持续时间t4)、阶段A(持续时间t5)和阶段C(持续时间t6)中是最长的。这意味着，鉴于阶段C主要针对合金化，因此本实施例中的导线键合工艺比相关技术中花费更多的时间来执行合金化。如上所述，在本实施例的导线键合工艺中，充分去除了氧化物膜OXF，并且通过大面积区域的协同效应(其中球BL和焊盘PD彼此直接接触并且合金化所花费的时间更长)，充分促进了球BL和焊盘PD之间的合金化反应。因此，在本实施例的导线键合工艺中，与相关技术相比，可以提高焊盘PD与球BL之间的键合强度。即，在本实施例中，以步骤B→步骤A→步骤C的顺序执行导线键合工艺，步骤C的所需时间最长，因此焊盘PD与焊球BL之间的合金化可以充分地形成，并且作为结果，可以提高焊盘PD和球BL之间的键合强度。

[0105] 上面已经基于实施例详细描述了本发明人做出的发明，但是本发明不限于上述实施例，并且不用说，在不脱离其主旨的情况下可以进行各种修改。

[0106] 实施例包括以下方面。

[0107] (补充声明1)

[0108] 一种制造半导体器件的方法，包括以下步骤：

[0109] (a)对半导体芯片执行等离子体处理，在该半导体芯片上具有焊盘，并且该半导体芯片被安装在芯片安装部分上；以及

[0110] (b)在步骤(a)之后，将导线与焊盘电连接，

[0111] 其中根据等离子体处理的条件，提高焊盘与导线之间的连接强度。

[0112] (补充声明2)

[0113] 根据补充声明1的方法，

[0114] 其中根据等离子体处理的条件促进焊盘和导线之间的合金化反应。

[0115] (补充声明3)

[0116] 根据补充声明2的方法，

[0117] 其中等离子体清洁的条件是高频功率。

[0118] (补充声明4)

[0119] 根据补充声明2的方法，

[0120] 其中等离子体清洁的条件是放电压力。

[0121] (补充声明5)

[0122] 根据补充声明2的方法，

[0123] 其中等离子体清洁的条件是处理时间。