基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法

摘要

本发明公开了一种基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，利用FPGA高速并行运算的特点，采用高速采样芯片提高采样精度，在FPGA中完成有源阻尼谐振抑制算法，通过FPGA和改进电压重构，获得较为精确的逆变侧输出电压，微分求出电容电流，节省了电流采样电路，降低系统的成本，同时对变流器运行状态实时监测，快速辨识运行故障。

权利要求

1.基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，其特征在于，包括以下步骤：

S1，FPGA芯片接收逆变侧电压重构的三相开关状态和DSP发送的电流内环的两相交流分量U1α和U1β；

S2，FPGA芯片判断逆变侧电压重构的三相开关状态是否正确，如果不正确则执行停机操作；如果正确则进行步骤S3；

S3，通过求电流微分计算电感电压，电感电压UL由逆变侧输出电流微分计算得到：式(1)中，i(z)和i(z‑1)为离散化后的逆变侧输出电流；

S4，根据逆变器三相开关状态计算其三相输出电压，并滤波处理：设逆变器三相输出的开关状态分别为Ja、Jb、Jc，Ja、Jb、Jc的值与三相桥臂的开关状态有关，根据开关状态计算逆变器输出的三相电压公式如下所示:在计算完成后添加低通滤波环节，设采样频率为100KHz，截止频率为1K，采用一阶IIR低通滤波器，公式如下：

Y(Z)＝b0X(Z)+b1X(Z‑1)+a0Y(Z‑1)   (3)式(3)中，b0、b1、a0为滤波系数，X(Z)、Y(Z)为当前输入输出值，X(Z‑1)、Y(Z‑1)为上一时周期内的输入输出值；

Ja、Jb、Jc只有高低电平的变化，在实际电路中其并不是按理想状态发生高低电平转换，而是存在一个变化的暂态过程，在FPGA芯片接收Ja、Jb、Jc部分采用高速时钟采样，在FPGA芯片程序中设置Tr1、Tr2、Tr3、Tf1和Tf2五个预定时间常数，用于标定开关状态的变化过程，Tr1、Tr2、Tr3表示上升沿变化过程中的三个状态，Tf1、Tf2为下降沿变化过程中的两个状态；

当接收到开关状态变化时，FPGA芯片程序中第一计数器开始计时，当第一计数器计数小于Tr1时，由于此时电平值不高且不稳定，因此设此时间段内Ja为0；当第一计数器计数大于等于Tr1小于Tr2时，此阶段电平处于沿一定斜率稳定上升阶段，设Ja等于f(t)，函数f(t)表示在Tr1和Tr2阶段内Ja的变化值；当第一计数器计数大于等于Tr2小于Tr3时，此阶段会出现一个电平尖峰阶段，然后降到稳定值，设Ja等于g(t)，函数g(t)表示在Tr2和Tr3阶段内Ja的变化值；当第一计数器计数大于等于Tr3时，电平已达到稳定状态，Ja值稳定；同样，在开关电平下降沿时，第二计数器开始计数，当第二计数器计数小于Tf1时，此阶段电平处于按一定斜率快速降低状态，设Ja等于h(t)，函数h(t)表示在Tf1时间内Ja的变化值；当第二计数器计数大于等于Tf1小于Tf2时，此阶段电平处于缓慢降低状态，设Ja等于j(t)，函数j(t)表示在Tf1和Tf2阶段Ja的变化值；当第二计数器计数大于Tf2时，Ja状态已完全稳定在低电平；

Jb和Jc的值采用上述同样方法获得；

S5，计算电容电压，电容电压Uc的计算公式如下：UC＝UInv+UL   (4)

式(4)中：UInv代表UA,UB和UC；UL为电感电压；

对电容电压Uc进行微分处理即得电容电流ic：S6，对电容电流ic进行Clark变换，转化为静止坐标系下的分量，各分量进行有源阻尼补偿处理，得到两相补偿量ICα和ICβ：式(6)中，Kdα和Kdβ分别为ICα和ICβ的补偿转化系数；

S7，转换完成之后,两相补偿量ICα和ICβ分别与电流内环的两相交流分量U1α和U1β叠加，最后FPGA芯片根据两相叠加量进行SVPWM脉冲计算，产生六路脉冲；

S8，FPGA芯片判断逆变器是否存在故障，若有故障则停止发脉冲，执行停机操作；若没有故障则输出脉冲控制逆变器输出电流。

2.根据权利要求1所述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，其特征在于，步骤S8中，通过FPGA芯片接收逆变侧三相的开关状态Ja、Jb、Jc，可以辨识出逆变器是否存在故障，FPGA芯片产生7段式SVPWM脉冲，其对应的三相开关状态在每一扇区内变化时，每次仅会有一个开关状态会发生变化，若同一次接收到的Ja、Jb、Jc存在两个或以上的变化，则说明此时逆变器运行出现故障。

3.根据权利要求1所述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，其特征在于，步骤S4中，当上管导通时Ja、Jb、Jc值为1，当下管导通时Ja、Jb、Jc值为0。

4.根据权利要求1所述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，其特征在于，步骤S3中，使用高速采样芯片实现对逆变侧输出电流的高精度采样，设置采样频率2Mhz。

说明书

基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法

技术领域

[0001] 本发明涉及一种基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，属于新能源发电中并网变流器控制领域。

背景技术

[0002] 近年来新能源发电领域得到了快速发展，并网变流器的控制策略对整个系统的安全稳定运行具有重要意义，因此其受到了很多的关注和研究。传统并网变流器一般采用LC
或LCL滤波器滤波后接到电网上，采用交流滤波器主要是为了滤除并网电流中的高次谐波
成分，提高电能质量。本设计中采用的是LC滤波器，所以仅对LC滤波器作简要说明。LC滤波
器为二阶滤波器，其结构简单，在新能源发电领域中应用较多，但是在电容个数使用较多的
场合需要对电容电流进行补偿，否则影响电网的功率因数。

[0003] 此外，带LC滤波器结构的并网变流器易受到电网参数的影响，引起特定频段的谐振电流放大，对变流器产生一定的影响，因此需要在控制系统中添加有源阻尼抑制谐振峰，
增强系统的鲁棒性。

[0004] 常见的有源阻尼方法如图1所示，采用电容电流前馈补偿，系统中采用DSP(Digital Signal Processing，数字信号处理)计算控制系统，由于DSP计算控制系统中变
流器控制主算法较为复杂，执行周期较长，在有源阻尼环节需要电流传感器采样逆变器的
输出电流、电网电流和电容电流，经电容电流前馈补偿反馈到内环控制中，有源阻尼补偿效
果受DSP运算速度的影响比较大。

发明内容

[0005] 本发明的目的是克服现有技术的缺陷，提供一种基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，可以快速响应电网参数的变化，利用FPGA(Field‑
Programmable Gate Array，现场可编程门阵列)高速并行运算的特点，采用高速采样芯片
提高采样精度，在FPGA中完成有源阻尼谐振抑制算法，通过FPGA和改进电压重构，获得较为
精确的逆变侧输出电压，微分求出电容电流，节省了电流采样电路，降低系统的成本，同时
对变流器运行状态实时监测，快速辨识运行故障。

[0006] 实现上述目的的技术方案是：一种基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，包括以下步骤：

[0007] S1，FPGA芯片接收逆变侧电压重构的三相开关状态和DSP发送的电流内环的两相交流分量U1α和U1β；

[0008] S2，FPGA芯片判断逆变侧电压重构的三相开关状态是否正确，如果不正确则执行停机操作；如果正确则进行步骤S3；

[0009] S3，通过求电流微分计算电感电压，电感电压UL由逆变侧输出电流微分计算得到：

[0010]

[0011] 式(1)中，i(z)和i(z‑1)为离散化后的逆变侧输出电流；

[0012] S4，根据逆变器三相开关状态计算其三相输出电压，并滤波处理：设逆变器三相输出的开关状态分别为Ja、Jb、Jc，Ja、Jb、Jc的值与三相桥臂的开关状态有关，根据开关状态
计算逆变器输出的三相电压公式如下所示:

[0013]

[0014] 在计算完成后添加低通滤波环节，设采样频率为100KHz，截止频率为1K，采用一阶IIR低通滤波器，公式如下：

[0015] Y(Z)＝b0X(Z)+b1X(Z‑1)+a0Y(Z‑1)   (3)

[0016] 式(3)中，b0、b1、a0为滤波系数，X(Z)、Y(Z)为当前输入输出值，X(Z‑1)、Y(Z‑1)为上一时周期内的输入输出值；

[0017] S5，计算电容电压，电容电压Uc的计算公式如下：

[0018] UC＝UInv+UL   (4)

[0019] 式(4)中：UInv代表UA,UB和UC；UL为电感电压；

[0020] 对电容电压Uc进行微分处理即得电容电流ic：

[0021]

[0022] S6，对电容电流ic进行Clark变换，转化为静止坐标系下的分量，各分量进行有源阻尼补偿处理，得到两相补偿量ICα和ICβ：

[0023]

[0024] 式(6)中，Kdα和Kdβ分别为ICα和ICβ的补偿转化系数；

[0025] S7，转换完成之后,两相补偿量ICα和ICβ分别与电流内环的两相交流分量U1α和U1β叠加，最后FPGA芯片根据两相叠加量进行SVPWM脉冲计算，产生六路脉冲；

[0026] S8，FPGA芯片判断逆变器是否存在故障，若有故障则停止发脉冲，执行停机操作；若没有故障则输出脉冲控制逆变器输出电流。

[0027] 上述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，步骤S8中，通过FPGA芯片接收逆变侧三相的开关状态Ja、Jb、Jc，可以辨识出逆变器是否存在故障，
FPGA芯片产生7段式SVPWM脉冲，其对应的三相开关状态在每一扇区内变化时，每次仅会有
一个开关状态会发生变化，若同一次接收到的Ja、Jb、Jc存在两个或以上的变化，则说明此
时逆变器运行出现故障。

[0028] 上述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，步骤S4中，当上管导通时Ja、Jb、Jc值为1，当下管导通时Ja、Jb、Jc值为0。

[0029] 上述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，其中，改进电压重构的关键在于三相开关状态Ja、Jb、Jc的信号采集上，由于Ja、Jb、Jc只有高低电平的
变化，且在实际电路中其并不是按理想状态发生高低电平转换，而是存在一个变化的暂态
过程，精确地识别出电平上升沿、下降沿变化对还原逆变侧输出电压非常关键，在FPGA芯片
接收Ja、Jb、Jc部分采用高速时钟，在FPGA芯片程序中设置Tr1、Tr2、Tr3、Tf1和Tf2五个预定
时间常数，用于标定开关状态的变化过程，Tr1、Tr2、Tr3表示上升沿变化过程中的三个状
态，Tf1、Tf2为下降沿变化过程中的两个状态。

[0030] 上述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，以Ja为例，当接收到开关状态变化时，FPGA芯片程序中第一计数器开始计时，当第一计数器计数小于
Tr1时，由于此时电平值不高且不稳定，因此设此时间段内Ja为0；当第一计数器计数大于等
于Tr1小于Tr2时，此阶段电平处于沿一定斜率稳定上升阶段，设Ja等于f(t)，函数f(t)表示
在Tr1和Tr2阶段内Ja的变化值；当第一计数器计数大于等于Tr2小于Tr3时，此阶段会出现
一个电平尖峰阶段，然后降到稳定值，设Ja等于g(t)，函数g(t)表示在Tr2和Tr3阶段内Ja的
变化值；当第一计数器计数大于等于Tr3时，电平已达到稳定状态，Ja值稳定；

[0031] 同样，在开关电平下降沿时，第二计数器开始计数，当第二计数器计数小于Tf1时，此阶段电平处于按一定斜率快速降低状态，设Ja等于h(t)，函数h(t)表示在Tf1时间内Ja的
变化值；当第二计数器计数大于等于Tf1小于Tf2时，此阶段电平处于缓慢降低状态，设Ja等
于j(t)，函数j(t)表示在Tf1和Tf2阶段Ja的变化值；当第二计数器计数大于Tf2时，Ja状态
已完全稳定在低电平。

[0032] 上述的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，步骤S3中，逆变侧输出电流使用高速采样芯片实现对逆变侧电流的高精度采样，设置采样频率2Mhz。

[0033] 本发明的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，利用FPGA高速并行运算的特点，采用高速采样芯片提高采样精度，在FPGA中完成有源阻尼谐振抑制
算法，通过FPGA和改进电压重构，获得较为精确的逆变侧输出电压，微分求出电容电流，节
省了电流采样电路，降低系统的成本，同时对变流器运行状态实时监测，快速辨识运行故
障。

附图说明

[0034] 图1为电容电流前馈补偿系统控制结构图；

[0035] 图2为模块化的DSP计算控制系统结构框图；

[0036] 图3为本发明的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法的控制结构图；

[0037] 图4为本发明的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法的流程图。

具体实施方式

[0038] 为了使本技术领域的技术人员能更好地理解本发明的技术方案，下面结合附图对其具体实施方式进行详细地说明：

[0039] 请参阅图1至图3，为实现基于FPGA的有源阻尼补偿，需对原算法重新设计，先由DSP计算控制系统结构图(见附图1)中电流内环的两相交流分量U1α和U1β，传递给FPGA芯片
(见附图2)；采用一种改进的电压重构的方式计算逆变侧输出的三相相电压Uinv。电压重构
方法：由FPGA接收逆变侧三相的开关状态Ja、Jb、Jc，当上管导通时Ja、Jb、Jc值为1，当下管
导通时Ja、Jb、Jc值为0，以A相为例说明计算相电压的公式，相电压Uinva＝Udc*(2Ja‑Jb‑
Jc)/3，由此便可计算出A、B、C三相的相电压。

[0040] 本发明中对电压重构改进的关键在于三相开关状态Ja、Jb、Jc的信号采集上，由于Ja、Jb、Jc只有高低电平的变化，且在实际电路中其并不是按理想状态发生高低电平转换，
而是存在一个变化的暂态过程，因此，精确地识别出电平上升沿、下降沿变化对还原逆变侧
输出电压非常关键，在接收Ja、Jb、Jc部分采用高速时钟，在FPGA芯片程序中设置Tr1、Tr2、
Tr3、Tf1和Tf2五个预定时间常数，用于标定开关状态的变化过程，Tr1、Tr2、Tr3表示上升沿
变化过程中的三个状态，Tf1、Tf2为下降沿变化过程中的两个状态。

[0041] 以Ja为例，当接收到开关状态变化时，FPGA程序中第一计数器开始计时，当第一计数器计数小于Tr1时，由于此时电平值不高且不稳定，因此设此时间段内Ja为0；当第一计数
器计数大于等于Tr1小于Tr2时，此阶段电平处于沿一定斜率稳定上升阶段，设Ja等于f(t)，
函数f(t)表示在Tr1和Tr2阶段内Ja的变化值；当第一计数器计数大于等于Tr2小于Tr3时，
此阶段会出现一个电平尖峰阶段，然后降到稳定值，设Ja等于g(t)，函数g(t)表示在Tr2和
Tr3阶段内Ja的变化值；当第一计数器计数大于等于Tr3时，电平已达到稳定状态，Ja值稳
定；同样，在开关电平下降沿时，第二计数器开始计数，当第二计数器计数小于Tf1时，此阶
段电平处于按一定斜率快速降低状态，设Ja等于h(t)，函数h(t)表示在Tf1时间内Ja的变化
值；当第二计数器计数大于等于Tf1小于Tf2时，此阶段电平处于缓慢降低状态，设Ja等于j
(t)，函数j(t)表示在Tf1和Tf2阶段Ja的变化值；当第二计数器计数大于Tf2时，Ja状态已完
全稳定在低电平；这一变化过程详见表1：

[0042]

[0043] 表1

[0044] 在采样电路中使用高速采样芯片实现对逆变侧电流的高精度采样，设置采样频率2Mhz；对逆变侧电流进行微分得滤波电感两端的电压UL＝L*di/dt，并与计算得到的逆变侧
电压Uinv相加，得到电容电压Uc＝UL+Uinv；对电容电压进行微分处理，即得到电容电流Ic＝
C*dUc/dt；对得到的三相电容电流进行Clark坐标变换，计算出两相静止坐标系下的电容电
流分量Iα和Iβ，并分别与各自对应的阻尼系数相乘，得到两相补偿量，并与电流内环的两相
交流分量U1α和U1β叠加(见附图1所示结构)，最后FPGA芯片根据两相叠加量进行SVPWM脉冲
的计算，即完成有源阻尼补偿；通过FPGA芯片接收逆变侧三相的开关状态Ja、Jb、Jc，可以辨
识出变流器是否存在故障，FPGA芯片设计产生7段式SVPWM脉冲，其对应的三相开关状态在
每一扇区内变化时，每次仅会有一个开关状态会发生变化，详情见附表2所示，比如在第一
扇区内Ja、Jb、Jc的状态变化为(000‑100‑110‑111‑110‑100‑000)，若同一次接收到的Ja、
Jb、Jc存在两个或以上的变化，则说明此时变流器运行出现故障。

[0045]

[0046]

[0047] 表2

[0048] 请参阅图4，本发明的实施例，一种基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，包括以下步骤：

[0049] S1，FPGA芯片接收逆变侧电压重构的三相开关状态和DSP发送的电流内环的两相交流分量U1α和U1β；

[0050] S2，FPGA芯片判断逆变侧电压重构的三相开关状态是否正确，如果不正确则执行停机操作；如果正确则进行步骤S3；

[0051] S3，通过求电流微分计算电感电压，电感电压UL由逆变侧输出电流微分计算得到：

[0052]

[0053] 式(1)中，i(z)和i(z‑1)为离散化后的逆变侧输出电流；

[0054] S4，根据逆变器三相开关状态计算其三相输出电压，并滤波处理：设逆变器三相输出的开关状态分别为Ja、Jb、Jc，Ja、Jb、Jc的值与三相桥臂的开关状态有关，当上管导通时
Ja、Jb、Jc值为1，当下管导通时Ja、Jb、Jc值为0，根据开关状态计算逆变器输出的三相电压
公式如下所示:

[0055]

[0056] 在计算完成后添加低通滤波环节，设采样频率为100KHz，截止频率为1K，采用一阶IIR低通滤波器，公式如下：

[0057] Y(Z)＝b0X(Z)+b1X(Z‑1)+a0Y(Z‑1)   (3)

[0058] 式(3)中，b0、b1、a0为滤波系数，X(Z)、Y(Z)为当前输入输出值，X(Z‑1)、Y(Z‑1)为上一时周期内的输入输出值；

[0059] S5，计算电容电压，电容电压Uc的计算公式如下：

[0060] UC＝UInv+UL   (4)

[0061] 式(4)中：UInv代表UA,UB和UC；UL为电感电压；

[0062] 对电容电压Uc进行微分处理即得电容电流ic：

[0063]

[0064] S6，对电容电流ic进行Clark变换，转化为静止坐标系下的分量，各分量进行有源阻尼补偿处理，得到两相补偿量ICα和ICβ：

[0065]

[0066] 式(6)中，Kdα和Kdβ分别为ICα和ICβ的补偿转化系数；

[0067] S7，转换完成之后,两相补偿量ICα和ICβ分别与电流内环的两相交流分量U1α和U1β叠加，最后FPGA芯片根据两相叠加量进行SVPWM脉冲计算，产生六路脉冲；

[0068] S8，FPGA芯片判断逆变器是否存在故障，若有故障则停止发脉冲，执行停机操作；若没有故障则输出脉冲控制逆变器输出电流。通过FPGA芯片接收逆变侧三相的开关状态
Ja、Jb、Jc，可以辨识出逆变器是否存在故障，FPGA芯片产生7段式SVPWM脉冲，其对应的三相
开关状态在每一扇区内变化时，每次仅会有一个开关状态会发生变化，若同一次接收到的
Ja、Jb、Jc存在两个或以上的变化，则说明此时逆变器运行出现故障。

[0069] 本发明的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，有两次判断，一是当接收完三相开关状态时进行判断，若存在错误则直接执行停机操作(步骤S2)；二
是当最终得到两相内环分量产生SVPWM脉冲时，判断是否存在故障，若有则停止发脉冲，执
行停机操作(步骤S8)。

[0070] 综上所述，本发明的基于FPGA和改进电压重构实现有源阻尼的故障辨识控制方法，利用FPGA高速并行运算的特点，采用高速采样芯片提高采样精度，在FPGA中完成有源阻
尼谐振抑制算法，通过FPGA和改进电压重构，获得较为精确的逆变侧输出电压，微分求出电
容电流，节省了电流采样电路，降低系统的成本，同时对变流器运行状态实时监测，快速辨
识运行故障。

[0071] 本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变
化、变型都将落在本发明的权利要求书范围内。