本发明公开了一种增益可调的交叉耦合运算放大电路，包括差分输入模块、交叉耦合模块和输出缓存模块，差分输入模块由差分输入晶体管对、二极管连接的晶体管对和外加偏置电压的晶体管结构的尾电流源构成，交叉耦合负载模块由交叉耦合连接的晶体管对构成，输出缓存模块是一个电流镜结构的差分转单端输出电路。本发明通过交叉耦合晶体管对引入正反馈技术，实现增益自举功能，有效提高全N型管的运算放大电路的增益值。
1.一种增益可调的交叉耦合运算放大电路，其特征在于，包括差分输入模块(12)、交叉耦合模块(11)和输出缓存模块(13)；
所述差分输入模块包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)和第七晶体管(M7)；
第一晶体管(M1)的源极、第二晶体管(M2)的源极和第七晶体管(M7)的漏极相连，第七晶体管(M7)的栅极与偏置电压端口VB连接，第七晶体管(M7)的源极与接地端口GND连接；
第一晶体管(M1)的栅极与正向输入端口IN+相连，第二晶体管(M2)的栅极与负向输入端口IN-相连，第一晶体管(M1)的漏极与第三晶体管(M3)的源极连接，构成第一节点；
第二晶体管(M2)的漏极与第四晶体管(M4)的源极连接，构成第二节点；
第三晶体管(M3)的漏极和栅极与电源端口VDD连接；
第四晶体管(M4)的漏极和栅极与电源端口VDD连接；
所述交叉耦合模块包括第五晶体管(M5)及第六晶体管(M6)，第五晶体管(M5)的漏极、第六晶体管(M6)的栅极和第一节点连接，第六晶体管(M6)的漏极、第五晶体管(M5)的栅极与第二节点连接，第五晶体管(M5)和第六晶体管(M6)的源极均与接地端口GND相连；
所述输出缓存模块包括第八晶体管(M8)、第九晶体管(M9)、第十晶体管(M10)和第十一晶体管(M11)，第八晶体管(M8)的栅极与第一节点连接，其漏极与电源端口VDD连接，其源极与第十晶体管(M10)的漏极、第十晶体管(M10)的栅极、第十一晶体管(M11)的栅极连接，第十晶体管(M10)的源极与接地端口GND连接；
第九晶体管(M9)的栅极与第二节点连接，其漏极与电源端口VDD连接，第九晶体管(M9)的源极及第十一晶体管(M11)的漏极均与输出端口OUT连接，所述第十一晶体管(M11)的源极与接地端口GND连接。
2.根据权利要求1所述的交叉耦合运算放大电路，其特征在于，晶体管均为N型薄膜晶体管。
3.根据权利要求1所述的交叉耦合运算放大电路，其特征在于，所述差分输入模块及交叉耦合模块中的晶体管尺寸为左右对称。
4.根据权利要求1所述的交叉耦合运算放大电路，其特征在于，所述第三晶体管及第四晶体管的尺寸是第七晶体管尺寸的二分之一。
5.根据权利要求1所述的交叉耦合运算放大电路，其特征在于，所述输出缓存模块为差分转单端电路结构。
6.根据权利要求1所述的交叉耦合运算放大电路，其特征在于，所述差分输入模块采用N型TFT外加电压偏置充当尾电流源。
7.根据权利要求1所述的交叉耦合运算放大电路，其特征在于，所述交叉耦合模块与差分输入模块的含尾电流源的差分输入晶体管对并联。
一种增益可调的交叉耦合运算放大电路
技术领域
[0001] 本发明属于模拟集成电路设计领域，具体涉及一种增益可调的交叉耦合运算放大电路。
背景技术
[0002] 运算放大电路是一种具有放大信号功能的电路，开环增益是运算放大电路最重要的性能参数，其大小直接影响电路的应用范围和工作性能。薄膜晶体管器件因其优良的性能、简单的制造工艺成为近年来热门研究对象，然而薄膜晶体管存在几个问题：1、氧化物薄膜晶体管是N型器件，缺乏互补的P型器件，大大增加高增益运算放大电路设计难度；2、氧化物薄膜晶体管存在阈值电压漂移效应，降低运算放大电路的稳定性。3、制造工艺半自动化，器件性能误差大，仿真模型不完善，电路设计只能依靠粗略的前仿真验证，严重降低了电路制造的有效率。
[0003] 目前提高全N型管的运算放大电路增益的最有效方法是采用正反馈技术实现运算放大电路增益自举的功能。请参见图3，是一种运算放大电路增益自举结构图，该结构是目前TFT电路设计中最经典的高增益的运算放大电路，该电路设计重点是设计一个反馈增益Af趋近于1的反馈电路。然而因氧化物薄膜晶体管的沟道长度调制效应和制造工艺误差大，加大了增益Af趋近于1的反馈电路设计难度和设计结果的不确定性。当反馈增益太小时，运算放大电路增益不能得到有效提高；当反馈增益大于1时，运算放大电路会因自激不稳定而无法正常工作，因此需要设计一种高增益易调试的全N型管的运算放大电路。
发明内容
[0004] 为了解决现有技术中的缺点，本发明提供一种增益可调的交叉耦合运算放大电路，本发明有效提高全N型管的运算放大电路的增益，又能降低氧化物薄膜晶体管阈值电压漂移效应和器件制造性能误差大给电路设计带来的不利影响。
[0005] 本发明目的通过以下技术方案实现：
[0006] 一种增益可调的交叉耦合运算放大电路，包括差分输入模块12、交叉耦合模块11和输出缓存模块13；
[0007] 所述差分输入模块包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第七晶体管M7；
[0008] 第一晶体管M1的源极、第二晶体管M2的源极和第七晶体管M7的漏极相连，第七晶体管M7的栅极与偏置电压端口VB连接，第七晶体管M7的源极与接地端口GND连接；
[0009] 第一晶体管M1的栅极与正向输入端口IN+相连，第二晶体管M2的栅极与负向输入端口IN-相连，
[0010] 第一晶体管M1的漏极与第三晶体管M3的源极连接，构成第一节点；
[0011] 第二晶体管M2的漏极与第四晶体管M4的源极连接，构成第二节点；
[0012] 第三晶体管M3的漏极和栅极与电源端口VDD连接；
[0013] 第四晶体管M4的漏极和栅极与电源端口VDD连接；
[0014] 所述交叉耦合模块包括第五晶体管M5及第六晶体管M6，第五晶体管M5的漏极、第六晶体管M6的栅极和第一节点连接，第六晶体管M6的漏极、第五晶体管M5的栅极与第二节点连接，第五晶体管M5和第六晶体管M6的源极均与接地端口GND相连；
[0015] 所述输出缓存模块包括第八晶体管M8、第九晶体管M9、第十晶体管M10和第十一晶体管M11，
[0016] 第八晶体管M8的栅极与第一节点连接，其漏极与电源端口VDD连接，其源极与第十晶体管M10的漏极、第十晶体管M10的栅极、第十一晶体管M11的栅极连接，第十晶体管M10的源极与接地端口GND连接；
[0017] 第九晶体管M9的栅极与第二节点连接，其漏极与电源端口VDD连接，第九晶体管M9的源极及第十一晶体管M11的漏极均与输出端口OUT连接，所述第十一晶体管M11的源极与接地端口GND连接。
[0018] 本发明晶体管均为N型薄膜晶体管。
[0019] 所述差分输入模块及交叉耦合模块中的晶体管尺寸为左右对称。
[0020] 所述第三晶体管及第四晶体管的尺寸是第七晶体管尺寸的二分之一。
[0021] 所述输出缓存模块为差分转单端电路结构。
[0022] 所述差分输入模块采用N型TFT外加电压偏置充当尾电流源。
[0023] 所述交叉耦合模块与差分输入模块的含尾电流源的差分输入晶体管对并联。
[0024] 本发明有益效果：
[0025] (1)本发明通过交叉耦合晶体管对引入正反馈技术，实现增益自举功能，有效提高全N型管的运算放大电路的增益值；
[0026] (2)本发明将含尾电流源的差分输入对与交叉耦合晶体管对并联，实现运算放大电路增益值可调功能，提高了全N型管的运算放大电路增益调试的灵活度。
[0027] (3)本发明采用差分转单端电路结构做输出缓存单元不仅减小运算放大电路的输出阻抗，提高电路的带负载能力，而且实现将差分信号转成单信号输出，进一步拓宽电路的应用范围。
附图说明
[0028] 图1是运算放大电路的符号图；
[0029] 图2是本发明的运算放大电路的结构示意图；
[0030] 图3是现有技术中一种运算放大电路增益自举结构图。
具体实施方式
[0031] 下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
[0032] 实施例
[0033] 本发明实施例中采用的晶体管均可为薄膜晶体管或场效应晶体管或其他特性相同的器件。需要特别说明的是，本申请中关于“第一晶体管”、“第二晶体管”等描述仅是为了对功能和作用相同或者相近的晶体管进行区分，并不代表对电路晶体管使用数量以及次序的限定。
[0034] 如图1所示，一种增益可调的运算放大电路符号图，连接端口包括正反向输入口IN+、IN-，偏置电压端口VB、电源端口VDD、接地端口GND及输出端口OUT。
[0035] 如图2所示，一种全N型型管的增益可调的交叉耦合运算放大电路，包括差分输入模块11、交叉耦合模块12和输出缓存模块13。
[0036] 所述差分输入模块包括差分输入对，二极管连接的负载管和尾电流源。尾电流源能抑制输入共模电平的变化对差分输入管的工作以及输出电平的影响。当负载管尺寸是尾电流源晶体管尺寸的二分之一的时候，能有效抑制晶体管的阈值电压漂移对电路的稳定性影响。
[0037] 本实施例中差分输入模块包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第七晶体管M7；
[0038] 第一晶体管M1的源极、第二晶体管M2的源极和第七晶体管M7的漏极相连，第七晶体管M7的栅极与偏置电压端口VB连接，第七晶体管M7的源极与接地端口GND连接；
[0039] 第一晶体管M1的栅极与正向输入端口IN+相连，第二晶体管M2的栅极与负向输入端口IN-相连，
[0040] 第一晶体管M1的漏极与第三晶体管M3的源极连接，构成第一节点；
[0041] 第二晶体管M2的漏极与第四晶体管M4的源极连接，构成第二节点；
[0042] 第三晶体管M3的漏极和栅极与电源端口VDD连接；
[0043] 第四晶体管M4的漏极和栅极与电源端口VDD连接；
[0044] 所述交叉耦合模块是交叉耦合连接的晶体管对，将该模块与差分输入对并联，实现正反馈引入，有效提高整个运算放大器的增益。
[0045] 本实施例中交叉耦合模块包括第五晶体管M5及第六晶体管M6，第五晶体管M5的漏极、第六晶体管M6的栅极和第一节点连接，第六晶体管M6的漏极、第五晶体管M5的栅极与第二节点连接，第五晶体管M5和第六晶体管M6的源极均与接地端口GND相连；
[0046] 所述输出缓存模块是差分转单端模块，将输入级电路输出的两个差分信号反相叠加后转成单端口输出的信号。
[0047] 本实施例中输出缓存模块包括第八晶体管M8、第九晶体管M9、第十晶体管M10和第十一晶体管M11，
[0048] 第八晶体管M8的栅极与第一节点连接，其漏极与电源端口VDD连接，其源极与第十晶体管M10的漏极、第十晶体管M10的栅极、第十一晶体管M11的栅极连接，第十晶体管M10的源极与接地端口GND连接；
[0049] 第九晶体管M9的栅极与第二节点连接，其漏极与电源端口VDD连接，第九晶体管M9的源极及第十一晶体管M11的漏极均与输出端口OUT连接，所述第十一晶体管M11的源极与接地端口GND连接。
[0050] 本实施例中晶体管均为N型晶体管。
[0051] 本发明所提出的全N型管的运算放大电路的工作原理；
[0052] 交叉耦合连接的第五晶体管M5和第六晶体管M6可以看作为在差分输入模块11的负载端并联上一个的“负电阻”，该“负电阻”与差分输入模块11形成一个正向反馈的回路，因此能有效提高全N型的运算放大电路的增益。交叉耦合模块与差分输入管对并联连接，通过改变第七晶体管M7的栅极输入偏压值，能够改变流经第三晶体管M3和第五晶体管M5的电流比值，因电路左右对称，流经第四晶体管M4和第六晶体管M6的电流比值也同比例发生改变，从而能起到调节运算放大电路增益值大小作用。交叉耦合模块12引入的正反馈会导致差分输入模块11的输出阻抗变大，因此需要在模块11的输出端连接上输出缓存模块13，减小运算放大电路的输出阻抗，提高电路的工作性能和拓宽应用范围。
[0053] 上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
