源极驱动器

摘要

本发明公开一种源极驱动器。源极驱动器包含集成电路芯片、敏感电路以及至少一个凸块。敏感电路设置于集成电路芯片中。敏感电路包含所述至少一个电容器。所述至少一个凸块设置于集成电路芯片中，且所述至少一个凸块邻近于敏感电路。

权利要求

1.一种源极驱动器，其特征在于，包括：集成电路芯片；

取样保持电路，设置于所述集成电路芯片中，且所述取样保持电路包括至少一个电容器；以及

至少一个凸块，设置于所述集成电路芯片中，且所述至少一个凸块邻近于所述取样保持电路，

其中所述至少一个凸块与所述取样保持电路之间的第一距离小于所述至少一个凸块与所述集成电路芯片的一边界之间的第二距离。

2.如权利要求1所述的源极驱动器，其中所述至少一个凸块和所述取样保持电路设置于所述集成电路芯片的一特定区域中，且所述特定区域远离所述集成电路芯片的一边界，其中所述至少一个凸块为非输入输出凸块，且所述特定区域之外的区域包括至少另一凸块。

3.如权利要求1所述的源极驱动器，还包括：薄膜层，设置在所述集成电路芯片下方，且所述薄膜层与所述集成电路芯片通过所述至少一个凸块设置在一起，

其中具有所述取样保持电路的所述集成电路芯片的一侧设置为朝向所述薄膜层，且所述集成电路芯片与所述薄膜层之间存在一间隙。

4.如权利要求1所述的源极驱动器，其中所述源极驱动器还包括多个凸块，且所述多个凸块设置于所述集成电路芯片中且围绕所述取样保持电路。

5.如权利要求4所述的源极驱动器，其中所述多个凸块邻近地位于所述取样保持电路的至少两个侧面或所述取样保持电路的至少两个角落。

6.如权利要求1所述的源极驱动器，其中所述至少一个凸块形成封闭形状或开放形状以围绕所述取样保持电路。

7.一种源极驱动器，其特征在于，包括：集成电路芯片；

模拟至数字转换电路，设置于所述集成电路芯片中，且所述模拟至数字转换电路包括至少一个电容器；以及

至少一个凸块，设置于所述集成电路芯片中，且所述至少一个凸块邻近于所述模拟至数字转换电路，

其中所述至少一个凸块与所述模拟至数字转换电路之间的第一距离小于所述至少一个凸块与所述集成电路芯片的边界之间的第二距离。

8.如权利要求7所述的源极驱动器，其中所述至少一个凸块和所述模拟至数字转换电路设置于所述集成电路芯片的一特定区域中，且所述特定区域远离所述集成电路芯片的一边界，

其中所述至少一个凸块为非输入输出凸块，且所述特定区域之外的区域包括至少另一凸块。

9.如权利要求7所述的源极驱动器，还包括：薄膜层，设置在所述集成电路芯片下方，且所述薄膜层与所述集成电路芯片通过所述至少一个凸块设置在一起，

其中具有所述模拟至数字转换电路的所述集成电路芯片的一侧设置为朝向所述薄膜层，且所述集成电路芯片与所述薄膜层之间存在一间隙。

10.如权利要求7所述的源极驱动器，其中所述源极驱动器还包括多个凸块，且所述多个凸块设置于所述集成电路芯片中且围绕所述模拟至数字转换电路。

11.如权利要求10所述的源极驱动器，其中所述多个凸块邻近地位于所述模拟至数字转换电路的至少两个侧面或所述模拟至数字转换电路的至少两个角落。

12.如权利要求7所述的源极驱动器，其中所述至少一个凸块形成封闭形状或开放形状以围绕所述模拟至数字转换电路。

说明书

源极驱动器

技术领域

[0001] 本发明涉及一种显示驱动器，并且具体来说涉及一种用于显示面板的源极驱动器。

背景技术

[0002] 一般来说，显示驱动器的封装制作工艺可包含一些加热制作工艺，使得用于封装制作工艺的一些特定材料可形成于显示驱动器中。举例来说，在薄膜倒装封装(Chip On 
Film，COF)制作工艺中，显示驱动器的集成电路和柔性印刷电路(Flexible Printed 
Circuit，FPC)膜可通过加热金属材料或有机材料来设置在一起，其中金属材料或有机材料
可形成于显示驱动器与柔性印刷电路膜之间。然而，显示驱动器可包含一些敏感电路，例如
具有至少一个电容器的取样保持电路或模拟至数字转换电路。因此，显示驱动器对结构性
形变敏感，例如至少一个电容器的电容特征可随着由加热制作工艺导致的结构性形变而发
生变化。因此，如何有效地避免或减少由加热制作工艺导致的集成电路芯片的结构性形变
的影响，以下将提出几个实施例的解决方案。

发明内容

[0003] 本发明涉及一种源极驱动器，其能够有效地避免或减少由加热制作工艺导致的集成电路芯片的结构性形变的影响。

[0004] 本发明的源极驱动器包含集成电路芯片、取样保持电路以及至少一个凸块。取样保持电路设置于集成电路芯片中。取样保持电路包含至少一个电容器。至少一个凸块设置
于集成电路芯片中。至少一个凸块邻近于取样保持电路。

[0005] 在本发明的一实施例中，至少一个凸块与取样保持电路之间的第一距离小于至少一个凸块与集成电路芯片的边界之间的第二距离。

[0006] 在本发明的一实施例中，至少一个凸块和取样保持电路设置于集成电路芯片的特定区域中。特定区域远离集成电路芯片的边界。至少一个凸块是非输入输出凸块。特定区域
之外的区域包含至少另一凸块。

[0007] 在本发明的一实施例中，源极驱动器还包含薄膜层。薄膜层设置在集成电路芯片下方。薄膜层和集成电路芯片通过至少一个凸块设置在一起。具有取样保持电路的集成电
路芯片的一侧设置为朝向薄膜层，并且集成电路芯片与薄膜层之间存在间隙。

[0008] 在本发明的一实施例中，源极驱动器还包含多个凸块。多个凸块设置于集成电路芯片中且围绕取样保持电路。

[0009] 在本发明的一实施例中，多个凸块邻近地位于取样保持电路的至少两个侧面或取样保持电路的至少两个角落。

[0010] 在本发明的一实施例中，至少一个凸块形成封闭形状或开放形状以围绕取样保持电路。

[0011] 本发明的源极驱动器包含集成电路、模拟至数字转换电路以及至少一个凸块。模拟至数字转换电路设置于集成电路芯片中。模拟至数字转换电路包含至少一个电容器。至
少一个凸块设置于集成电路芯片中。至少一个凸块邻近于模拟至数字转换电路。

[0012] 在本发明的一实施例中，至少一个凸块与模拟至数字转换电路之间的第一距离小于至少一个凸块与集成电路芯片的边界之间的第二距离。

[0013] 在本发明的一实施例中，至少一个凸块和模拟至数字转换电路设置于集成电路芯片的特定区域中。特定区域远离集成电路芯片的边界。至少一个凸块是非输入输出凸块。特
定区域之外的区域包含至少另一凸块。

[0014] 在本发明的一实施例中，源极驱动器还包含薄膜层。薄膜层设置在集成电路芯片下方。薄膜层和集成电路芯片通过至少一个凸块设置在一起。具有模拟至数字转换电路的
集成电路芯片的一侧设置为朝向薄膜层，并且集成电路芯片与薄膜层之间存在间隙。

[0015] 在本发明的一实施例中，源极驱动器还包含多个凸块。多个凸块设置于集成电路芯片中且围绕模拟至数字转换电路。

[0016] 在本发明的一实施例中，多个凸块邻近地位于模拟至数字转换电路的至少两个侧面或模拟至数字转换电路的至少两个角落。

[0017] 在本发明的一实施例中，至少一个凸块形成封闭形状或开放形状以围绕模拟至数字转换电路。

[0018] 基于上述，本发明的源极驱动器可通过另外设置至少一个凸块来有效地避免或减少由加热制作工艺导致的集成电路芯片的结构性形变的影响。至少一个凸块设置于集成电
路芯片与薄膜层之间，并且至少一个凸块邻近于敏感电路，从而在加热制作工艺期间有效
地维持集成电路芯片的结构。

[0019] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

[0020] 图1为本发明的实施例的源极驱动器的框图；

[0021] 图2为本发明的实施例的源极驱动器的侧视图；

[0022] 图3为本发明的实施例的取样保持单元的电路图；

[0023] 图4为本发明的第一实施例的集成电路芯片的沿第三方向P3的俯视图；

[0024] 图5为本发明的第二实施例的集成电路芯片的沿第三方向P3的俯视图；

[0025] 图6为本发明的第三实施例的集成电路芯片的沿第三方向P3的俯视图；

[0026] 图7为本发明的第四实施例的集成电路芯片的沿第三方向P3的俯视图。

[0027] 符号说明

[0028] 100、200：源极驱动器

[0029] 110：感测电路

[0030] 111：取样保持电路

[0031] 112：模拟至数字转换电路

[0032] 120：驱动电路

[0033] 210、410、510、610、710：集成电路芯片

[0034] 220、420、520、620、720：敏感电路

[0035] 230：薄膜层

[0036] 240、440_1、440_2、540_1、540_2、540_3、540_4、540_5、640_1、640_2、640_3、640_4、640_5、640_6、640_7、640_8、640_9、640_10、640_11、640_12、740：凸块

[0037] 311：取样保持单元

[0038] 411、511、611、711：特定区域

[0039] C：电容器

[0040] P1：第一方向

[0041] P2：第二方向

[0042] P3：第三方向

[0043] S1：开关

[0044] Vin：输入端

[0045] Vout：输出端

[0046] Vr：参考电压

具体实施方式

[0047] 应理解，在不脱离本发明的范围的情况下，可以利用其它实施例，且可以作出结构性改变。此外，应理解，本文所使用的措词和术语是出于描述的目的且不应被视为是限制性
的。本文中使用“包含”、“包括”或“具有”和其变化形式意在涵盖其后列出的项和其等效物
以及额外项。除非另有限制，否则本文中术语“连接”、“耦接”以及“设置”和其变化形式是广
义上使用的并且涵盖直接和间接连接、耦接以及设置。

[0048] 图1是示出根据本发明的实施例的源极驱动器的框图。参看图1，源极驱动器(Source driver)100包含感测电路110和驱动电路120。感测电路110耦接到驱动电路120。
感测电路110包含取样保持(Sample‑and‑hold)电路111和模拟至数字转换(Analog‑to‑
digital conversion)电路112。取样保持电路111耦接到模拟至数字转换电路112。源极驱
动器100可配置成驱动有机发光二极管(Organic Light‑Emitting Diode,OLED)显示面板
或发光二极管(Light‑Emitting Diode,LED)显示面板等，但本发明不限于此。在本实施例
中，感测电路110配置成通过取样保持电路111和模拟至数字转换电路112而感测和采样面
板以提供面板的面板状态信息到例如定时控制器(Timing Controller,TCON)，且驱动电路
120可基于面板的面板状态信息而相对应地调整用于面板的驱动信号。

[0049] 举例来说，在本发明的一些实施例中，源极驱动器100可配置成驱动有机发光二极管(OLED)显示面板。由于有机发光二极管显示面板的老化问题，源极驱动器100可通过感测
电路110感测有机发光二极管显示面板的多个像素单元，以在驱动面板期间监测像素单元
的亮度衰减，且源极驱动器100可通过驱动电路120相对应地补偿像素单元的驱动电压以维
持像素单元的亮度。因此，源极驱动器100可包含一或多个敏感电路，例如取样保持电路111
和模拟至数字转换电路112。

[0050] 更具体地说，在本发明的一些实施例中，源极驱动器100可通过薄膜倒装封装(Chip On Film,COF)制作工艺而制造，因此源极驱动器100可在薄膜倒装封装制作工艺期
间由加热制作工艺处理。此外，取样保持电路111和模拟至数字转换电路112可设置于集成
电路(Integrated Circuit,IC)芯片的主动(有源)区域(Active region)中，且取样保持电
路111和模拟至数字转换电路112可相应地包含至少一个电容器(Capacitor)。然而，由于电
容器的结构特性，取样保持电路111和模拟至数字转换电路112对由加热制作工艺导致的结
构性形变敏感。也就是说，如果集成电路芯片在加热制作工艺之后发生弯曲(Bending)，那
么在取样保持电路111或模拟至数字转换电路112中的电容器的电特性可相应地改变，导致
取样保持电路111的样本结果或模拟至数字转换电路112的转换结果将对应地发生错误。因
此，本发明的源极驱动器100还包含设置于集成电路芯片中且邻近于取样保持电路111或模
拟至数字转换电路112的至少一个凸块(Bump)以提供支撑力来保护取样保持电路111或模
拟至数字转换电路112中的电容器。

[0051] 图2是示出根据本发明的实施例的源极驱动器的侧视图。参看图2，源极驱动器200包含集成电路芯片210、敏感电路220、薄膜层230以及凸块240。在本实施例中，敏感电路220
可包含上述图1的实施例的取样保持电路111和模拟至数字转换电路112中的至少一个，但
本发明不限于此。敏感电路220可包含至少一个电容器，且敏感电路220设置于集成电路芯
片210中。在本实施例中，薄膜层230设置在集成电路芯片210下方，且集成电路芯片210通过
凸块240设置于薄膜层230上。在本实施例中，凸块240可提供固定高度和支撑力到集成电路
芯片210中的敏感电路220。

[0052] 举例来说，凸块240可附接到集成电路芯片210的金属层和薄膜层230的另一金属层。因此，集成电路芯片210固定在薄膜层230中且平行于由第一方向P1和第二方向P2形成
的平面。在本实施例中，薄膜层230可以是柔性印刷电路(Flexible Printed Circuit,FPC)
膜，但本发明不限于此。应注意，具有敏感电路220的集成电路芯片210的一个侧面设置为朝
向薄膜层230，且集成电路芯片210与薄膜层230之间存在间隙。相较于只利用一些凸块设置
于集成电路芯片210的边界上且远离敏感电路220设置的方式，在本实施例中，凸块240设置
为邻近于敏感电路220，因此凸块240可有效地保持和保护具有敏感电路220的集成电路芯
片210的至少一部分以避免或减少由加热制作工艺导致的结构性形变。举例来说，结构性形
变意味着在加热制作工艺之后集成电路芯片210的部分可能朝着第三方向P3或其它方向弯
曲。第一方向P1、第二方向P2以及第三方向P3彼此垂直。另外，凸块240可为金球(Gold 
ball)或锡球(Solder ball)等，但本发明不限于此。

[0053] 图3是示出根据本发明的实施例的取样保持单元的电路图。参看图3，在本发明的一些实施例中，上述取样保持电路可包含一或多个如图3的取样保持单元311。取样保持单
元311包含开关S1和电容器C。开关S1连接于输入端Vin与输出端Vout之间，且电容器C连接
于输入端Vin与参考电压Vr之间。举例来说，输入端Vin耦接到显示面板的像素单元，且当开
关S1闭合时，取样保持单元311配置成接收像素单元的电压取样，使得当开关S1打开时，电
容器C将存储此电压取样。然而，如上述实施例所示，取样保持单元311的电容器C对由加热
制作工艺导致的结构性形变敏感，且因此取样保持单元311的周围区域可具有一或多个凸
块。

[0054] 图4是示出根据本发明的第一实施例的集成电路芯片的沿第三方向P3的俯视图。参看图4，集成电路芯片410包含敏感电路420以及两个凸块440_1、440_2，且敏感电路420以
及凸块440_1、440_2设置于集成电路芯片410的特定区域411中。特定区域可远离集成电路
芯片410的边界。此外，集成电路芯片410可还包含其它电路，例如上述实施例的驱动电路，
且本发明不限制集成电路芯片410中的其它电路的设置位置。

[0055] 在本实施例中，敏感电路420可包含上述取样保持电路或上述模拟至数字转换电路中的至少一个，因此敏感电路420还可包含至少一个电容器。敏感电路420可以是细长形
状，且凸块440_1、440_2沿第一方向P1邻近地位于集成电路芯片410的两个侧面上，使得凸
块440_1、440_2可至少有效地避免或减少在第一方向P1上由加热制作工艺导致的集成电路
芯片410的特定区域411的结构性形变。然而，凸块440_1、440_2的设置位置未受图4限制。在
另一实施例中，凸块440_1、440_2可沿第二方向P2邻近地位于敏感电路420的另外两个侧面
上，或可邻近地位于敏感电路420的任何两个角落。此外，集成电路芯片410的凸块的数量也
不受图4限制。在又一实施例中，在特定区域411中，集成电路芯片410可还包含更多凸块。

[0056] 应注意，在本实施例中，凸块440_1与敏感电路420之间的距离小于凸块440_1与集成电路芯片410的边界之间的距离，且凸块440_2与敏感电路420之间的距离小于凸块440_2
与集成电路芯片410的边界之间的距离。此外，凸块440_1、440_2为非输入输出(Input/
Output)凸块，或凸块440_1、440_2不耦接到任何输入输出焊垫。凸块440_1、440_2可相应地
耦接到电源(Power)焊垫、接地(Ground)焊垫或虚设(Floating)焊垫，但本发明不限于此。
然而，在本发明的一些实施例中，集成电路芯片410可还包含至少另一凸块，且所述至少另
一凸块位于特定区域411之外的区域，其中至少另一凸块可耦接到输入输出焊垫。

[0057] 图5是示出根据本发明的第二实施例的集成电路芯片的沿第三方向P3的俯视图。参看图5，集成电路芯片510包含敏感电路520和四个凸块540_1～540_4，且敏感电路520和
凸块540_1～540_4设置于集成电路芯片510的特定区域511中。此外，集成电路芯片510可还
包含其它电路，例如上述实施例的驱动电路，且本发明不限制集成电路芯片510中的其它电
路的设置位置。

[0058] 与图4的实施例相比较，凸块540_1～540_4邻近地位于集成电路芯片510的四个角落，使得凸块540_1～540_4可有效地避免或减少由加热制作工艺导致的集成电路芯片510
的特定区域511的结构性形变的影响。然而，凸块的数量和凸块540_1～540_4的设置位置未
受图5限制。在另一实施例中，集成电路芯片510可还包含更多凸块。

[0059] 在本实施例中，凸块540_1～540_4中的每一个与敏感电路520之间的距离相应地小于凸块540_1～540_4中的每一个与集成电路芯片510的边界之间的距离。此外，凸块540_
1～540_4为非输入输出凸块，或凸块540_1～540_4不耦接到任何输入输出焊垫。凸块540_1
～540_4可相应地耦接到电源焊垫、接地焊垫或虚设焊垫，但本发明不限于此。然而，在本发
明的一些实施例中，集成电路芯片510可还包含至少另一凸块，且所述至少另一凸块位于特
定区域511之外的区域，其中至少另一凸块可耦接到输入输出焊垫。

[0060] 图6是示出根据本发明的第三实施例的集成电路芯片的沿第三方向P3的俯视图。参看图6，集成电路芯片610包含敏感电路620和多个凸块640_1～640_12，且敏感电路620和
凸块640_1～640_12设置于集成电路芯片610的特定区域611内。此外，集成电路芯片610可
还包含其它电路，例如上述实施例的驱动电路，且本发明不限制集成电路芯片610中的其它
电路的设置位置。

[0061] 与图4的实施例相比较，凸块640_1～640_12邻近地位于集成电路芯片610的围绕件上，使得凸块640_1～640_12可有效地避免或减少由加热制作工艺导致的集成电路芯片
610的特定区域611的结构性形变的影响。然而，凸块的数量和凸块640_1～640_12的设置位
置未受图6限制。在另一实施例中，集成电路芯片610可还包含更多或更少凸块。

[0062] 在本实施例中，凸块640_1～640_12中的每一个与敏感电路620之间的距离相应地小于凸块640_1～640_12中的每一个与集成电路芯片610的边界之间的距离。此外，凸块
640_1～640_12为非输入输出凸块，或凸块640_1～640_12不耦接到任何输入输出焊垫。凸
块640_1～640_12可相应地耦接到电源焊垫、接地焊垫或虚设焊垫，但本发明不限于此。然
而，在本发明的一些实施例中，集成电路芯片610可还包含至少另一凸块，且所述至少另一
凸块位于特定区域611之外的区域，其中至少另一凸块可耦接到输入输出焊垫。

[0063] 图7是示出根据本发明的第四实施例的集成电路芯片的沿第三方向P3的俯视图。参看图7，集成电路芯片710包含敏感电路720和凸块740，且敏感电路720和凸块740设置于
集成电路芯片710的特定区域711内。凸块740形成封闭形状以围绕敏感电路720，但本发明
不限于此。在另一实施例中，凸块740可形成开放形状以围绕敏感电路720。此外，集成电路
芯片710可还包含其它电路，例如上述实施例的驱动电路，且本发明不限制集成电路芯片
710中的其它电路的设置位置。

[0064] 与图4的实施例相比较，凸块740邻近地位于集成电路芯片710，使得凸块740可有效地避免或减少由加热制作工艺导致的集成电路芯片710的特定区域711的结构性形变的
影响。然而，凸块740的数量和凸块740的设置位置未受图7限制。在另一实施例中，集成电路
芯片710可还包含更多凸块。

[0065] 在本实施例中，凸块740与敏感电路720之间的距离小于凸块740与集成电路芯片710的边界之间的距离。此外，凸块740为非输入输出凸块，或凸块740不耦接到任何输入输
出焊垫。凸块740可相应地耦接到电源焊垫、接地焊垫或虚设焊垫，但本发明不限于此。然
而，在本发明的一些实施例中，集成电路芯片710可还包含至少另一凸块，且所述至少另一
凸块位于特定区域711之外的区域，其中至少另一凸块可耦接到输入输出焊垫。

[0066] 综上所述，本发明的源极驱动器可有效地避免或减少由加热制作工艺导致的集成电路芯片的结构性形变的影响。本发明的源极驱动器可通过将至少一个凸块设置在邻近于
集成电路中的敏感电路的周围来保护集成电路的敏感电路，进而在加热制作工艺之后有效
地避免集成电路芯片折弯。并且，敏感电路可包含取样保持电路和模拟至数字转换电路中
的至少一个。

[0067] 虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发
明的保护范围应当以附上的权利要求所界定的为准。