数据电流产生电路、驱动方法、驱动芯片和显示面板

摘要

本发明公开了一种数据电流产生电路、驱动方法、驱动芯片和显示面板。该数据电流产生电路的数据电压产生模块输出数据电压至数据电压输出控制模块；数据电压输出控制模块的第二电容存储数据电压；并输出数据电压至电流输出晶体管的栅极；补偿控制模块将电流输出晶体管的阈值电压输入电流输出晶体管的栅极；第一电容存储电流输出晶体管栅极的电压；电流输出晶体管用于根据栅极的数据电压输出数据电流。本发明通过补偿控制模块控制第一电容存储电流输出晶体管的阈值电压至电流输出晶体管的栅极，补偿电流输出晶体管的阈值电压对数据电流的影响，从而可以提高数据电压与数据电流的匹配程度，进而提高了显示面板的均一性。

权利要求

1.一种数据电流产生电路，其特征在于，包括数据电压产生模块、数据电压输出控制模块、补偿控制模块、第一电容和电流输出晶体管；

所述数据电压产生模块与所述数据电压输出控制模块电连接，用于输出数据电压至所述数据电压输出控制模块；所述数据电压输出控制模块包括至少一个第二电容，所述第二电容的第二极与所述数据电流产生电路的第一电源端电连接；所述第二电容用于存储所述数据电压；

所述数据电压输出控制模块与所述电流输出晶体管的栅极电连接，用于输出所述数据电压至所述电流输出晶体管的栅极；

所述补偿控制模块连接在所述电流输出晶体管的栅极和第一极之间；所述补偿控制模块用于将所述电流输出晶体管的阈值电压输入所述电流输出晶体管的栅极；所述第一电容的第一极与所述电流输出晶体管的栅极电连接，所述第一电容的第二极与所述第一电源端电连接，用于存储所述电流输出晶体管栅极的电压；所述电流输出晶体管的第二极与所述第一电源端电连接，所述电流输出晶体管的第一极作为所述数据电流产生电路的输出端，用于根据所述栅极的数据电压输出数据电流。

2.根据权利要求1所述的数据电流产生电路，其特征在于，所述数据电压输出控制模块包括第一晶体管、第二晶体管和一个第二电容；

所述第一晶体管的栅极与复位控制信号输入端电连接，所述第一晶体管的第一极与数据电压产生模块电连接，所述第一晶体管的第二极与所述第二电容的第一极和所述第二晶体管的第一极电连接，所述第二晶体管的栅极与反向复位控制信号输入端电连接，所述第二晶体管的第二极与所述电流输出晶体管的栅极电连接。

3.根据权利要求2所述的数据电流产生电路，其特征在于，所述补偿控制模块包括第三晶体管和第四晶体管；

所述第三晶体管的栅极与第一控制信号输入端电连接，所述第三晶体管的第一极与初始化电压输入端电连接，所述第三晶体管的第二极和所述第四晶体管的第一极均与所述电流输出晶体管的栅极电连接，所述第四晶体管的栅极与第二控制信号输入端电连接，所述第四晶体管的第二极与所述电流输出晶体管的第一极电连接。

4.根据权利要求3所述的数据电流产生电路，其特征在于，所述第一电容的电容值大于所述第二电容的电容值。

5.根据权利要求2所述的数据电流产生电路，其特征在于，还包括电位钳位晶体管和分压电容；所述第二晶体管的第二极通过所述分压电容与所述电流输出晶体管的栅极电连接；

所述电位钳位晶体管的栅极与所述复位控制信号输入端电连接，所述电位钳位晶体管的第一极与第一电位输入端电连接，所述电位钳位晶体管的第二极与第二晶体管的第二极和所述分压电容的第一极电连接；所述分压电容的第二极与所述电流输出晶体管的栅极电连接。

6.根据权利要求1所述的数据电流产生电路，其特征在于，所述数据电压产生模块包括多个两路选通器，每一所述两路选通器的第一输入端与第一电平输出端电连接，每一所述两路选通器的第二输入端与第二电平输出端电连接；每一所述两路选通器的输出端与所述数据电压输出控制模块的输入端电连接。

7.根据权利要求6所述的数据电流产生电路，其特征在于，所述第一电平输出端输出的第一电平与所述第二电平输出端输出的第二电平为相邻的gamma电压。

8.根据权利要求6所述的数据电流产生电路，其特征在于，所述数据电压输出控制模块包括多个第一开关、多个第二电容和多个第二开关；

多个所述第一开关的第一端分别与所述两路选通器的输出端一一对应电连接，多个所述第一开关的第二端分别与多个所述第二开关的第一端一一对应电连接，多个所述第二开关的第二端均与所述电流输出晶体管的栅极电连接，多个所述第二电容的第一极分别与多个所述第一开关的第二端一一对应电连接。

9.根据权利要求8所述的数据电流产生电路，其特征在于，还包括第三开关和分压电容；多个所述第二开关的第二端均通过所述分压电容与所述电流输出晶体管的栅极电连接；

所述第三开关的第一端与第一电位输入端电连接，所述第三开关的第二端与所述第二开关的第二端和所述分压电容的第一极电连接。

10.一种数据电流驱动芯片，其特征在于，包括权利要求1-9任一项所述的数据电流产生电路。

11.一种显示面板，其特征在于，包括显示区和非显示区；所述显示区设置有多个像素电路，所述非显示区设置有权利要求1-9任一项所述的数据电流产生电路；所述像素电路通过数据线和开关模块与所述数据电流产生电路电连接；所述数据电流产生电路通过所述数据线和所述开关模块为所述像素电路提供数据电流。

12.根据权利要求11所述的显示面板，其特征在于，还包括第五晶体管；所述开关模块包括开关晶体管；

所述第五晶体管的栅极与复位控制信号输入端电连接，所述第五晶体管的第一极与所述像素电路的第一参考电压输入端电连接，所述第五晶体管的第二极与所述像素电路的数据电流输入端电连接；所述开关晶体管的栅极与所述像素电路的开关控制信号输入端电连接，所述开关晶体管的第一极与所述数据电流产生电路的电流转换晶体管的第一极电连接，所述开关晶体管的第二极与所述像素电路的数据电流输入端电连接。

13.根据权利要求12所述的显示面板，其特征在于，所述像素电路包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第三电容和发光器件；

所述第六晶体管的第一极和所述第七晶体管的第一极与所述像素电路的数据电流输入端电连接，所述第六晶体管的第二极与所述第八晶体管的栅极和所述第三电容的第一极电连接，所述第六晶体管的栅极和所述第七晶体管的栅极与所述像素电路的扫描信号输入端电连接，所述第七晶体管的第二极与所述第八晶体管的第二极电连接，所述第八晶体管的第一极与所述像素电路的第一电源信号输入端电连接；所述第三电容的第二极与所述像素电路的第二参考电压输入端电连接，所述第八晶体管的第二极与所述第九晶体管的第一极电连接，所述第九晶体管的栅极与所述像素电路的发光控制信号输入端电连接，所述第九晶体管的第二极与所述发光器件的阳极电连接，所述发光器件的阴极与所述像素电路的第二电源信号输入端电连接。

14.一种数据电流产生电路的驱动方法，用于驱动权利要求1-9任一项所述的数据电流产生电路，其特征在于，包括：在第一阶段，控制所述数据电流产生电路的数据电压产生模块输出数据电压至数据电压输出控制模块，同时控制补偿控制模块将电流输出晶体管的阈值电压输入所述电流输出晶体管的栅极；

在第二阶段，控制所述数据电压输出控制模块输出所述数据电压至所述电流输出晶体管的栅极；所述电流输出晶体管根据所述栅极的数据电压输出驱动电流。

说明书

数据电流产生电路、驱动方法、驱动芯片和显示面板

技术领域

[0001] 本发明实施例涉及显示技术领域，尤其涉及一种数据电流产生电路、驱动方法、驱动芯片和显示面板。

背景技术

[0002] 电流型像素驱动电路包括为像素电路提供数据电流的像素驱动电流产生电路。像素驱动电流产生电路可以将数据电压转换为数据电流，为像素电路提供数据电流。在像素驱动电流产生电路将数据电压转换为数据电流的过程中，由于产生数据电流的晶体管具有阈值电压，使得转换后的数据电流相对于数据电压会有一定的偏差，造成显示面板的均一性比较差。

发明内容

[0003] 本发明提供一种数据电流产生电路、驱动方法、驱动芯片和显示面板，以提高显示面板的均一性。

[0004] 第一方面，本发明实施例提供了一种数据电流产生电路，包括数据电压产生模块、数据电压输出控制模块、补偿控制模块、第一电容和电流输出晶体管；

[0005] 所述数据电压产生模块与所述数据电压输出控制模块电连接，用于输出数据电压至所述数据电压输出控制模块；所述数据电压输出控制模块包括至少一个第二电容，所述第二电容的第二极与所述数据电流产生电路的第一电源端电连接；所述第二电容用于存储所述数据电压；

[0006] 所述数据电压输出控制模块与所述电流输出晶体管的栅极电连接，用于输出所述数据电压至所述电流输出晶体管的栅极；

[0007] 所述补偿控制模块连接在所述电流输出晶体管的栅极和第一极之间；所述补偿控制模块用于将所述电流输出晶体管的阈值电压输入所述电流输出晶体管的栅极；所述第一电容的第一极与所述电流输出晶体管的栅极电连接，所述第一电容的第二极与所述第一电源端电连接，用于存储所述电流输出晶体管栅极的电压；所述电流输出晶体管用于根据所述栅极的数据电压输出数据电流。

[0008] 可选地，所述数据电压输出控制模块包括第一晶体管、第二晶体管和一个第二电容；

[0009] 所述第一晶体管的栅极与复位控制信号输入端电连接，所述第一晶体管的第一极与数据电压产生模块电连接，所述第一晶体管的第二极与所述第二电容的第一极和所述第二晶体管的第一极电连接，所述第二晶体管的栅极与反向复位控制信号输入端电连接，所述第二晶体管的第二极与所述电流输出晶体管的栅极电连接。

[0010] 可选地，所述补偿控制模块包括第三晶体管和第四晶体管；

[0011] 所述第三晶体管的栅极与第一控制信号输入端电连接，所述第三晶体管的第一极与初始化电压输入端电连接，所述第三晶体管的第二极和所述第四晶体管的第一极均与所述电流输出晶体管的栅极电连接，所述第四晶体管的栅极与第二控制信号输入端电连接，所述第四晶体管的第二极与所述电流输出晶体管的第一极电连接。

[0012] 可选地，所述第一电容的电容值大于所述第二电容的电容值。

[0013] 可选地，还包括电位钳位晶体管和分压电容；所述第二晶体管的第二极通过所述分压电容与所述电流输出晶体管的栅极电连接；

[0014] 所述电位钳位晶体管的栅极与所述复位控制信号输入端电连接，所述电位钳位晶体管的第一极与第一电位输入端电连接，所述电位钳位晶体管的第二极与第二晶体管的第二极和所述分压电容的第一极电连接；所述分压电容的第二极与所述电流输出晶体管的栅极电连接。

[0015] 可选地，所述数据电压产生模块包括多个两路选通器，每一所述两路选通器的第一输入端与第一电平输出端电连接，每一所述两路选通器的第二输入端与第二电平输出端电连接；每一所述两路选通开关的输出端与所述数据电压输出控制模块的输入端电连接。

[0016] 可选地，所述第一电平输出端输出的第一电平与所述第二电平输出端输出的第二电平为相邻的gamma电压。

[0017] 可选地，所述数据电压输出控制模块包括多个第一开关、多个第二电容和多个第二开关；

[0018] 多个所述第一开关的第一端分别与所述两路选通器的输出端一一对应电连接，多个所述第一开关的第二端分别与多个所述第二开关的第一端一一对应电连接，多个所述第二开关的第二端均与所述电流输出晶体管的栅极电连接，多个所述第二电容的第一极分别与多个所述第一开关的第二端一一对应电连接。

[0019] 可选地，还包括第三开关和分压电容；多个所述第二开关的第二端均通过所述分压电容与所述电流输出晶体管的栅极电连接；

[0020] 所述第三开关的第一端与第一电位输入端电连接，所述第三开关的第二端与所述第二开关的第二端和所述分压电容的第一极电连接。

[0021] 第二方面，本发明实施例还提供了一种数据电流驱动芯片，包括本发明任意实施例提供的数据电流产生电路。

[0022] 第三方面，本发明实施例还提供了一种显示面板，包括显示区和非显示区；所述显示区设置有多个像素电路，所述非显示区设置有本发明任意实施例提供的数据电流产生电路；所述像素电路通过数据线和开关模块与所述数据电流产生电路电连接；所述数据电流产生电路通过所述数据线和所述开关模块为所述像素电路提供数据电流。

[0023] 可选地，显示面板还包括第五晶体管；所述开关模块包括开关晶体管；

[0024] 所述第五晶体管的栅极与复位控制信号输入端电连接，所述第五晶体管的第一极与所述像素电路的第一参考电压输入端电连接，所述第五晶体管的第二极与所述像素电路的数据电流输入端电连接；所述开关晶体管的栅极与所述像素电路的开关控制信号输入端电连接，所述开关晶体管的第一极与所述数据电流产生电路的电流转换晶体管的第一极电连接，所述开关晶体管的第二极与所述像素电路的数据电流输入端电连接。

[0025] 可选地，所述像素电路包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第三电容和发光器件；

[0026] 所述第六晶体管的第一极和所述第七晶体管的第一极与所述像素电路的数据电流输入端电连接，所述第六晶体管的第二极与所述第八晶体管的栅极和所述第三电容的第一极电连接，所述第六晶体管的栅极和所述第七晶体管的栅极与所述像素电路的扫描信号输入端电连接，所述第七晶体管的第二极与所述第八晶体管的第二极电连接，所述第八晶体管的第一极与所述像素电路的第一电源信号输入端电连接；所述第三电容的第二极与所述像素电路的第二参考电压输入端电连接，所述第八晶体管的第二极与所述第九晶体管的第一极电连接，所述第九晶体管的栅极与所述像素电路的发光控制信号输入端电连接，所述第九晶体管的第二极与所述发光器件的阳极电连接，所述发光器件的阴极与所述像素电路的第二电源信号输入端电连接。

[0027] 第四方面，本发明实施例还提供了一种数据电流产生电路的驱动方法，用于驱动本发明任意实施例提供的数据电流产生电路，其特征在于，包括：

[0028] 在第一阶段，控制所述数据电流产生电路的数据电压产生模块输出数据电压至数据电压输出控制模块，同时控制补偿控制模块将电流输出晶体管的阈值电压输入所述电流输出晶体管的栅极；

[0029] 在第二阶段，控制所述数据电压输出控制模块输出所述数据电压至所述电流输出晶体管的栅极；所述电流输出晶体管根据所述栅极的数据电压输出驱动电流。

[0030] 本发明实施例的技术方案，数据电流产生电路包括数据电压输出控制模块、补偿控制模块和第一电容，数据电压输出控制模块包括第二电容。第二电容存储数据电压，补偿控制模块将电流输出晶体管的阈值电压输入电流输出晶体管的栅极，第一电容存储电流输出晶体管栅极的电压。在数据电流产生电路工作的过程中，数据电压输出控制模块中的第一电容先存储数据电压，同时补偿控制模块控制第一电容存储电流输出晶体管的阈值电压至电流输出晶体管的栅极，然后数据电压输出控制模块中的第一电容与第二电容并联，使得电流输出晶体管的栅极电压与电流输出晶体管的阈值电压相关，当电流输出晶体管输出数据电流时，补偿电流输出晶体管的阈值电压对数据电流的影响，从而可以提高数据电压与数据电流的匹配程度，进而提高了显示面板的均一性。

附图说明

[0031] 图1为现有的一种像素电路的结构示意图；

[0032] 图2为现有的一种数据电流产生电路为像素电路提供数据电流的结构示意图；

[0033] 图3为图2对应的一种时序图；

[0034] 图4为本发明实施例提供的一种数据电流产生电路的结构示意图；

[0035] 图5为本发明实施例提供的另一种数据电流产生电路的结构示意图；

[0036] 图6为图5的数据电流产生电路的一种时序图；

[0037] 图7为本发明实施例提供的另一种数据电流产生电路的结构示意图；

[0038] 图8为本发明实施例提供的另一种数据电流产生电路的结构示意图；

[0039] 图9为本发明实施例提供的另一种数据电流产生电路的结构示意图；

[0040] 图10为本发明实施例提供的一种显示面板的结构示意图；

[0041] 图11为本发明实施例提供的一种数据驱动电路输出数据电流驱动像素电路工作的结构示意图；

[0042] 图12为图11对应的一种时序图；

[0043] 图13为本发明实施例提供的一种数据电流产生电路的驱动方法的流程图。

具体实施方式

[0044] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

[0045] 图1为现有的一种像素电路的结构示意图。如图1所示，该像素电路包括第一P型晶体管P1、第二P型晶体管P2、第三P型晶体管P3、第四P型晶体管P4、存储电容Cst和发光器件D1。在像素电路工作的数据写入阶段，扫描信号线WS输出扫描信号控制第三P型晶体管P3和第四P型晶体管P4导通，第一P型晶体管P1处于二极管状态，使得数据电流I_DATA通过第三P型晶体管P3和第四P型晶体管P4输入至第一P型晶体管P1的栅极，并通过存储电容Cst保持。在像素电路工作的发光阶段，发光控制信号线EMIT控制第二P型晶体管P2导通，形成数据电流通路，第一P型晶体管P1输出数据电流驱动发光器件D1发光。图2为现有的一种数据电流产生电路为像素电路提供数据电流的结构示意图。图3为图2对应的一种时序图。如图2所示，数据电流产生电路10包括源极驱动运算放大器（Source Operational Amplifier，SOP）、第一N型晶体管N1和第二N型晶体管N2。数据电流产生电路10通过数据线与像素电路连接。在数据线上，还包括用于开关作用的第三N型晶体管N3，以及用于复位的第四N型晶体管N4。

[0046] 结合图2和图3，在驱动像素电路工作的过程中，SOP的输入端输入数模转换器（Digital to Analog Converter，DAC）输出的第一电平和第二电平。DAC的输入端输入gamma电压。当gamma电压包括65个电压值时，第一电平和第二电平为DAC根据数据DATA<7:0>中的DATA<7:2>选择的gamma电压GAMMA<65:1>中相邻的两个gamma电压。其中，DATA<7:0>为8bit的数字信号，DATA<7:2>为DATA<7:0>中的高6bit。SOP根据数据DATA<1:0>将第一电平和第二电平电压内插出灰阶对应的数据电压V_DATA，并输出至第二N型晶体管N2。其中，DATA<1:0>为DATA<7:0>中的低2bit。SOP可以是多位的内插电路，也可以是单位增益的buffer电路。

[0047] 在驱动像素电路工作的复位阶段t1，复位控制信号输入端SA输出的复位控制信号为高电平，开关控制输入端SB1输出的开关控制信号为低电平，扫描信号线WS输出的扫描信号为低电平，发光控制信号线EMIT输出的发光控制信号为低电平，此时第二N型晶体管N2、第四N型晶体管N4、第三P型晶体管P3和第四P型晶体管P4导通，SOP输出的数据电压V_DATA通过第二N型晶体管N2输入第一N型晶体管N1的栅极，并通过电容保持。同时初始化信号VREF_RST通过第四N型晶体管N4写至第一P型晶体管P1的栅极和发光器件D1的阳极，对第一P型晶体管P1和发光器件D1进行初始化。

[0048] 在驱动像素电路工作的数据写入阶段t2，复位控制信号输入端SA输出的复位控制信号为低电平，开关控制输入端SB1输出的开关控制信号为高电平，扫描信号线WS输出的扫描信号为低电平，发光控制信号线EMIT输出的发光控制信号为高电平，此时第三N型晶体管N3、第三P型晶体管P3和第四P型晶体管P4导通，第一N型晶体管N1根据栅极的数据电压V_DATA形成数据电流，通过第三N型晶体管N3第三P型晶体管P3和第四P型晶体管P4输入至第一P型晶体管P1的栅极，并通过存储电容Cst保持。

[0049] 在驱动像素电路工作的发光阶段t3，复位控制信号输入端SA输出的复位控制信号为高电平，开关控制输入端SB1输出的开关控制信号为低电平，扫描信号线WS输出的扫描信号为高电平，发光控制信号线EMIT输出的发光控制信号为低电平。此时第二P型晶体管P2导通，形成数据电流通路，第一P型晶体管P1输出数据电流驱动发光器件D1发光。同时第二N型晶体管N2和第四N型晶体管N4导通，为下一帧输出数据电压V_DATA做准备。

[0050] 由上述驱动像素电路的工作过程可知，第一N型晶体管N1将数据电压V_DATA转换成电流为像素电路提供数据电流I_DATA。而第一N型晶体管N1具有阈值电压，使得第一N型晶体管N1转换后的数据电流I_DATA与数据电压V_DATA具有一定的偏差，从而导致不同的数据电流产生电路10输出的数据电流I_DATA不同，造成发光器件的发光亮度不同，使得显示面板的均一性比较差。

[0051] 图4为本发明实施例提供的一种数据电流产生电路的结构示意图。如图4所示，该数据电流产生电路包括数据电压产生模块110、数据电压输出控制模块120、补偿控制模块130、第一电容C1和电流输出晶体管Tout；数据电压产生模块110与数据电压输出控制模块
120电连接，用于输出数据电压Vdata至数据电压输出控制模块120；数据电压输出控制模块
120包括至少一个第二电容C2，第二电容C2的第二极与数据电流产生电路的第一电源端VEE电连接；第二电容C2用于存储数据电压Vdata；数据电压输出控制模块120与电流输出晶体管Tout的栅极电连接，用于输出数据电压Vdata至电流输出晶体管Tout的栅极；补偿控制模块130连接在电流输出晶体管Tout的栅极和第一极之间；补偿控制模块130用于将电流输出晶体管Tout的阈值电压Vth输入电流输出晶体管Tout的栅极；第一电容C1的第一极与电流输出晶体管Tout的栅极电连接，第一电容C1的第二极与第一电源端VEE电连接，用于存储电流输出晶体管Tout栅极的电压；电流输出晶体管Tout用于根据栅极的数据电压Vdata输出数据电流Idata。

[0052] 具体地，数据电压产生模块110输出数据电压Vdata。数据电压输出控制模块120可以包括第一开关控制单元121和第二开关控制单元122。第一开关单元121和第二开关单元122的状态相反，即第一开关单元121和第二开关单元122一个导通，另外一个截止。当第一开关单元121导通时，第二开关单元122截止，数据电压Vdata输入至第二电容C2，第二电容C2保持数据电压Vdata。同时补偿控制模块130先将初始化电压输入端VINT输入的初始化电压输入至电流输出晶体管Tout的栅极，第一电容C1保持初始化电压。然后补偿控制模块130控制电流输出晶体管Tout的栅极和漏极短接，使电流输出晶体管Tout形成二极管连接方式，电流输出晶体管Tout会形成电流直至电流输出晶体管Tout的栅极电压下降为电流输出晶体管Tout的阈值电压Vth，此时第一电容C1保持电流输出晶体管Tout的阈值电压Vth。当第二开关单元122导通时，第一开关单元121截止。第二电容C2和第一电容C1并联，并与电流输出晶体管Tout的栅极电连接，因此电流输出晶体管Tout的栅极电压为第二电容C2和第一电容C1耦合后存储的电压，为（c2*Vdata+ c1*Vth）/（c1+ c2），其中c1为第一电容的电容值，c2为第二电容C2的电容值。当第一电容C1的电容值大于第二电容C2的电容值时，（c2*Vdata+ c1*Vth）/（c1+ c2）约等于（c2/c1）*Vdata+ Vth，则流过电流输出晶体管Tout的电流为 （1），其中， 为电流输出晶体管Tout的载流子迁移率，
为电流输出晶体管Tout的沟道电容常数，W为电流输出晶体管Tout的沟道宽度，L为电流输出晶体管Tout的沟道长度。因此，电流输出晶体管Tout形成的电流不受电流输出晶体管Tout的阈值电压Vth的影响，数据电流产生电路输出的数据电流Idata与数据电压Vdata相匹配，从而提高了显示面板的均一性。

[0053] 图5为本发明实施例提供的另一种数据电流产生电路的结构示意图。如图5所示，数据电压输出控制模块包括第一晶体管T1、第二晶体管T2和一个第二电容C2；第一晶体管T1的栅极与复位控制信号输入端RST电连接，第一晶体管T1的第一极与数据电压产生模块110电连接，第一晶体管T1的第二极与第二电容C2的第一极和第二晶体管T2的第一极电连接，第二晶体管T2的栅极与反向复位控制信号输入端XRST电连接，第二晶体管T2的第二极与电流输出晶体管Tout的栅极电连接。

[0054] 具体地，图5中示例性地示出了第一晶体管T1和第二晶体管T2均为N型晶体管。复位控制信号输入端RST输入的复位控制信号与反向复位控制信号输入端XRST输入的反向复位控制信号互为高低电平不同的控制信号。当复位控制信号输入端RST输入的复位控制信号为高电平时，反向复位控制信号输入端XRST输入的反向复位控制信号为低电平，此时第一晶体管T1导通，第二晶体管T2截止。当复位控制信号输入端RST输入的复位控制信号为低电平时，反向复位控制信号输入端XRST输入的反向复位控制信号为高电平，此时第一晶体管T1截止，第二晶体管T2导通。

[0055] 继续参考图5，补偿控制模块130包括第三晶体管T3和第四晶体管T4；第三晶体管T3的栅极与第一控制信号输入端CTRL1电连接，第三晶体管T3的第一极与初始化电压输入端VINT电连接，第三晶体管T3的第二极和第四晶体管T4的第一极均与电流输出晶体管Tout的栅极电连接，第四晶体管T4的栅极与第二控制信号输入端CTRL2电连接，第四晶体管T4的第二极与电流输出晶体管Tout的第一极电连接。

[0056] 图6为图5的数据电流产生电路的一种时序图。其中，rst为复位控制信号输入端RST输入的复位控制信号的时序，xrst为反向复位控制信号输入端XRST输入的反向复位控制信号的时序，ctrl1为第一控制信号输入端CTRL1输入的第一控制信号的时序，ctrl2为第二控制信号输入端CTRL2输入的第二控制信号的时序。以下以第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4为N型晶体管为例，结合图5和图6说明数据电流产生电路的工作原理。

[0057] 在第一阶段t11，rst为高电平，xrst为低电平，ctrl1为高电平，ctrl2为低电平，此时第一晶体管T1和第三晶体管T3导通。数据电压产生模块110输出的数据电压Vdata通过第一晶体管T1输入至第二电容C2，第二电容C2存储数据电压Vdata。同时初始化电压输入端VINT输入的初始化电压通过第三晶体管T3输入电流输出晶体管Tout的栅极，并通过第一电容C1保持初始化电压。示例性地，初始化电压大于电流输出晶体管Tout的阈值电压Vth。

[0058] 在第二阶段t12，rst为高电平，xrst为低电平，ctrl1为低电平，ctrl2为高电平，此时第一晶体管T1和第四晶体管T4导通。第四晶体管T4导通使得电流输出晶体管Tout的栅极和漏极短接，电流输出晶体管Tout形成二极管连接方式，电流输出晶体管Tout会形成电流直至电流输出晶体管Tout的栅极电压下降为电流输出晶体管Tout的阈值电压Vth，此时第一电容C1保持电流输出晶体管Tout的阈值电压Vth。

[0059] 在第三阶段t13，rst为低电平，xrst为高电平，ctrl1为低电平，ctrl2为低电平，此时第二晶体管T2导通。第二电容C2和第一电容C1并联，并与电流输出晶体管Tout的栅极电连接，电流输出晶体管Tout的栅极电压为（c2*Vdata+ c1*Vth）/（c1+ c2），其中c1为第一电容的电容值，c2为第二电容C2的电容值。当第一电容C1的电容值大于第二电容C2的电容值时，（c2*Vdata+ c1*Vth）/（c1+ c2）约等于（c2/c1）*Vdata+ Vth，则流过电流输出晶体管Tout的电流为 ，因此，电流输出晶体管Tout形成的电流不受电流输出晶体管Tout的阈值电压Vth的影响，数据电流产生电路输出的数据电流Idata与数据电压Vdata相匹配，从而提高了显示面板的均一性。

[0060] 可选地，第一电容的电容值大于第二电容的电容值。

[0061] 具体地，当第二晶体管T2导通时，电流输出晶体管Tout的栅极电压为（c2*Vdata+ c1*Vth）/（c1+ c2）。由此可知，通过设置第一电容的电容值大于第二电容的电容值，使得c1*Vth/（c1+  c2）尽可能的约等于Vth，从而使电流输出晶体管Tout的电流为。优选地，第一电容的电容值远大于第二电容的电容值，示例性地，第一电容的电容值为第二电容的电容值的百倍，从而更好的补偿电流输出晶体管Tout的阈值电压，提高显示面板的均一性。

[0062] 另外，输出晶体管Tout的电流为 ，因此可以通过调节第一电容的电容值c1和第二电容的电容值c2的比值，进而调节输出晶体管Tout的电流与数据电压Vdata的比例关系。因此，在保持输出晶体管Tout的电流一定的情况下，可以通过调节 ，使数据电压Vdata的范围增加，因此可以实现无需更改电路即可调节数据电压Vdata的范围。

[0063] 图7为本发明实施例提供的另一种数据电流产生电路的结构示意图。如图7所示，数据电流产生电路还包括电位钳位晶体管Td和分压电容Cs；第二晶体管T2的第二极通过分压电容Cs与电流输出晶体管Tout的栅极电连接；电位钳位晶体管Td的栅极与复位控制信号输入端RST电连接，电位钳位晶体管Td的第一极与第一电位输入端V1电连接，电位钳位晶体管Td的第二极与第二晶体管T2的第二极和分压电容Cs的第一极电连接；分压电容Cs的第二极与电流输出晶体管Tout的栅极电连接。

[0064] 具体地，电位钳位晶体管Td的类型与第一晶体管T1的类型可以相同，示例性地，可以为N型晶体管。因此电位钳位晶体管Td与第一晶体管T1同时导通或关断。第一电位输入端V1输入的第一电位信号可以为任意电位的信号，用于对分压电容Cs的第一极的电位进行钳位，避免分压电容Cs的第一极浮动。示例性地，第一电位输入端V1接地，避免额外设置与第一电位输入端V1连接的线路。结合图6和图7说明数据电流产生电路的工作原理。

[0065] 在第一阶段t11，rst为高电平，xrst为低电平，ctrl1为高电平，ctrl2为低电平，此时第一晶体管T1、第三晶体管T3和电位钳位晶体管Td导通。数据电压产生模块110输出的数据电压Vdata通过第一晶体管T1输入至第二电容C2，第二电容C2存储数据电压Vdata。同时第一电位输入端V1输入的第一电位信号对分压电容Cs的第一极进行钳位，使得分压电容Cs的第一极的电位为v1。另外，初始化电压输入端VINT输入的初始化电压通过第三晶体管T3输入电流输出晶体管Tout的栅极，并通过第一电容C1保持初始化电压。示例性地，初始化电压大于电流输出晶体管Tout的阈值电压Vth。

[0066] 在第二阶段t12，rst为高电平，xrst为低电平，ctrl1为低电平，ctrl2为高电平，此时第一晶体管T1、第四晶体管T4和电位钳位晶体管Td导通。第四晶体管T4导通使得电流输出晶体管Tout的栅极和漏极短接，电流输出晶体管Tout形成二极管连接方式，电流输出晶体管Tout会形成电流直至电流输出晶体管Tout的栅极电压下降为电流输出晶体管Tout的阈值电压Vth，此时第一电容C1保持电流输出晶体管Tout的阈值电压Vth，分压电容Cs第一极的电位为v1，第二极的电位为电流输出晶体管Tout的阈值电压Vth。

[0067] 在第三阶段t13，rst为低电平，xrst为高电平，ctrl1为低电平，ctrl2为低电平，此时第二晶体管T2导通，电位钳位晶体管Td截止。第二电容C2和分压电容Cs串联后与第一电容C1并联，并与电流输出晶体管Tout的栅极电连接，电流输出晶体管Tout的栅极电压为Vdata/（1+c2/c1 + c2/cs）+Vth，其中c1为第一电容的电容值，c2为第二电容C2的电容值，cs为 分压电 容Cs 的电 容值。则流过电 流输 出晶体 管To ut的电 流 为，因此，电流输出晶体管Tout形成的电流不受电流输出晶体管Tout的阈值电压Vth的影响，数据电流产生电路输出的数据电流Idata与数据电压Vdata相匹配，从而提高了显示面板的均一性。

[0068] 图8为本发明实施例提供的另一种数据电流产生电路的结构示意图。如图8所示，数据电压产生模块110包括多个两路选通器111，每一两路选通器111的第一输入端Vin1与第一电平输出端VH电连接，每一两路选通器的第二输入端Vin2与第二电平输出端VL电连接；每一两路选通器111的输出端Vout1与数据电压输出控制模块120的输入端电连接。

[0069] 具体地，第一电平输出端VH为DAC输出的第一电平，第二电平输出端VL为DAC输出的第二电平。DAC为gamma电压输出电路，因此第一电平和第二电平为显示面板对应的gamma电压。可选地，第一电平输出端VH输出的第一电平与第二电平输出端VL输出的第二电平为相邻的gamma电压。在数据电压产生模块110中，多个两路选通器111对相邻的gamma电压进行分压，从而可以实现相邻gamma电压内插为多个灰阶电压的过程。

[0070] 在图8中，示例性地示出了4个两路选通器111，每个两路选通器111可以选择输出第一电平或第二电平，因此4个两路选通器111可以组合输出4个数据电压Vdata，因此数据电压产生模块110可以将第一电平和第二电平内插为4个灰阶对应的数据电压Vdata。

[0071] 需要说明的是，图8中仅是示例性地示出了4个两路选通器111。在其他实施例中，在显示面板的灰阶一定时，当gamma电压的数量比较少，需要将相邻gamma电压内插为更多个灰阶对应的数据电压Vdata，此时数据电压产生模块110可以包括更多个两路选通器111。

[0072] 继续参考图8，数据电压输出控制模块120包括多个第一开关121、多个第二电容C2和多个第二开关122；多个第一开关121的第一端分别与两路选通器111的输出端Vout1一一对应电连接，多个第一开关121的第二端分别与多个第二开关122的第一端一一对应电连接，多个第二开关122的第二端均与电流输出晶体管Tout的栅极电连接，多个第二电容C2的第一极分别与多个第一开关121的第二端一一对应电连接。

[0073] 具体地，图8中示例性地示出了4个两路选通器111，因此对应的包括4个第一开关121、4个第二电容C2和4个第二开关122。4个第一开关121同时导通或截止，4个第二开关122同时导通或截止。并且，第一开关121和第二开关122的状态相反。示例性地，第一开关121通过复位控制信号输入端输入的控制信号控制其导通或截止，第二开关122通过反向复位控制信号输入端输入的反向控制信号控制其导通或截止。当第一开关121导通时，4个两路选通器111输出的电压存储至4个第二电容C2上。当第二开关122导通时，4个第二电容C2与第一电容C1并联，并将存储的电压输出至电流输出晶体管Tout的栅极。

[0074] 另外，4个第二电容C2上存储的电压与两路选通器111选通的通路相关。示例性地，设第一电平为Vh，第二电平为Vl。当4个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，4个第二电容C2上均存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为4*Vl/4=Vl。此时电流输出晶体管Tout的栅源电压为VGS=4*c1/c2*Vl。

[0075] 当其中一个两路选通器111的输出端Vout1与第一输入端Vin1电连接，另外三个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，一个第二电容C2上存储第一电平Vh，3个第二电容C2上存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为（Vh+3*Vl）/4。此时电流输出晶体管Tout的栅源电压为VGS=c1/c2*（3*Vl+Vh）。

[0076] 当其中两个两路选通器111的输出端Vout1与第一输入端Vin1电连接，另外两个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，两个第二电容C2上存储第一电平Vh，两个第二电容C2上存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为（2*Vh+2*Vl）/4。此时电流输出晶体管Tout的栅源电压为VGS=c1/c2*（2*Vl+2*Vh）。

[0077] 当其中三个两路选通器111的输出端Vout1与第一输入端Vin1电连接，另外一个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，三个第二电容C2上存储第一电平Vh，一个第二电容C2上存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为（3*Vh+Vl）/4。此时电流输出晶体管Tout的栅源电压为VGS=c1/c2*（Vl+3*Vh）。

[0078] 由此可知，数据电压产生模块包括多个两路选通器，通过多个两路选通器111输出不同的电平值，然后数据电压输出控制模块通过第二电容存储不同电平值，从而使得数据电压输出控制模块输出不同的数据电压，实现由gamma电压内插为数据电压的过程。相对于现有技术中的数据电压产生模块和数据电压输出控制模块，本技术方案中的数据电压产生模块和数据电压输出控制模块仅需简单的元件即可实现内插功能，其占用面积比较小，从而可以减小数据电流产生电路的占用面积。当数据电流产生电路集成于数据驱动电路中设置于显示面板的非显示区时，有利于减小数据驱动电路占用显示面板的面积，从而有利于显示面板的窄边框设计。

[0079] 图9为本发明实施例提供的另一种数据电流产生电路的结构示意图。如图9所示，数据电流产生电路还包括第三开关123和分压电容Cs；多个第二开关122的第二端均通过分压电容Cs与电流输出晶体管Tout的栅极电连接；第三开关123的第一端与第一电位输入端V1电连接，第三开关123的第二端与第二开关122的第二端和分压电容Cs的第一极电连接。

[0080] 具体地，第一电位输入端V1输入的第一电位信号可以为任意电位的信号，用于对分压电容Cs的第一极的电位进行钳位，避免分压电容Cs的第一极浮动。第三开关123可以与第一开关121同时导通或截止。设第一电平为Vh，第二电平为Vl，以下分析数据电压产生模块110输出的数据电压。

[0081] 当4个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，4个第二电容C2上均存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为4*Vl/4=Vl。此时电流输出晶体管Tout的栅源电压为VGS=Vl/(1+c2/c1+c2/cs)。

[0082] 当其中一个两路选通器111的输出端Vout1与第一输入端Vin1电连接，另外三个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，一个第二电容C2上存储第一电平Vh，3个第二电容C2上存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为（Vh+3*Vl）/4。此时电流输出晶体管Tout的栅源电压为VGS=(3*Vl+Vh)/[4*(1+c2/c1+c2/cs)]。

[0083] 当其中两个两路选通器111的输出端Vout1与第一输入端Vin1电连接，另外两个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，两个第二电容C2上存储第一电平Vh，两个第二电容C2上存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为（2*Vh+2*Vl）/4。此时电流输出晶体管Tout的栅源电压为VGS=(2*Vl+2*Vh)/[4*(1+c2/c1+c2/cs)]。

[0084] 当其中三个两路选通器111的输出端Vout1与第一输入端Vin1电连接，另外一个两路选通器111的输出端Vout1均与第二输入端Vin2电连接时，在第一开关121导通时，三个第二电容C2上存储第一电平Vh，一个第二电容C2上存储第二电平Vl。当第二开关122导通时，4个电容并联，数据电压产生模块110输出的数据电压为（3*Vh+Vl）/4。此时电流输出晶体管Tout的栅源电压为VGS=(Vl+3*Vh)/[4*(1+c2/c1+c2/cs)]。

[0085] 同理，本技术方案中的数据电压产生模块和数据电压输出控制模块仅需简单的元件即可实现内插功能，其占用面积比较小，从而可以减小数据电流产生电路的占用面积。当数据电流产生电路集成于数据驱动电路中设置于显示面板的非显示区时，有利于减小数据驱动电路占用显示面板的面积，从而有利于显示面板的窄边框设计。

[0086] 本发明实施例还提供一种数据电流驱动芯片。该数据电流驱动芯片包括本发明任意实施例提供的数据电流产生电路，因此具有本发明任意实施例提供的数据电流产生电路的全部技术特征，从而具有本发明任意实施例提供的数据电流产生电路的有益效果，此处不再赘述。

[0087] 本发明实施例还提供一种显示面板。图10为本发明实施例提供的一种显示面板的结构示意图。如图10所示，该显示面板20包括显示区210和非显示区220；显示区210设置有多个像素电路，非显示区220设置有本发明任意实施例提供的数据电流产生电路；像素电路通过数据线224和开关模块225与数据电流产生电路电连接；数据电流产生电路通过数据线224和开关模块225为像素电路提供数据电流。

[0088] 具体地，显示区210包括多个像素单元211，每个像素单元211包括一个像素电路。非显示区220包括栅极驱动电路221和数据驱动电路222，栅极驱动电路221通过扫描线223为像素电路提供扫描信号，数据驱动电路222通过数据线223为像素电路提供数据电流。像素电路在扫描信号的作用下，连通与之对应的数据信号线224。在开关模块225导通时，数据信号线224通过从数据驱动电路222中的数据电流产生电路获取数据电流，并传输至像素电路，像素电路依此实现显示面板的显示。

[0089] 示例性地，图11为本发明实施例提供的一种数据驱动电路输出数据电流驱动像素电路工作的结构示意图。结合图10和图11，显示面板还包括第五晶体管T5；开关模块225包括开关晶体管Ts；第五晶体管T5的栅极与复位控制信号输入端RST电连接，第五晶体管T5的第一极与像素电路的第一参考电压输入端VREF_RST电连接，第五晶体管T5的第二极与像素电路的数据电流输入端VDATA电连接；开关晶体管Ts的栅极与像素电路的开关控制信号输入端SB电连接，开关晶体管Ts的第一极与数据电流产生电路的电流转换晶体管Tout的第一极电连接，开关晶体管Ts的第二极与像素电路的数据电流输入端VDATA电连接。

[0090] 具体地，当开关控制信号输入端SB输入的开关控制信号控制开关晶体管Ts导通时，电流转换晶体管Tout输出的数据电流通过像素电路的数据电流输入端VDATA提供至像素电路。

[0091] 继续参考图11，像素电路包括像素电路包括第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第三电容C3和发光器件OLED；第六晶体管T6的第一极和第七晶体管T7的第一极与像素电路的数据电流输入端VDATA电连接，第六晶体管T6的第二极与第八晶体管T8的栅极和第三电容C3的第一极电连接，第六晶体管T6的栅极和第七晶体管T7的栅极与像素电路的扫描信号输入端S1电连接，第七晶体管T7的第二极与第八晶体管T8的第二极电连接，第八晶体管T8的第一极与像素电路的第一电源信号输入端VDD电连接；第三电容C3的第二极与像素电路的第二参考电压输入端VREF2电连接，第八晶体管T8的第二极与第九晶体管T9的第一极电连接，第九晶体管T9的栅极与像素电路的发光控制信号输入端E1电连接，第九晶体管T9的第二极与发光器件OLED的阳极电连接，发光器件OLED的阴极与像素电路的第二电源信号输入端VSS电连接。

[0092] 图12为图11对应的一种时序图。其中，rst为复位控制信号输入端RST输入的复位控制信号的时序，xrst为反向复位控制信号输入端XRST输入的反向复位控制信号的时序，ctrl1为第一控制信号输入端CTRL1输入的第一控制信号的时序，ctrl2为第二控制信号输入端CTRL2输入的第二控制信号的时序，sb为开关控制信号输入端SB输入的开关控制信号的时序，s1为扫描信号输入端S1输入的扫描信号的实现，e1为发光控制信号输入端E1输入的发光控制信号的时序。以下结合图11和图12具体说明图11的工作原理。

[0093] 需要说明的是，数据驱动电路222包括DAC电路2221和数据电流产生电路2222。DAC电路2221为数据电流产生电路2222提供gamma电压。数据电流产生电路2222中的数据电压产生模块110形成数据电压并输出。

[0094] 在第一阶段t21，rst为高电平，xrst为低电平，ctrl1为高电平，ctrl2为低电平，sb为低电平，e1为低电平，s1为低电平。此时第一晶体管T1、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7和第九晶体管T9导通。数据电压产生模块110输出的数据电压通过第一晶体管T1输入至第二电容C2，第二电容C2存储数据电压。初始化电压输入端VINT输入的初始化电压通过第三晶体管T3输入电流输出晶体管Tout的栅极，并通过第一电容C1保持初始化电压。同时，第一参考参考电压通过第五晶体管T5、第六晶体管T6和第七晶体管T7输入至第八晶体管T8的栅极和发光器件OLED的阳极，对第八晶体管T8的栅极和发光器件OLED的阳极进行初始化。

[0095] 在第二阶段t22，rst为高电平，xrst为低电平，ctrl1为低电平，ctrl2为高电平，sb为低电平，e1为低电平，s1为低电平。此时第一晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第九晶体管T9导通。第四晶体管T4导通使得电流输出晶体管Tout的栅极和漏极短接，电流输出晶体管Tout形成二极管连接方式，电流输出晶体管Tout会形成电流直至电流输出晶体管Tout的栅极电压下降为电流输出晶体管Tout的阈值电压，此时第一电容C1保持电流输出晶体管Tout的阈值电压。

[0096] 在第三阶段t23，rst为低电平，xrst为高电平，ctrl1为低电平，ctrl2为低电平，sb为高电平，e1为高电平，s1为低电平，此时第二晶体管T2、开关晶体管Ts、第六晶体管T6和第七晶体管T7导通，电流输出晶体管Tout的栅极输入数据电压和电流输出晶体管Tout的阈值电压，并使电流输出晶体管Tout导通。电流输出晶体管Tout根据电流输出晶体管Tout的栅极电压形成数据电流，并通过开关晶体管Ts、第六晶体管T6和第七晶体管T7输入至第八晶体管T8的栅极，并通过第三电容C3保持。

[0097] 在第四阶段t24，rst为高电平，xrst为低电平，ctrl1为高电平，ctrl2为低电平，sb为低电平，e1为低电平，s1为高电平，此时第一晶体管T1、第三晶体管T3和第九晶体管T9导通，形成数据电流通路。第八晶体管T8输出数据电流通过第九晶体管T9至发光器件OLED，发光器件OLED响应数据电流发光。同时，第一晶体管T1和第三晶体管T3导通，为下一帧输出数据电压做准备。

[0098] 本发明实施例还提供了一种数据电流产生电路的驱动方法，用于驱动本发明任意实施例提供的数据电流产生电路。图13为本发明实施例提供的一种数据电流产生电路的驱动方法的流程图。如图13所示，该驱动方法包括：

[0099] S31、在第一阶段，控制数据电流产生电路的数据电压产生模块输出数据电压至数据电压输出控制模块，同时控制补偿控制模块将电流输出晶体管的阈值电压输入电流输出晶体管的栅极；

[0100] S32、在第二阶段，控制数据电压输出控制模块输出数据电压至电流输出晶体管的栅极；电流输出晶体管根据栅极的数据电压输出驱动电流。

[0101] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。