一种安全的任意切换芯片工作模式的方法和芯片

摘要

本发明涉及集成电路领域，特别是微控制器领域的一种用于任意切换芯片工作模式的一种方法及芯片。包括至少第一工作模式与第二工作模式，所述芯片在收到第一信号时，由所述第一工作模式切换至所述第二工作模式，所述第一信号由至少第一解析方式和第二解析方式进行解析，所述第一解析方式为数字信号解析方式，所述第二解析方式为模拟信号解析方式，解决了工作可靠性和易用性的问题。

权利要求

1.一种安全的任意切换芯片工作模式的方法，其特征在于：所述芯片包括至少第一工作模式与第二工作模式，所述芯片在收到第一信号时，由所述第一工作模式切换至所述第二工作模式，所述第一信号由至少第一解析方式和第二解析方式进行解析，所述第一解析方式为数字信号解析方式，所述第二解析方式为模拟信号解析方式；

所述数字信号解析方式具体为判断电压是否大于或小于第一基准电压一定百分比来确定信号逻辑，所述模拟信号解析方式具体为判断电压是否大于或小于第二基准电压一定的量来确定信号逻辑。

2.如权利要求1所述的任意切换芯片工作模式的方法，其特征在于：所述数字信号解析方式为：大于α*VDD1时判定为第一逻辑，小于β*VDD1时判定为第二逻辑，其中VDD1为第一基准电压，第一逻辑与第二逻辑相反，第一逻辑为0时，第二逻辑为1，第一逻辑为1时，第二逻辑为0，0<β<α<1；

所述模拟信号解析方式为：大于VDD2+a小于VDD2+b时判定为第三逻辑，小于VDD2‑m大于VDD2‑n时判定为第四逻辑，其中VDD2为第二基准电压，第三逻辑与第四逻辑相反，第三逻辑为0时，第四逻辑为1，第四逻辑为1时，第三逻辑为0，a

或者所述模拟信号解析方式为：大于VDD3‑c且小于VDD3+c时判定为第五逻辑，小于VDD3‑c或大于VDD3+c时判定为第六逻辑，其中VDD3为第三基准电压，第五逻辑与第六逻辑相反，第五逻辑为0时，第六逻辑为1，第六逻辑为1时，第五逻辑为0，0

3.如权利要求1所述的任意切换芯片工作模式的方法，其特征在于所述第一解析方式最多连续解析M位数据，所述第二解析方式最多连续解析N位数据，其中M、N为正整数。

4.如权利要求1所述的任意切换芯片工作模式的方法，其特征在于所述第一信号不小于6位。

5.如权利要求1所述的任意切换芯片工作模式的方法，其特征在于：所述芯片还收到时钟信号，所述时钟信号由至少两种解析模式进行解析，所述至少两种解析模式不同之处在于信号等级不同，所述信号等级作用在于确定收到的信号是0还是1。

6.如权利要求1所述的任意切换芯片工作模式的方法，其特征在于：同时使用至少两个解析器，至少一个按照数字信号解析，至少一个按照模拟信号解析。

7.如权利要求6所述的任意切换芯片工作模式的方法，其特征在于，所述第一信号同时使用所述两个解析器进行解析，数据信号采用所述两个解析器进行解析。

8.一种安全的任意切换芯片工作模式的芯片，其特征在于使用如权利要求1‑7任意一项所述的任意切换芯片工作模式的方法进行工作模式切换。

说明书

一种安全的任意切换芯片工作模式的方法和芯片

技术领域

[0001] 本发明涉及集成电路领域，特别是微控制器领域的一种用于任意切换芯片工作模式的一种方法及芯片。

背景技术

[0002] 随着集成电路的功能越来越复杂，目前基础电路通常会包含多种工作模式，一种用于正常的工作，一种或多种模式用于芯片测试或者芯片编程。各种工作模式要求互不干
扰独立运行，又能够自由切换。为了防止在正常工作模式下因为外部干扰等各种原因导致
芯片发生不期望的状态切换，一般情况下，进入测试或者编程模式的要求复杂，在正常工作
模式下很难直接切换到测试或者编程模式，为芯片使用带来了不必要的麻烦。

发明内容

[0003] 本发明针对上述缺点，发明了一种安全的任意切换芯片工作模式的方法。该方法可以让芯片在支持的多种工作模式中任意切换，又不会担心因为外部干扰导致芯片发生不
期望的模式切换。

[0004] 现有工作模式切换电路切换方式一般有两种，一种是使用专用引脚进行切换；第二种是复用正常功能的引脚，在引脚上输入特定的数字通信时序，使芯片切换工作状态。方
法一的缺点是占用一个专用引脚，浪费引脚资源，方法二的缺点是容易受到干扰而错误的
切换，引脚正常工作时还需要刻意避开切换所使用的时序。

[0005] 现有切换电路一般使用数字解析方式，在工作中容易受到外部干扰而错误的切换，本发明提出了一种模拟和数字混合的通信协议，解决了工作可靠性和易用性的问题。

附图说明

[0006] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明
的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据
这些附图获得其它的附图。

[0007] 图1芯片正常工作的情况；

[0008] 图2芯片受到干扰的情况；

[0009] 图3几种不同信号解析方式；

[0010] 图4同时使用数字和模拟解析方式进行解析；

[0011] 图5时钟信号使用不同解析方式进行解析。

具体实施方式

[0012] 现有切换电路一般使用数字解析方式，在工作中容易受到外部干扰而错误的切换，以发送011101信号将芯片的正常工作模式切换为测试模式为例；如图1所示，在正常工
作模式下，希望发送001101给芯片，当大于VIH时判定为逻辑1，当小于VIL时判定为逻辑0，
当无干扰因素时，一切工作正常，芯片收到001101的信号。

[0013] 但是由于环境等因素的干扰，数据信号的电压发生变化，如图2所示，由于干扰的影响，芯片收到的电压波动，在第二个时隙中，本应小于VIL的电压变成了大于VIH，此时正
常的数据信号001101的第二位由0错误地变成1，而011101为芯片切换到测试模式的触发信
号，本应正常接收数据的芯片意外地切换到了测试模式，影响了芯片的正常工作。

[0014] 在本发明中，为了达到抗干扰的目的，引入了数字信号解析方式和模拟信号解析方式协同工作的方法。

[0015] 所述数字信号解析方式具体为判断电压是否大于或小于基准电压一定百分比来。示例性地，电路判定电压大于0.7VDD为逻辑1，小于0.3VDD为逻辑0，如图3数字时隙所示。当
然，0和1的逻辑可以反过来。

[0016] 所述模拟信号解析方式具体为判断电压是否大于或小于基准电压一定的量。

[0017] 示例性地，模拟方式的第一种实现方式可以是电压在基准判定电压附近一定范围内波动时判定为1，超过波动范围时判定为0。当然，0和1的逻辑可以反过来，如图3中模拟1
时隙所示。示例性地，如电路判定电压大于VDD‑a且小于VDD+a为逻辑0，电压小于VDD‑a或大
于VDD+a为逻辑1，此设定只为一示例性设定，并不代表全部实施方式，本领域技术人员可以
根据实际需求修改具体数据。

[0018] 示例性地，模拟方式的第二种实现方式可以是电压在大于基准判定电压一定范围内时判定为1，在小于基准判定电压一定范围内时判定为0，其它范围则为错误，如图3中模
拟2时隙所示，其中E表示错误。当然，0和1的逻辑可以反过来。示例性地，如电路判定电压大
于VDD+a小于VDD+a+b为逻辑1，小于VDD‑a大于VDD‑a‑b为逻辑0,此外为通信错误，此设定只
为一示例性设定，并不代表全部实施方式，本领域技术人员可以根据实际需求修改具体数
据。

[0019] 在一个实施例中，工作模式切换信号的判定采用数字解析方式和模拟解析方式协同工作的方法。

[0020] 示例性地，如图4所示，在第1和第2个时隙中采用数字信号协议，即发送0时输入的电压小于0.3VDD，发送1时输入的电压大于0.7VDD，图4中前两个时隙发送了01信号；在第3‑
6时隙中，采用模式信号协议，即发送0时输入的电压小于VDD‑1，发送1时输入的电压大于
VDD+1，图4中第3‑6时隙发送了1101信号。在本例中采用了上文所述的模拟方式的第二种实
现方式，需要指出的是，上文所述的模拟方式的第一种实现方式也可以实现，原理类似，此
处不再赘述。

[0021] 为了说明该实施例的有益效果，以正常的数据信号以数字方式进行解析为例，欲发送010101的数据信号，如果在第3个时隙中，由于干扰，造成电压波动，芯片收到的电压大
于0.7VDD，此时如果切换信号也采用数字方式进行解析，则该数据则会解析为011101的芯
片切换信号。

[0022] 在本实施例中，在第3时隙中，切换信号采用了模拟方式，只有大于VDD+1时才有可能被误解，通常干扰信号会在正常信号上下波动，因此大于VDD+1的概率较低，信号被误解
析的概率变低。即使在第3时隙中，由于干扰剧烈，电压信号真的大于VDD+1被误解析，由于
后面还有几个时隙采用了模拟解析方式，由于其与正常的数据信号的解析方式不同，每个
时隙出差错的概率已经比较小了，整个信号解析出错的概率会越来越小，如果将切换信号
设计得稍长，则出错的概率几乎为0。

[0023] 基于上述任一实施例，在一个实施例中，为了能够同时以数字和模拟两种方法解析，同时使用两个解析器，一个按照数字信号解析，一个按照模拟信号解析。对于普通信号
可以采用数字或模拟方式进行解析。对于混合信号，可以混合使用两组信号，并根据预设的
解析规律进行组合，如果产生了正确的切换信号则进行工作模式切换；示例性地，为了解析
出切换信号，在每2个时隙取数字解析值，每4个时隙取模拟解析值，2与4均为一简单示例，
还可以选择其它任意地组合，如2时隙数字解析，4时隙模拟解析然后又接3时隙数字解析等
等。

[0024] 基于上述任一实施例，在一个实施例中，为了降低解析出错的概率，在解析切换信号时，最多连续采用M个时隙的数字解析方式，最多连续采用N个时隙的模拟解析方式。其中
M、N为不小于1的正整数，M与N越小，不同的解析方式切换的频率就越高，此时出错的概率就
越小。M与N的具体大小在此不做过多限制，具体可根据芯片工作的环境进行测试确定。

[0025] 基于上述任一实施例，在一个实施例中，为了降低解析出错的概率，切换信号长度不小于K位，其中K为不小于2的正整数，K越大则需要解析的信号位数越多，出错的概率就越
小，本发明的实施例中K为6。K的具体大小在此不做过多限制，具体可根据芯片工作的环境
进度测试确定。

[0026] 由于时钟信号也是基于电压的信号，当环境中存在干扰时，时钟信号同样可能受到干扰，导致时间上升沿或下降沿没有正常跳变，进而导致数据解析混乱。

[0027] 为了解决上述技术问题，基于上述任一实施例，在一个实施例中，切换信号和时钟信号的判定都采用数字解析方式和模拟解析方式协同工作的方法。

[0028] 如图5所示，数据信号DAT在第1和第2个时隙中采用数字信号协议，在第3‑6时隙中，采用模式信号协议。时钟信号CLK在第1和第2个时隙采用模拟信号协议，在第3‑6个时隙
中采用数字信号协议。由于时钟信号采用了没的解析协议，其效果与数据信号采用不同协
议进行解析类似，因此，减少了时钟信号解析出错的概率，从而减少整体信号解析出错的概
率。

[0029] 基于上述任一实施例，在一个实施例中，为了降低解析出错的概率，在解析时钟信号时，最多连续采用P个时隙的数字解析方式，最多连续采用Q个时隙的模拟解析方式。其中
P、Q为不小于1的正整数，P与Q越小，不同的解析方式切换的频率就越高，此时出错的概率就
越小。P与Q的具体大小在此不做过多限制，具体可根据芯片工作的环境进度测试确定。

[0030] 本发明还公开了一种芯片，使用如上述任一实施例所述的方法进行工作切换。

[0031] 本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为本发明的限定，只要在本发明的实质精神范围之内，对以上实施方式所作的
适当改变和变化都落在本发明要求保护的范围之内。