像素驱动电路及其驱动方法和显示装置

摘要

本发明公开了一种像素驱动电路及其驱动方法和显示装置，涉及显示技术领域，包括：第一初始化模块和第二初始化模块，在第一频率驱动模式下：在初始化阶段，第一初始化模块导通，第二初始化模块截止，第一初始化信号端的电压信号传输至第一节点；在第二频率驱动模式下：在初始化阶段，第二初始化模块导通，第一初始化模块截止，第二初始化信号端的电压信号传输至第一节点；在同一时间帧内，第一初始化信号端和第二初始化信号端的电压信号的极性相反，在发光阶段，第一初始化模块和第二初始化模块均截止。如此，有利于实现对第一节点电位的补偿，改善较低频率驱动模式下显示装置出现闪烁的现象。

权利要求

1.一种像素驱动电路，其特征在于，包括：第一电源信号端和第二电源信号端；

驱动晶体管，所述驱动晶体管的栅极连接到第一节点，所述驱动晶体管的第一极连接第二节点，所述驱动晶体管的第二极连接第三节点；

发光元件，串联在第四节点和所述第二电源信号端之间；

存储模块，所述存储模块的第一端连接固定电位，所述存储模块的第二端与所述第一节点电连接；

第一初始化模块，所述第一初始化模块的第一端连接第一节点，第二端连接第一初始化信号端，控制端连接第一控制信号端；

第二初始化模块，所述第二初始化模块的第一端连接第一节点，第二端连接第二初始化信号端，控制端连接第二控制信号端；

所述像素驱动电路包括第一频率驱动模式和第二频率驱动模式，其中，所述第一频率小于所述第二频率；

在所述第一频率驱动模式下：在初始化阶段，所述第一初始化模块导通，所述第二初始化模块截止，第一初始化信号端的电压信号传输至第一节点；

在所述第二频率驱动模式下：在初始化阶段，所述第二初始化模块导通，所述第一初始化模块截止，所述第二初始化信号端的电压信号传输至第一节点；在同一时间帧内，所述第一初始化信号端和所述第二初始化信号端的电压信号的极性相反，在发光阶段，所述第一初始化模块和所述第二初始化模块均截止。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一频率为f1，第二频率为f2，其中，f1≤50Hz，50Hz＜f2＜90Hz。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述第一初始化信号端和所述第二初始化信号端的电压信号的信号值的绝对值相等。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述第一初始化模块包括第一晶体管，所述第一晶体管的栅极连接所述第一控制信号端，第一极连接所述第一节点，第二极连接所述第一初始化信号端；

所述第一晶体管为P型晶体管，在第一频率驱动模式下，在初始化阶段，所述第一初始化信号端的信号为负值，所述第二初始化信号端的信号为正值。

5.根据权利要求4所述的像素驱动电路，其特征在于，还包括与所述第一初始化信号端电连接的第一开关单元，所述第一开关单元包括第一开关晶体管和第二开关晶体管，其中，所述第一开关晶体管和所述第二开关晶体管的第一极均与所述第一初始化信号端电连接；

所述第一开关晶体管的第二极连接第一正电压信号端，所述第二开关晶体管的第二极连接第一负电压信号端；所述第一开关晶体管的控制端连接第一开关控制信号端，所述第二开关晶体管的控制端连接第二开关控制信号端。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述第一开关晶体管和所述第二开关晶体管中的一者为P型晶体管，另一者为N型晶体管，且所述第二开关控制信号端复用所述第一开关控制信号端。

7.根据权利要求4所述的像素驱动电路，其特征在于，所述第二初始化模块包括第二晶体管，所述第二晶体管的栅极连接所述第二控制信号端，第一极连接所述第一节点，第二极连接所述第二初始化信号端；

所述第二晶体管为P型晶体管，在第二频率驱动模式下，在初始化阶段，所述第二初始化信号端的信号为负值，所述第一初始化信号端的信号为正值。

8.根据权利要求7所述的像素驱动电路，其特征在于，还包括与所述第二初始化信号端电连接的第二开关单元，所述第二开关单元包括第三开关晶体管和第四开关晶体管，其中，所述第三开关晶体管和所述第四开关晶体管的第一极均与所述第二初始化信号端电连接；

所述第三开关晶体管的第二极连接第二正电压信号端，所述第四开关晶体管的第二极连接第二负电压信号端；所述第三开关晶体管的控制端连接第三开关控制信号端，所述第四开关晶体管的控制端连接第四开关控制信号端。

9.根据权利要求8所述的像素驱动电路，其特征在于，所述第三开关晶体管和所述第四开关晶体管中的一者为P型晶体管，另一者为N型晶体管，且所述第四开关控制信号端复用所述第三开关控制信号端。

10.根据权利要求2所述的像素驱动电路，其特征在于，在第一频率驱动模式或第二频率驱动模式下，在初始化阶段，所述第一初始化信号端和所述第二初始化信号端中的一者为正值Vref正，另一者为负值Vref负，所述第一节点的电压值为V0，其中：其中，w1为第一晶体管的沟道的宽，L1为第一晶体管的沟道的长，w2为第二晶体管的沟道的宽，L2为第二晶体管的沟道的长。

11.根据权利要求10所述的像素驱动电路，其特征在于，所述第一晶体管的宽长比为A1，其中，A1＝W1/L1；所述第二晶体管的宽长比为A2，其中A2＝W2/L2；A1小于A2。

12.根据权利要求11所述的像素驱动电路，其特征在于，L1＞L2，或者，W1＜W2。

13.根据权利要求11所述的像素驱动电路，其特征在于，

14.根据权利要求1所述的像素驱动电路，其特征在于，还包括数据写入模块和补偿模块，所述数据写入模块的第一端连接数据信号端，第二端连接所述第二节点，控制端连接第三控制信号端；所述补偿模块的第一端连接所述第一节点，第二端连接所述第三节点，控制端连接所述第三控制信号端；

在数据写入阶段，所述数据写入模块和所述补偿模块导通，数据信号端将数据信号传输至所述第二节点；所述第二节点的信号通过驱动晶体管传输至所述第三节点，所述第三节点的信号通过补偿模块传输至第一节点，使得所述第一节点的电压值为V0；

在所述第一频率驱动模式下，所述第二初始化信号端的电压值为V2，其中，V2＞V0；在所述第二频率驱动模式下，所述第一初始化信号端的电压值为V3，其中，V3＞V0。

15.根据权利要求11所述的像素驱动电路，其特征在于，还包括发光控制模块，所述发光控制模块、所述驱动晶体管和所述发光元件串联在所述第一电源信号端和所述第二电源信号端之间；所述发光控制模块通过发光控制线与发光控制信号端电连接；

所述发光控制信号端接收发光控制信号，并通过所述发光控制线将所述发光控制信号传递至所述发光控制模块，使所述发光控制模块导通；所述第一初始化模块和所述第二初始化模块产生极性相反的漏电流并分别将漏电流传输至所述第一节点，所述驱动晶体管形成驱动电流传输至所述发光元件。

16.一种如权利要求1至14之任一所述的像素驱动电路的驱动方法，其特征在于，

在所述第一频率驱动模式下：在初始化阶段，所述第一控制信号端向所述第一初始化模块发送第一控制信号，所述第二控制信号端向所述第二初始化信号端发送第二控制信号，使所述第一初始化模块导通，所述第二初始化模块截止，第一初始化信号端将电压信号传输至第一节点；

在所述第二频率驱动模式下：在初始化阶段，所述第一控制信号端向所述第一初始化模块发送第三控制信号，所述第二控制信号端向所述第二初始化信号端发送第四控制信号，使所述第二初始化模块导通，所述第一初始化模块截止，所述第二初始化信号端将电压信号传输至第一节点；

在同一时间帧内，所述第一初始化信号端和所述第二初始化信号端的电压信号的极性相反，在发光阶段，所述第一初始化模块和所述第二初始化模块均截止。

17.根据权利要求16所述的像素驱动电路的驱动方法，其特征在于，所述像素驱动电路还包括数据写入模块和补偿模块，所述数据写入模块的第一端连接数据信号端，第二端连接所述第二节点，控制端连接第三控制信号端；所述补偿模块的第一端连接所述第一节点，第二端连接所述第三节点，控制端连接所述第三控制信号端；

所述驱动方法还包括数据写入阶段，在所述数据写入阶段，所述第三控制信号端控制所述数据写入模块和所述补偿模块导通，数据信号端将数据信号传输至所述第二节点；所述第二节点的信号通过驱动晶体管传输至所述第三节点，所述第三节点的信号通过补偿模块传输至第一节点，使得所述第一节点的电压值为V0；

在所述第一频率驱动模式下，所述第二初始化信号端的电压值为V2，其中，V2＞V0；在所述第二频率驱动模式下，所述第一初始化信号端的电压值为V3，其中，V3＞V0。

18.根据权利要求17所述的像素驱动电路的驱动方法，其特征在于，还包括发光控制模块，所述发光控制模块、所述驱动晶体管和所述发光元件串联在所述第一电源信号端和所述第二电源信号端之间；所述发光控制模块通过发光控制线与发光控制信号端电连接；

在所述发光阶段，所述发光控制信号端将发光控制信号发送至所述发光控制模块，使所述发光控制模块导通；在所述第一初始化信号端和所述第二初始化信号端的电压信号的作用下，所述第一初始化模块和所述第二初始化模块产生极性相反的漏电流并分别将漏电流传输至所述第一节点，使所述驱动晶体管形成驱动电流传输至所述发光元件。

19.一种显示装置，其特征在于，包括权利要求1至15之任一所述的像素驱动电路。

说明书

像素驱动电路及其驱动方法和显示装置

技术领域

[0001] 本发明涉及显示技术领域，更具体地，涉及一种像素驱动电路及其驱动方法和显示装置。

背景技术

[0002] 有机发光显示装置具有自发光、驱动电压低、发光效率高、响应速度快、轻薄、对比度高等优点，被认为是下一代最具有发展潜力显示装置。有机发光显示装置越来越广泛地
被应用于手机、电脑、电视、车载显示装置或穿戴设备等其他具有显示功能的显示装置中。

[0003] 有机发光显示装置中的像素包括像素驱动电路，像素驱动电路中的驱动晶体管可产生驱动电流，发光元件响应该驱动电流而发光，其中，驱动晶体管产生的驱动电流与驱动
晶体管栅极的电位相关，驱动晶体管的栅极会连接存储电容。

[0004] 目前穿戴设备通常包括两种显示模式，一种是低频显示模式，另一种是常规频率显示模式。在低频显示模式下，发光元件靠存储电容维持电位，在一帧时间内，存储电容的
漏电会使得驱动晶体管的栅极的电位降低，发光元件的亮度逐渐升高，由于在低频显示模
式下，显示装置中的像素刷新的次数较少，导致显示装置每帧显示的亮度不同，会出现明显
的闪烁现象，严重影响低频显示的显示效果。

发明内容

[0005] 有鉴于此，本发明提供了一种像素驱动电路及显示装置，引入了与第一节点电连接的第一初始化模块和第二初始化模块，实现对第一节点电位的补偿，有利于改善较低频
率驱动模式下显示装置出现的闪烁现象。

[0006] 第一方面，本申请提供一种像素驱动电路，包括：

[0007] 第一电源信号端和第二电源信号端；

[0008] 驱动晶体管，所述驱动晶体管的栅极连接到第一节点，所述驱动晶体管的第一极连接第二节点，所述驱动晶体管的第二极连接第三节点；

[0009] 发光元件，串联在第四节点和所述第二电源信号端之间；

[0010] 存储模块，所述存储模块的第一端连接固定电位，所述存储模块的第二端与所述第一节点电连接；

[0011] 第一初始化模块，所述第一初始化模块的第一端连接第一节点，第二端连接第一初始化信号端，控制端连接第一控制信号端；

[0012] 第二初始化模块，所述第二初始化模块的第一端连接第一节点，第二端连接第二初始化信号端，控制端连接第二控制信号端；

[0013] 所述像素驱动电路包括第一频率驱动模式和第二频率驱动模式，其中，所述第一频率小于所述第二频率；

[0014] 在所述第一频率驱动模式下：在初始化阶段，所述第一初始化模块导通，所述第二初始化模块截止，第一初始化信号端的电压信号传输至第一节点；

[0015] 在所述第二频率驱动模式下：在初始化阶段，所述第二初始化模块导通，所述第一初始化模块截止，所述第二初始化信号端的电压信号传输至第一节点；在同一时间帧内，所
述第一初始化信号端和所述第二初始化信号端的电压信号的极性相反，在发光阶段，所述
第一初始化模块和所述第二初始化模块均截止。

[0016] 第二方面，本申请提供一种上述像素驱动电路的驱动方法，在所述第一频率驱动模式下：在初始化阶段，所述第一控制信号端向所述第一初始化模块发送第一控制信号，所
述第二控制信号端向所述第二初始化信号端发送第二控制信号，使所述第一初始化模块导
通，所述第二初始化模块截止，第一初始化信号端将电压信号传输至第一节点；

[0017] 在所述第二频率驱动模式下：在初始化阶段，所述第一控制信号端向所述第一初始化模块发送第三控制信号，所述第二控制信号端向所述第二初始化信号端发送第四控制
信号，使所述第二初始化模块导通，所述第一初始化模块截止，所述第二初始化信号端将电
压信号传输至第一节点；

[0018] 在同一时间帧内，所述第一初始化信号端和所述第二初始化信号端的电压信号的极性相反，在发光阶段，所述第一初始化模块和所述第二初始化模块均截止。

[0019] 第三方面，本申请还提供一种显示装置，该显示装置包括本申请所提供的像素驱动电路。

[0020] 与现有技术相比，本发明提供的像素驱动电路及其驱动方法和显示装置，至少实现了如下的有益效果：

[0021] 本发明所提供的像素驱动电路及其驱动方法和显示装置中，引入了第一初始化模块和第二初始化模块，第一初始化模块和第二初始化模块均与像素驱动电路中的第一节点
电连接，在较低频率驱动模式(即第一频率驱动模式)下的初始化阶段，第一初始化模块导
通，第二初始化模块截止，第一初始化信号端的电压信号传输至第一节点；在较高频率驱动
模式下(即第二频率驱动模式)下的初始化阶段，第二初始化模块导通，第一初始化模块截
止，第二初始化信号端的电压信号传输至第一节点。在发光阶段，第一初始化模块和第二初
始化模块均截止，由于第一初始化模块和第二初始化模块存在漏电流，而且第一初始化信
号端和第二初始化信号端的电压的极性相反，因此，第一初始化模块和第二初始化模块施
加至第一节点的漏电流中，一者会使第一节点的电位提升，另一者会使第一节点的电位降
低，因而对第一节点电位的维持起到了较好的补偿作用，使得第一节点的电位维持得较好，
因而有利于改善在较低频率驱动模式下由于第一节点的电位降低幅度和降低时间较长而
导致显示装置出现闪烁的现象，进而有利于提升显示装置在较低频率驱动模式下的显示效
果。

[0022] 当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。

[0023] 通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

[0024] 被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

[0025] 图1所示为现有技术中两种不同频率显示模式下驱动晶体管的栅极电位对比图；

[0026] 图2所示为现有技术中两种不同频率显示模式下发光元件的亮度对比图；

[0027] 图3所示为本申请实施例所提供的像素驱动电路的一种框架结构示意图；

[0028] 图4所示为现有技术中所提供的像素驱动电路的一种结构示意图；

[0029] 图5所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0030] 图6所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0031] 图7所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0032] 图8所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0033] 图9所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0034] 图10所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0035] 图11所示为本申请实施例所提供的像素驱动电路在第一频率驱动模式下的一种驱动时序图；

[0036] 图12所示为本申请实施例所提供的像素驱动电路在第二频率驱动模式下的一种驱动时序图；

[0037] 图13所示为本申请实施例所提供的第一晶体管和第二晶体管的一种布局图；

[0038] 图14所示为本申请实施例所提供的第一晶体管和第二晶体管的另一种布局图；

[0039] 图15所示为图13和图14所示的布局图所对应的电路结构图；

[0040] 图16所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0041] 图17所示为本申请实施例所提供的像素驱动电路的另一种框架结构示意图；

[0042] 图18所示为本申请实施例所提供的像素驱动电路的一种电路示意图；

[0043] 图19所示为本申请实施例所提供的显示装置的一种示意图。

具体实施方式

[0044] 现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本
发明的范围。

[0045] 以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

[0046] 对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

[0047] 在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

[0048] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

[0049] 目前穿戴产品在idle(闲置)模式下一般使用低频显示，以60Hz为常规显示频率，15Hz为低频显示频率为例，当采用频率为15Hz进行显示时，像素依靠存储电容维持电位，在
一帧时间内，存储电容的漏电使得与像素驱动电路中的驱动晶体管的栅极电连接的节点的
电位降低，并使得发光元件的亮度逐渐升高。图1所示为现有技术中两种不同频率显示模式
下驱动晶体管的栅极电位对比图，图2所示为现有技术中两种不同频率显示模式下发光元
件的亮度对比图。从图1和图2可以看出，60Hz显示模式下，驱动晶体管的栅极电位维持较
好，亮度较为均匀；而15Hz显示模式下，显示装置中的像素刷新的次数较少，驱动晶体管的
栅极电位维持较差，导致显示装置每帧显示的亮度不同，会出现明显的闪烁现象，严重影响
低频显示的显示效果。

[0050] 有鉴于此，本发明提供了一种像素驱动电路及显示装置，引入了与第一节点电连接的第一初始化模块和第二初始化模块，实现对第一节点电位的补偿，有利于改善较低频
率驱动模式下显示装置出现的闪烁现象。

[0051] 图3所示为本申请实施例所提供的像素驱动电路100的一种框架结构示意图，请参见图3，本申请提供一种像素驱动电路100，包括：

[0052] 第一电源信号端PVDD和第二电源信号端PVEE；

[0053] 驱动晶体管M0，驱动晶体管M0的栅极连接到第一节点N1，驱动晶体管M0的第一极连接第二节点N2，驱动晶体管M0的第二极连接第三节点N3；

[0054] 发光元件D1，串联在第四节点N4和所述第二电源信号端PVEE之间；

[0055] 存储模块30，存储模块30的第一端连接固定电位，存储模块30的第二端与第一节点N1电连接；可选地，存储模块30为存储电容，其第一端连接第一电源信号端PVDD；

[0056] 第一初始化模块11，第一初始化模块11的第一端连接第一节点N1，第二端连接第一初始化信号端Vref1，控制端连接第一控制信号端S1；

[0057] 第二初始化模块12，第二初始化模块12的第一端连接第一节点N1，第二端连接第二初始化信号端Vref2，控制端连接第二控制信号端S2；

[0058] 像素驱动电路100包括第一频率驱动模式和第二频率驱动模式，其中，第一频率小于第二频率；

[0059] 在第一频率驱动模式下：在初始化阶段，第一初始化模块11导通，第二初始化模块12截止，第一初始化信号端Vref1的电压信号传输至第一节点N1；

[0060] 在第二频率驱动模式下：在初始化阶段，第二初始化模块12导通，第一初始化模块11截止，第二初始化信号端Vref2的电压信号传输至第一节点N1；在同一时间帧内，第一初
始化信号端Vref1和第二初始化信号端Vref2的电压信号的极性相反，在发光阶段，第一初
始化模块11和第二初始化模块12均截止。

[0061] 需要说明的是，图3仅示出了本申请中像素驱动电路100的一种框架结构，在本申请的一些其他实施例中，像素驱动电路100的框架结构还可体现为其它，本申请对此不进行
具体限定。

[0062] 具体地，继续参见图3，像素驱动电路100至少包括非发光阶段和发光阶段，在非发光阶段，像素驱动电路100进行发光前的准备工作，例如，非发光阶段可包括初始化阶段。本
申请的像素驱动电路100包括第一初始化模块11和第二初始化模块12，第一初始化模块11
和第二初始化模块12的第一端均连接到第一节点N1。在第一频率驱动模式下的初始化阶
段，第一初始化模块11导通，第二初始化模块12截止，第一初始化信号端Vref1的电压信号
传输至第一节点N1，对驱动晶体管M0进行初始化。在第二频率驱动模式下的初始化阶段，第
二初始化模块12导通，第一初始化模块11截止，第二初始化信号端Vref2的电压信号传输至
第一节点N1，对驱动晶体管M0进行初始化。再例如，非发光阶段还可包括数据写入阶段，像
素驱动电路100还包括数据写入模块40，数据写入模块40的控制端连接控制信号端，第一端
连接数据信号端Vdata，第二端连接驱动晶体管M0的第二节点N2；在数据写入阶段，控制信
号端控制数据写入模块40导通，数据信号端Vdata将数据信号传输至第二节点N2。本申请仅
以初始化阶段和数据写入阶段为例对非发光阶段进行了说明，并不是对非发光阶段的限
定。在发光阶段，驱动晶体管M0的驱动电流传输至发光元件D1，使得发光元件D1发光。

[0063] 现有技术中，像素驱动电路100通常仅包括一个初始化模块10，例如请参见图4，图4所示为现有技术中所提供的像素驱动电路100的一种结构示意图，并假设驱动晶体管M0为
P型晶体管时，初始化模块的第一端连接第一节点N1，第二端连接负的电压信号，此处以‑3V
为例。在初始化阶段，该初始化模块导通，‑3V的电压信号传输至第一节点N1，对驱动晶体管
M0进行初始化。在数据写入阶段，数据信号通过数据写入模块写入第二节点N2，进而通过驱
动晶体管M0，由第三节点N3写入第一节点N1，使得第一节点N1的电位提升，假设提升至2V。
在发光阶段，初始化模块截止，由于初始化模块存在漏电流，其所连接的‑3V电位信号将逐
步作用至第一节点N1，从而拉低了第一节点N1的电位，导致第一节点N1的电位从2V逐渐减
小。在较低频率驱动模式下，1帧时间内显示装置的刷新次数较少，因而导致‑3V电位信号作
用至第一节点N1的时间较长，第一节点N1的电位将被拉低得更严重，从而导致发光元件D1
的亮度逐渐上升，进而导致显示装置在较低频率驱动模式下亮暗变化更加明显，即闪烁变
化更加明显，严重影响显示装置的显示效果。

[0064] 继续参见图3，本申请在像素驱动电路100中引入了两个初始化模块，分别为第一初始化模块11和第二初始化模块12，第一初始化模块11的第一初始化信号端Vref1和第二
初始化模块12的第二初始化信号端Vref2的电压信号的极性相反，当第一初始化信号端
Vref1的电压信号为‑3V时，第二初始化信号端Vref2的电压信号为一个正值，例如为+3V。在
发光阶段，由于漏电流的存在，‑3V的电位信号和+3V的电位信号将同时作用至第一节点N1，
即使‑3V的电位信号拉低了第一节点N1的电位，但+3V的电位将提升第一节点N1的电位，两
种极性相反的电位信号同时作用于第一节点N1，能够对第一节点N1的电位起到较好的维持
作用，在较低频率驱动模式下，避免了第一节点N1的电位被拉低而导致发光元件D1出现明
显的亮暗不均的现象，从而有利于改善较低频率驱动模式下显示装置出现的闪烁现象，进
而有利于提升显示装置的显示效果。

[0065] 综上，本发明所提供的像素驱动电路100中，引入了第一初始化模块11和第二初始化模块12，在发光阶段，第一初始化模块11和第二初始化模块12均截止，由于第一初始化模
块11和第二初始化模块12存在漏电流，而且第一初始化信号端Vref1和第二初始化信号端
Vref2的电压的极性相反，因此，第一初始化模块11和第二初始化模块12施加至第一节点N1
的漏电流中，一者会使第一节点N1的电位提升，另一者会使第一节点N1的电位降低，因而对
第一节点N1电位的维持起到了较好的补偿作用，使得第一节点N1的电位维持得较好，因而
有利于改善在较低频率驱动模式下由于第一节点N1的电位降低幅度和降低时间较长而导
致显示装置出现闪烁的现象，进而有利于提升显示装置在较低频率驱动模式下的显示效
果。

[0066] 在本发明的一种可选实施例中，第一频率为f1，第二频率为f2，其中，f1≤50Hz，50Hz＜f2＜90Hz。

[0067] 具体地，本申请中频率较高的第二频率f2选为大于50Hz小于90Hz，也就是正常显示时，采用第一频率进行驱动，一秒内工作51次到89次，刷新频率较高，画面显示很连贯，有
利于提高显示装置的显示效果。将本申请中频率较低的第一频率f1为小于等于50Hz时，也
就是待机状态下采用较低的频率进行显示，例如穿戴设备中的手表，当仅需显示时间时，可
采用较低的第二频率进行显示，此时一秒内工作的次数较少，对应的功耗较低，因而有利于
节约显示装置的功耗。本申请采用两种不同频率的驱动模式，适用于不同的显示需求的同
时还有利于节约显示面板的功耗。

[0068] 在本发明的一种可选实施例中，第一初始化信号端Vref1和第二初始化信号端Vref2的电压信号的信号值的绝对值相等。

[0069] 具体地，在发光阶段，由于漏电流的存在，第一初始化信号端Vref1和第二初始化信号端Vref2分别将极性相反的电位信号作用至第一节点N1，一者将第一节点N1的电位提
升，另一者将第一节点N1的电位降低，本申请将第一初始化信号端Vref1和第二初始化信号
端Vref2的电压信号的信号值的绝对值取为相等时，例如一者的电压信号取为+4.3V，另一
者的电压信号取为‑4.3V时，‑4.3V的电压信号作用到第一节点N1对第一节点N1的电位的拉
低时，+4.3V的电压信号能够较好地对该拉低情况进行补偿，从而能够在很大程度上平衡第
一初始化信号端Vref1和第二初始化信号端Vref2对第一节点N1的电位提升幅度和电位拉
低幅度，从而使得第一节点N1的电位维持得更佳，因而更有利于改善在较低频率驱动模式
下显示装置的显示效果。

[0070] 在本发明的一种可选实施例中，图5所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，请参见图5，第一初始化模块11包括第一晶体管M1，第一晶体
管M1的栅极连接第一控制信号端S1，第一极连接第一节点N1，第二极连接第一初始化信号
端Vref1；第一晶体管M1为P型晶体管，在第一频率驱动模式下，在初始化阶段，第一初始化
信号端Vref1的信号为负值，第二初始化信号端Vref2的信号为正值。

[0071] 具体地，图5所示实施例中以第一初始化模块11中的第一晶体管M1为P型晶体管、驱动晶体管M0也为P型晶体管为例进行说明，P型晶体管在低电平信号的控制下导通，在高
电平信号的控制下截止。在本申请的其他一些实施例中，第一晶体管M1还可选为N型晶体
管，驱动晶体管M0亦可选为N型晶体管，N型晶体管在高电平信号的控制下导通，在低电平信
号的控制下截止，本申请对此不进行具体限定，在此仅以第一晶体管M1和驱动晶体管M0均
为P型晶体管为例进行说明。

[0072] 在较低频率驱动模式(即第一频率驱动模式)的初始化阶段，第一晶体管M1导通，第一初始化信号端Vref1的信号通过第一晶体管M1传输至驱动晶体管M0，对驱动晶体管M0
进行初始化，由于第一初始化信号端Vref1的信号为负值，此时第一节点N1的电位为负值。
在数据写入阶段，由于信号的写入，第一节点N1的电位提升为一个正值。在发光阶段，第一
晶体管M1和第二晶体管M2均截止，由于漏电流的存在，第一初始化信号端Vref1的负的信号
通过第一晶体管M1作用至第一节点N1，使第一节点N1的电位降低；第二初始化信号端Vref2
的正的信号通过第二初始化模块12作用至第一节点N1，使第二节点N2的电位提升，第一晶
体管M1和第二初始化模块12的共同作用，较佳地维持了第一节点N1的电位，从而较好地改
善了显示装置在较低频率驱动模式下闪烁现象。

[0073] 在本发明的一种可选实施例中，图6所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，请参见图6，像素驱动电路100还包括与第一初始化信号端
Vref1电连接的第一开关单元21，第一开关单元21包括第一开关晶体管Q1和第二开关晶体
管Q2，其中，第一开关晶体管Q1和第二开关晶体管Q2的第一极均与第一初始化信号端Vref1
电连接；第一开关晶体管Q1的第二极连接第一正电压信号端V1+，第二开关晶体管Q2的第二
极连接第一负电压信号端V1‑；第一开关晶体管Q1控制端连接第一开关控制信号端K1，第二
开关晶体管Q2的控制端连接第二开关控制信号端K2。

[0074] 具体地，继续参见图6，本申请所提供的第一初始化模块11的第一初始化信号端Vref1分别与第一开关单元21中的第一开关晶体管Q1和第二开关晶体管Q2的第一极电连
接，第一开关晶体管Q1的第二极连接第一正电压信号端V1+，第二开关晶体管Q2的第二极连
接第一负电压信号端V1‑，在第一频率驱动模式下的初始化阶段，第一开关晶体管Q1截止，
第二开关晶体管Q2导通，第一负电压信号端V1‑将负电压信号经由第二开关晶体管Q2传输
至第一初始化信号端Vref1，进而由第一初始化信号端Vref1传输至第一节点N1，使驱动晶
体管M0导通，起到初始化的作用。在第二频率驱动模式下，第一开关晶体管Q1导通，第二开
关晶体管Q2截止，第一正电压信号端V1+将正电压信号经由第一开关晶体管Q1传输至第一
初始化信号端Vref1。由于在第一频率驱动模式和第二频率驱动模式下，第一初始化信号端
Vref1的信号的极性是相反的，即在第一频率驱动模式下，第一初始化信号端的信号为负电
压信号；而在第二频率驱动模式下，第一初始化信号端的信号为正电压信号；本申请引入第
一开关晶体管Q1和第二开关晶体管Q2，通过控制这两个开关晶体管的通断即可方便实现第
一初始化信号端的电压信号的极性的切换。

[0075] 需要说明的是，图6示出了第一开关晶体管Q1和第二开关晶体管Q2均为P型晶体管的情形，由于在不同频率驱动模式下，第一开关晶体管Q1和第二开关晶体管Q2的状态是相
反的，即一者导通另一者截止，因此，二者的控制端需要连接至不同的控制信号。

[0076] 本发明的一种可选实施例中，图7所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，请参见图7，第一开关晶体管Q1和第二开关晶体管Q2中的一者为
P型晶体管，另一者为N型晶体管，且第二开关控制信号端K2复用第一开关控制信号端K1。

[0077] 具体地，请继续参见图7，当将第一开关晶体管Q1和第二开关晶体管Q2的类型设置为不同时，同一控制信号即可控制第一开关晶体管Q1和第二开关晶体管Q2中的一者导通、
另一者截止，因此，第一开关晶体管Q1和第二开关晶体管Q2共用同一控制信号端即可，也即
本申请中的第二开关控制信号端K2复用第一开关控制信号端K1，如此设置有利于减少像素
驱动电路100中所需的控制信号端的数量。

[0078] 在本发明的一种可选实施例中，图8所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，请参见图8，第二初始化模块12包括第二晶体管M2，第二晶体
管M2的栅极连接第二控制信号端S2，第一极连接第一节点N1，第二极连接第二初始化信号
端Vref2；第二晶体管M2为P型晶体管，在第二频率驱动模式下，在初始化阶段，第二初始化
信号端Vref2的信号为负值，第一初始化信号端Vref1的信号为正值。

[0079] 具体地，图8所示实施例中以第二初始化模块12中的第二晶体管M2为P型晶体管、驱动晶体管M0也为P型晶体管为例进行说明，P型晶体管在低电平信号的控制下导通，在高
电平信号的控制下截止。在本申请的其他一些实施例中，第二晶体管M2还可选为N型晶体
管，驱动晶体管M0亦可选为N型晶体管，N型晶体管在高电平信号的控制下导通，在低电平信
号的控制下截止，本申请对此不进行具体限定，在此仅以第二晶体管M2和驱动晶体管M0均
为P型晶体管为例进行说明。

[0080] 在较高频率驱动模式(即第二频率驱动模式)的初始化阶段，第二晶体管M2导通，第二初始化信号端Vref2的信号通过第二晶体管M2传输至驱动晶体管M0，对驱动晶体管M0
进行初始化，由于第二初始化信号端Vref2的信号为负值，此时第一节点N1的电位为负值。
在数据写入阶段，由于信号的写入，第一节点N1的电位提升为一个正值。在发光阶段，第一
晶体管M1和第二晶体管M2均截止，由于漏电流的存在，第二初始化信号端Vref2的负的信号
通过第一晶体管M1作用至第一节点N1，使第一节点N1的电位降低；第一初始化信号端Vref1
的正的信号通过第一初始化模块11作用至第一节点N1，使第二节点N2的电位提升，第二晶
体管M2和第一初始化模块11的共同作用，较佳地维持了第一节点N1的电位，从而更加有利
于提升显示面板在较高频率驱动模式下的显示效果。

[0081] 在本发明的一种可选实施例中，图9所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，请参见图9，像素驱动电路100还包括与第二初始化信号端
Vref2电连接的第二开关单元22，第二开关单元22包括第三开关晶体管Q3和第四开关晶体
管Q4，其中，第三开关晶体管Q3和第四开关晶体管Q4的第一极均与第二初始化信号端Vref2
电连接；第三开关晶体管Q3的第二极连接第二正电压信号端V2+，第四开关晶体管Q4的第二
极连接第二负电压信号端V2‑；第三开关晶体管Q3的控制端连接第三开关控制信号端K3，第
四开关晶体管Q4的控制端连接第四开关控制信号端K4。

[0082] 具体地，请继续参见图9，本申请所提供的第二初始化模块12的第二初始化信号端Vref2分别与第二开关单元22中的第三开关晶体管Q3和第四开关晶体管Q4的第一极电连
接，第三开关晶体管Q3的第二极连接第二正电压信号端V2+，第四开关晶体管Q4的第二极连
接第二负电压信号端V2‑，在第二频率驱动模式下的初始化阶段，第三开关晶体管Q3截止，
第四开关晶体管Q4导通，第二负电压信号端V2‑将负电压信号经由第四开关晶体管Q4传输
至第二初始化信号端Vref2，进而由第二初始化信号端Vref2传输至第一节点N1，使驱动晶
体管M0导通，起到初始化的作用。在第一频率驱动模式下，第三开关晶体管Q3导通，第四开
关晶体管Q4截止，第二正电压信号端V2+将正电压信号经由第三开关晶体管Q3传输至第二
初始化信号端Vref2。由于在第一频率驱动模式和第二频率驱动模式下，第二初始化信号端
Vref2的信号的极性是相反的，即在第一频率驱动模式下，第二初始化信号端的信号为正电
压信号；而在第二频率驱动模式下，第二初始化信号端的信号为负电压信号；本申请引入第
三开关晶体管Q3和第四开关晶体管Q4，通过控制这两个开关晶体管的通断即可方便实现第
二初始化信号端的电压信号的极性的切换。

[0083] 需要说明的是，图9示出了第三开关晶体管Q3和第四开关晶体管Q4均为P型晶体管的情形，由于在不同频率驱动模式下，第三开关晶体管Q3和第四开关晶体管Q4的状态是相
反的，即一者导通另一者截止，因此，二者的控制端需要连接至不同的控制信号。

[0084] 在本发明的一种可选实施例中，图10所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，请参见图10，第三开关晶体管Q3和第四开关晶体管Q4中的一
者为P型晶体管，另一者为N型晶体管，且第四开关控制信号端K4复用第三开关控制信号端
K3。

[0085] 具体地，请继续参见图10，当将第三开关晶体管Q3和第四开关晶体管Q4的类型设置为不同时，同一控制信号即可控制第三开关晶体管Q3和第四开关晶体管Q4中的一者导
通、另一者截止，因此，第三开关晶体管Q3和第四开关晶体管Q4共用同一控制信号端即可，
也即本申请中的第四开关控制信号端K4复用第三开关控制信号端K3，如此设置有利于减少
像素驱动电路100中所需的控制信号端的数量。

[0086] 以下将结合图11和图12的时序图对图9所示的像素驱动电路100的部分工作过程进行说明，其中，图11所示为本申请实施例所提供的像素驱动电路100在第一频率驱动模式
下的一种驱动时序图，图12所示为本申请实施例所提供的像素驱动电路100在第二频率驱
动模式下的一种驱动时序图。

[0087] 请参见图11，在第一频率驱动模式下：在初始化阶段T1，第一控制信号端S1对应的信号为低电平，第二控制信号端S2和第三控制信号端S3对应的信号为高电平，第一初始化
信号端Vref1对应的信号为负值，第二初始化信号端Vref2对应的信号为正值，此时，第一初
始化模块11导通，第一初始化信号端Vref1对应的负的电压信号经由第一初始化模块11传
输至第一节点N1。在数据写入阶段T2，S1和S2均为高电平，第一初始化模块11和第二初始化
模块12均截止，S3为低电平，数据写入模块40导通，数据信号通过数据写入模块40写入第二
节点N2，进而通过驱动晶体管M0，由第三节点N3写入第一节点N1，使得第一节点N1的电位提
升；在发光阶段T3，S1、S2和S3均为高电平。由于第一初始化模块11和第二初始化模块12的
漏电流的存在，Vref1对应的负的信号和Vref2对应的正的信号共同作用于第一节点N1。

[0088] 请参见图12，在第二频率驱动模式下，在初始化阶段T1，S1和S3为高电平，S2为低电平，Vref1为正值，Vref2为负值，此时，第二初始化模块12导通，Vref2对应的负的电压信
号经由第二初始化模块12传输至第一节点N1。在数据写入阶段T2，S1和S2均为高电平，第一
初始化模块11和第二初始化模块12均截止，S3为低电平，数据写入模块40导通，数据信号通
过数据写入模块40写入第二节点N2，进而通过驱动晶体管M0，由第三节点N3写入第一节点
N1，使得第一节点N1的电位提升；在发光阶段T3，S1、S2和S3均为高电平。由于第一初始化模
块11和第二初始化模块12的漏电流的存在，Vref1对应的正的信号和Vref2对应的负的信号
共同作用于第一节点N1。

[0089] 在本发明的一种可选实施例中，在第一频率驱动模式或第二频率驱动模式下，在初始化阶段，第一初始化信号端Vref1和第二初始化信号端Vref2中的一者为正值Vref正，另
一者为负值Vref负，第一节点N1的电压值为V0，其中：

[0090]

[0091] 其中，w1为第一晶体管M1的沟道的宽，L1为第一晶体管M1的沟道的长，w2为第二晶体管M2的沟道的宽，L2为第二晶体管M2的沟道的长。

[0092] 具体地，在第一频率驱动模式和第二频率驱动模式下，第一频率和第二频率均为已知，第一晶体管M1的沟道的宽长比和第二晶体管M2的沟道的宽长比也为固定值，将通过
调节第一初始化信号端Vref1和第二初始化信号端Vref2中的一者的电压值Vref正，另一者的
电压值Vref负，以及第一节点N1的电压值V0，使三者的关系设置得满足以上公式时，有利于保
证第一频率驱动模式下的显示亮度与第二频率驱动模式下的显示亮度相同，因此，既有利
于减弱较低频率驱动模式下显示画面发生闪烁的现象，又能减小不同频率驱动模式下画面
的显示亮度差异，因而有利于提升显示面板的显示效果。

[0093] 在本发明的一种可选实施例中，第一晶体管M1的宽长比为A1，其中，A1＝W1/L1；第二晶体管M2的宽长比为A2，其中A2＝W2/L2；A1小于A2。

[0094] 具体地，考虑到晶体管的宽长比与其漏电流有关，宽长比的值越小，对应的漏电流也就越小。请结合图10，由于第一晶体管M1在较低频率驱动模式下导通，在初始化阶段，第
一初始化信号端Vref1对应的负值的电压信号提供至第一节点N1；在发光阶段，第一初始化
信号端Vref1对应的负值的电压信号将作用至第一节点N1，将第一节点N1的电位拉低，导致
发光元件D1的亮度变亮。本申请将第一晶体管M1的宽长比设置的小于第二晶体管M2的宽长
比，第一晶体管M1对应的漏电流将减小，从而使得较低频率驱动模式下，负值的电压信号通
过第一晶体管M1作用至第一节点N1的强度将减小，第一节点N1的电位被拉低的幅度也将相
应减小。而将第二晶体管M2的宽长比设置的较大时，第二晶体管M2的漏电流将较大，正值的
电压信号通过第二晶体管M2作用至第一节点N1的强度将增大，因而，对第一节点N1电位的
补偿作用将更加明显，因此更加有利于改善较低频率驱动模式下发光元件D1出现闪烁的现
象。

[0095] 可选地，为使得第一晶体管M1的宽长比小于第二晶体管M2的宽长比，可通过改变第一晶体管M1和第二晶体管M2的沟道的长度或宽度的方式来实现，例如使得L1＞L2，或者，
W1＜W2。或者，同时满足L1＞L2，且，W1＜W2，本申请对此不进行具体限定。

[0096] 图13所示为本申请实施例所提供的第一晶体管M1和第二晶体管M2的一种布局图，图14所示为本申请实施例所提供的第一晶体管和第二晶体管的另一种布局图，图15所示为
图13和图14所示的布局图所对应的电路结构图，该电路结构图体现了本申请中像素驱动电
路的部分结构，该电路图以第一初始化模块为第一晶体管M1，第二初始化模块为第二晶体
管M2为例进行说明。请参见图13和图14，第一晶体管M1对应金属71与有源层70的交叠区域，
第一晶体管M1的沟道长度L1指的是交叠区域在有源层70的延伸方向的尺寸，第一晶体管M1
的沟道宽度W1有源层70的宽度；同理，第二晶体管M2对应金属72与有源层的交叠区域，第二
晶体管M2的沟道长度L2指的是交叠区域在有源层70的延伸方向的尺寸，第二晶体管M2的沟
道宽度W2指的是有源层的宽度。图15的电路图与图13和图14的设计版图对应，第一初始化
信号端Vref1、第二初始化信号端Vref2、第一控制信号端S1、第二控制信号端S2、第一电源
信号端PVDD和第二电源信号端PVEE的具体位置均在图13和图14的设计版图中进行了相应
标记。

[0097] 图13所示实施例中，第一晶体管M1和第二晶体管M2对应的沟道的宽度保持一致，即，W1＝W2，由于金属71宽度大于金属72的宽度，使得第一晶体管M1对应的沟道长度L1较大，
第二晶体管M2对应的沟道长度L2较小，从而实现了第一晶体管M1的宽长比小于第二晶体管
M2的宽长比。图14所示实施例中，第一晶体管M1和第二晶体管M2对应的沟道的宽度保持一
致，即，W1＝W2，沿着有源层70的延伸方向，金属71与有源层70的交叠区域较大，使得第一晶
体管M1对应的沟道长度L1较大，第二晶体管M2对应的沟道长度L2较小，同样能够实现第一晶
体管M1的宽长比小于第二晶体管M2的宽长比。

[0098] 在本发明的一种可选实施例中， 如此，根据实际的驱动频率值来设置第一晶体管M1和第二晶体管M2的宽长比的关系，进而调整第一晶体管M1和第二晶体管
M2的漏电流强度，有利于平衡负值的电压信号和正值的电压信号作用于第一节点N1的强
度，改善低频驱动模式下显示面板的显示效果。

[0099] 在本发明的一种可选实施例中，请参见图16，图16所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，像素驱动电路100还包括数据写入模块40和补
偿模块60，数据写入模块40的第一端连接数据信号端Vdata，第二端连接第二节点N2，控制
端连接第三控制信号端S3；补偿模块60的第一端连接第一节点N1，第二端连接第三节点N3，
控制端连接第三控制信号端S3；

[0100] 在数据写入阶段，数据写入模块40和补偿模块60导通，数据信号端Vdata将数据信号传输至第二节点N2；第二节点N2的信号通过驱动晶体管M0传输至第三节点N3，第三节点
N3的信号通过补偿模块60传输至第一节点N1，使得第一节点N1的电压值为V0；

[0101] 在第一频率驱动模式下，第二初始化信号端Vref2的电压值为V2，其中，V2＞V0；在第二频率驱动模式下，第一初始化信号端Vref1的电压值为V3，其中，V3＞V0。

[0102] 具体地，请继续参见图16，在第一频率驱动模式下，由于第一初始化模块11和第二初始化模块12的漏电流的存在，在发光阶段，第一初始化信号端Vref1的负值的电压的信号
将作用于第一节点N1，将第一节点N1的电压值拉低，拉到低于V0，本申请将第二初始化信号
端Vref2的正的电压值V2设置的大于V0时，在发光阶段，第二初始化信号端Vref2的正的电压
值V2将能够有足够的空间将第一节点N1的电压值提升，从而能够对第一节点N1的电压值起
到较好的补偿作用，从而有利于改善较低频率驱动模式下显示装置的显示效果。同理，在第
二频率驱动模式下，将第一初始化信号端Vref1的电压值设置的大于第一节点N1的电压值
时，同样能够对第一节点N1的电压值起到较好的补偿作用。

[0103] 在本发明的一种可选实施例中，请参见图17，图17所示为本申请实施例所提供的像素驱动电路100的另一种框架结构示意图，像素驱动电路100还包括发光控制模块80，发
光控制模块80、驱动晶体管M0和发光元件D1串联在第一电源信号端PVDD和第二电源信号端
PVEE之间；发光控制模块80通过发光控制线与发光控制信号端emit电连接；

[0104] 发光控制信号端emit接收发光控制信号，并通过发光控制线将发光控制信号传递至发光控制模块80，使发光控制模块80导通；第一初始化模块11和第二初始化模块12产生
极性相反的漏电流并分别将漏电流传输至第一节点N1，驱动晶体管M0形成驱动电流传输至
发光元件D1。

[0105] 具体地，请继续参见图17，本申请在像素驱动电路100中引入了发光控制模块80，在发光阶段，发光控制模块80导通，驱动晶体管M0形成驱动电流传输至发光元件D1。特别
是，在发光阶段，由于第一初始化模块11和第二初始化模块12的漏电流的存在，第一初始化
模块11和第二初始化模块12产生的极性相反的漏电流分别作用至第一节点N1，即使其中一
者将第一节点N1的电位拉低，另一者也能够将第一节点N1的电位提升，因而能够对第一节
点N1的电位起到较好的维持作用，从而有利于改善显示装置在较低频率驱动模式下发生的
闪烁现象。

[0106] 图18所示为本申请实施例所提供的像素驱动电路的一种电路示意图，该实施例中，第一初始化模块体现为晶体管M1，第二初始化模块体现为晶体管M2，数据写入模块体现
为晶体管M3，补偿模块体现为晶体管M4，发光控制模块体现为晶体管M5和M6，该实施例以晶
体管M1‑M6以及驱动晶体管M0均为P型晶体管为例进行说明。以下将结合图对像素驱动电路
在第一频率驱动模式下的工作过程进行说明。在第一频率驱动模式下：

[0107] 在初始化阶段，第一晶体管M1导通，第二晶体管M2截止；第一开关晶体管Q1截止，第二开关晶体管Q2导通，第一负电压信号端V1‑将负电压信号经由第二开关晶体管Q2传输
至第一初始化信号端Vref1，进而由第一晶体管M1传输至第一节点N1，对驱动晶体管M0进行
初始化。

[0108] 在数据写入阶段，第一晶体管M1和第二晶体管M2均截止，晶体管M3和M4导通，数据信号端Vdata将数据信号传输至第二节点N2；第二节点N2的信号通过驱动晶体管M0传输至
第三节点N3，第三节点N3的信号通过晶体管M4传输至第一节点N1，使第一节点N1的电位提
升；

[0109] 在发光阶段，晶体管M3和M4截止，晶体管M5和M6导通，驱动晶体管产生的驱动电流传输至发光元件D1，使发光元件发光；由于第一晶体管和第二晶体管M2的漏电流的存在，第
一初始化信号端Vref1的负值的电压的信号将作用于第一节点N1，将第一节点N1的电压值
拉低；第二初始化信号端Vref2的正的电压值作用于第一节点N1，将第一节点N1的电压值提
升，从而能够较好地维持第一节点的N1的电位，使驱动晶体管产生的驱动电流的值更加平
稳，进而有利于改善显示装置在较低频率驱动模式下发生的闪烁现象。

[0110] 基于同一发明构思，本申请还提供一种像素驱动电路100的驱动方法，请结合图3，该方法中：

[0111] 在第一频率驱动模式下：在初始化阶段，第一控制信号端S1向第一初始化模块11发送第一控制信号，第二控制信号端S2向第二初始化信号端Vref2发送第二控制信号，使第
一初始化模块11导通，第二初始化模块12截止，第一初始化信号端Vref1将电压信号传输至
第一节点N1；

[0112] 在第二频率驱动模式下：在初始化阶段，第一控制信号端S1向第一初始化模块11发送第三控制信号，第二控制信号端S2向第二初始化信号端Vref2发送第四控制信号，使第
二初始化模块12导通，第一初始化模块11截止，第二初始化信号端Vref2将电压信号传输至
第一节点N1；

[0113] 在同一时间帧内，第一初始化信号端Vref1和第二初始化信号端Vref2的电压信号的极性相反，在发光阶段，第一初始化模块11和第二初始化模块12均截止。

[0114] 具体地，请结合图3，像素驱动电路100至少包括非发光阶段和发光阶段，在非发光阶段，像素驱动电路100进行发光前的准备工作，例如，非发光阶段可包括初始化阶段。本申
请的像素驱动电路100中的第一初始化模块11和第二初始化模块12的第一端均连接到第一
节点N1。在第一频率驱动模式下的初始化阶段，第一初始化模块11导通，第二初始化模块12
截止，第一初始化信号端Vref1的电压信号传输至第一节点N1，对驱动晶体管M0进行初始
化。在第二频率驱动模式下的初始化阶段，第二初始化模块12导通，第一初始化模块11截
止，第二初始化信号端Vref2的电压信号传输至第一节点N1，对驱动晶体管M0进行初始化。

[0115] 本申请在像素驱动电路100中引入了两个初始化模块，分别为第一初始化模块11和第二初始化模块12，第一初始化模块11的第一初始化信号端Vref1和第二初始化模块12
的第二初始化信号端Vref2的电压信号的极性相反，当第一初始化信号端Vref1的电压信号
为‑3V时，第二初始化信号端Vref2的电压信号为一个正值，例如为+3V。在发光阶段，由于漏
电流的存在，‑3V的电位信号和+3V的电位信号将同时作用至第一节点N1，即使‑3V的电位信
号拉低了第一节点N1的电位，但+3V的电位将提升第一节点N1的电位，两种极性相反的电位
信号同时作用于第一节点N1，能够对第一节点N1的电位起到较好的维持作用，在较低频率
驱动模式下，避免了第一节点N1的电位被拉低而导致发光元件D1出现明显的亮暗不均的现
象，从而有利于改善较低频率驱动模式下显示装置出现的闪烁现象，进而有利于提升显示
装置的显示效果。

[0116] 在本发明的一种可选实施例中，请参见图16，像素驱动电路100还包括数据写入模块40和补偿模块60，数据写入模块40的第一端连接数据信号端，第二端连接第二节点N2，控
制端连接第三控制信号端S3；补偿模块60的第一端连接第一节点N1，第二端连接第三节点
N3，控制端连接第三控制信号端S3；

[0117] 驱动方法还包括数据写入阶段，在数据写入阶段，第三控制信号端控制数据写入模块40和补偿模块60导通，数据信号端Vdata将数据信号传输至第二节点N2；第二节点N2的
信号通过驱动晶体管M0传输至第三节点N3，第三节点N3的信号通过补偿模块60传输至第一
节点N1，使得第一节点N1的电压值为V0；

[0118] 在第一频率驱动模式下，第二初始化信号端Vref2的电压值为V2，其中，V2＞V0；在第二频率驱动模式下，第一初始化信号端Vref1的电压值为V3，其中，V3＞V0。

[0119] 具体地，在第一频率驱动模式下，由于第一初始化模块11和第二初始化模块12的漏电流的存在，在发光阶段，第一初始化信号端Vref1的负值的电压的信号将作用于第一节
点N1，将第一节点N1的电压值拉低，拉到低于V0，本申请将第二初始化信号端Vref2的正的
电压值V2设置的大于V0时，在发光阶段，第二初始化信号端Vref2的正的电压值V2将能够有
足够的空间将第一节点N1的电压值提升，从而能够对第一节点N1的电压值起到较好的补偿
作用，从而有利于改善较低频率驱动模式下显示装置的显示效果。同理，在第二频率驱动模
式下，将以初始化信号端的电压值设置的大于第一节点N1的电压值时，同样能够对第一节
点N1的电压值起到较好的补偿作用。

[0120] 在本发明的一种可选实施例中，请结合图17，在发光阶段，发光控制信号端将发光控制信号发送至发光控制模块80，使发光控制模块80导通；在第一初始化信号端Vref1和第
二初始化信号端Vref2的电压信号的作用下，第一初始化模块11和第二初始化模块12产生
极性相反的漏电流并分别将漏电流传输至第一节点N1，使驱动晶体管M0形成驱动电流传输
至发光元件D1。

[0121] 具体地，本申请在像素驱动电路100中引入了发光控制模块80，在发光阶段，发光控制模块80导通，驱动晶体管M0形成驱动电流传输至发光元件D1。特别是，在发光阶段，由
于第一初始模块和第二初始化模块12的漏电流的存在，第一初始化模块11和第二初始化模
块12产生的极性相反的漏电流分别作用至第一节点N1，即使其中一者将第一节点N1的电位
拉低，另一者也能够将第一节点N1的电位提升，因而能够对第一节点N1的电位起到较好的
维持作用，从而有利于改善显示装置在较低频率驱动模式下发生的闪烁现象。

[0122] 基于同一发明构思，本申请还提供一种显示装置，图19所示为本申请实施例所提供的显示装置的一种示意图，该显示装置200包括本申请上述任一实施例所提供的像素驱
动电路。本申请中的显示装置包括上述实施例所提供的像素驱动电路时，有利于改善第一
频率驱动模式下显示装置的显示画面发生闪烁的现象，以提升显示装置的显示效果。

[0123] 需要说明的是，本申请实施例所提供的显示装置200的实施例可参见上述显示面板的实施例，重复之处不再赘述。本申请所提供的显示装置200可以为：手机、平板电脑、电
视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。

[0124] 还需说明的是，本申请所提供的显示装置尤其适用于穿戴设备等具有低频显示需求的电子显示产品，例如带显示屏的手表等等。

[0125] 综上，本发明提供的像素驱动电路及其驱动方法和显示装置，至少实现了如下的有益效果：

[0126] 本发明所提供的像素驱动电路及其驱动方法和显示装置中，引入了第一初始化模块和第二初始化模块，第一初始化模块和第二初始化模块均与像素驱动电路中的第一节点
电连接，在较低频率驱动模式(即第一频率驱动模式)下的初始化阶段，第一初始化模块导
通，第二初始化模块截止，第一初始化信号端的电压信号传输至第一节点；在较高频率驱动
模式下(即第二频率驱动模式)下的初始化阶段，第二初始化模块导通，第一初始化模块截
止，第二初始化信号端的电压信号传输至第一节点。在发光阶段，第一初始化模块和第二初
始化模块均截止，由于第一初始化模块和第二初始化模块存在漏电流，而且第一初始化信
号端和第二初始化信号端的电压的极性相反，因此，第一初始化模块和第二初始化模块施
加至第一节点的漏电流中，一者会使第一节点的电位提升，另一者会使第一节点的电位降
低，因而对第一节点电位的维持起到了较好的补偿作用，使得第一节点的电位维持得较好，
因而有利于改善在较低频率驱动模式下由于第一节点的电位降低幅度和降低时间较长而
导致显示装置出现闪烁的现象，进而有利于提升显示装置在较低频率驱动模式下的显示效
果。

[0127] 虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技
术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发
明的范围由所附权利要求来限定。