量子点半导体光放大器及其制备方法

摘要

本申请公开了一种量子点半导体光放大器及其制备方法，属于光器件技术领域。在本申请中，由于预刻蚀层上的多个定域刻蚀孔的位置是固定的，因此，从该定域刻蚀孔的底部，延着定域刻蚀孔的轴向延伸的纳米线的位置也是固定的。这样，以该纳米线为载体生长量子点，量子点生长的自由度受到限制，从而使得量子点的位置固定且尺寸可控。由于量子点的位置固定且尺寸可控，因此，避免了多根纳米线的有源区段内位于同一高度上的量子点形成二维平层。并且，也有效避免了由于各个量子点的尺寸随机所导致的合金组分波动较大的问题，从而降低了器件的波长相关性，合理调节了覆盖的波段宽度，且减小了噪声指数。

权利要求

1.一种量子点半导体光放大器QD‑SOA，其特征在于，所述量子点半导体光放大器包括：外延片、缓冲层、预刻蚀层、多根纳米线、n电极和p电极，其中：所述缓冲层位于所述外延片的上表面，所述预刻蚀层位于所述缓冲层的上表面，且所述预刻蚀层包括多个定域刻蚀孔，所述多个定域刻蚀孔贯穿所述预刻蚀层，以暴露出所述缓冲层；

所述多根纳米线与所述多个定域刻蚀孔一一对应，每根纳米线的底端与对应的定域刻蚀孔的底部接触，顶端穿过对应的定域刻蚀孔，每根纳米线的高度大于对应的定域刻蚀孔的深度，且每根纳米线包括n型区段、有源区段和p型区段，所述有源区段内嵌有多层量子点，所述p型区段的横截面积不小于所述n型区段的横截面积，且不小于所述有源区段的横截面积；

所述n电极位于所述外延片的表面，所述p电极位于所述多根纳米线的p型区段形成的二维平面上方，所述二维平面为所述p型区段的横截面积与所述有源区段和所述n型区段的横截面积一致时，在所述多根纳米线包括的多个p型区段之间的间隙内填充有机高分子绝缘材料后得到，或者，所述二维平面为从所述p型区段的底端到顶端，p型区段的横截面积逐渐增大，直到所述多根纳米线包括的多个p型区段中彼此相邻的多个p型区段彼此接触形成。

2.如权利要求1所述的量子点半导体光放大器，其特征在于，所述有源区段内每相邻的两层量子点之间的距离为第一高度。

3.如权利要求1或2所述的量子点半导体光放大器，其特征在于，所述n电极位于所述外延片的下表面；

或者，所述量子点半导体光放大器包括深刻槽，所述深刻槽贯穿所述预刻蚀层和所述缓冲层，以暴露所述外延片的上表面，所述n电极位于所述深刻槽内，且所述n电极的下表面与暴露的所述外延片的上表面接触。

4.如权利要求1所述的量子点半导体光放大器，其特征在于，所述多个定域刻蚀孔均为圆孔或正多边形孔。

5.如权利要求1所述的量子点半导体光放大器，其特征在于，所述多个定域刻蚀孔形成多个呈周期性排列的特定图形，所述特定图形为正三角形、矩形、平行四边形和正六边形中的任一种。

6.如权利要求1所述的量子点半导体光放大器，其特征在于，所述量子点半导体光放大器还包括：第一电引脚外置驱动组、第二电引脚外置驱动组、第一尾纤、第二尾纤、第一光耦合组件和第二光耦合组件；

所述第一电引脚外置驱动组与所述n电极连接，所述第二电引脚外置驱动组与所述p电极连接；

所述第一尾纤通过所述第一光耦合组件与所述多根纳米线包括的多个有源区段所形成的有源增益层的一侧连接，所述第二尾纤通过所述第二光耦合组件与所述有源增益层的另一侧连接。

7.一种量子点半导体光放大器的制备方法，其特征在于，所述方法包括：在外延片的上表面沉积缓冲层；

在所述外延片的表面制备n电极，在所述缓冲层上沉积预刻蚀层；

在所述预刻蚀层上进行刻蚀，得到多个定域刻蚀孔，所述多个定域刻蚀孔贯穿所述预刻蚀层，以暴露出所述缓冲层；

从所述多个定域刻蚀孔中的每个定域刻蚀孔的底部，延着每个定域刻蚀孔的轴向生长一根纳米线，所述纳米线延生长方向自下而上包括n型区段、有源区段和p型区段，所述有源区段内嵌有多层量子点，所述p型区段的横截面积不小于所述n型区段的横截面积，且不小于所述有源区段的横截面积；

在延着所述多个定域刻蚀孔的轴向形成的多根纳米线的p型区段形成的二维平面上方制备p电极，得到量子点半导体光放大器，所述二维平面为所述p型区段的横截面积与所述有源区段和所述n型区段的横截面积一致时，在所述多根纳米线包括的多个p型区段之间的间隙内填充有机高分子绝缘材料后得到，或者，所述二维平面为从所述p型区段的底端到顶端，p型区段的横截面积逐渐增大，直到所述多根纳米线包括的多个p型区段中彼此相邻的多个p型区段彼此接触形成。

8.如权利要求7所述的方法，其特征在于，所述有源区段内每相邻的两层量子点之间的距离为第一高度。

9.如权利要求7或8所述的方法，其特征在于，所述在所述外延片的表面制备n电极，包括：在所述外延片的下表面制备所述n电极。

10.如权利要求7所述的方法，其特征在于，所述在所述外延片的表面制备n电极，包括：在所述预刻蚀层和所述缓冲层上刻深刻槽，所述深刻槽贯穿所述预刻蚀层和所述缓冲层，以暴露所述外延片的上表面；

在所述深刻槽暴露的所述外延片的上表面制备所述n电极。

11.如权利要求7所述的方法，其特征在于，所述在所述预刻蚀层上进行刻蚀，得到多个定域刻蚀孔，包括：

根据预设几何图形生成掩膜版；

采用所述掩膜版，在所述预刻蚀层上进行刻蚀，得到所述多个定域刻蚀孔。

12.如权利要求11所述的方法，其特征在于，所述掩膜版包括多个呈周期性排列的预设几何图形，所述预设几何图形为正三角形、矩形、平行四边形和正六边形中的任一种或任几种的排列组合。

13.一种计算机存储介质，其特征在于，所述计算机存储介质存储有指令，当所述指令在计算机上运行时，使得所述计算机执行权利要求7‑12任一项所述的方法。

说明书

量子点半导体光放大器及其制备方法

技术领域

[0001] 本申请涉及光器件技术领域，特别涉及一种量子点半导体光放大器及其制备方法。

背景技术

[0002] 量子点半导体光放大器(quantum dot semiconductor optical amplifier，QD‑SOA)具有电驱动、封装小巧、易部署以及价格低廉等优势，是当前极具潜力的光放大器件。

[0003] 图1是相关技术中提供的一种量子点半导体光放大器的结构示意图。如图1所示，该QD‑SOA包括衬底、位于衬底上方的缓冲层以及从缓冲层依序外延生长得到的n型层、有源
增益层和p型层。其中，有源增益层包括多个二维寄生平面，在每生成一个二维寄生平面时，
以该二维寄生平面为载体，进行外延生长，从而在该二维寄生平面上得到多个量子点。

[0004] 上述以二维寄生平面为载体进行外延生长得到多个量子点，导致量子点的生长位置和尺寸大小随机且难以控制。这就导致位于同一个二维寄生平面上的各个量子点的合金
组分波动性较大，从而导致器件存在波长相关性较大、覆盖的波段过宽且噪声指数较大等
性能问题。

发明内容

[0005] 本申请提供了一种量子点半导体光放大器及其制备方法，可以解决相关技术中的量子点半导体光放大器存在的波长相关性较大、覆盖的波段过宽且噪声指数较大等性能问
题。

[0006] 第一方面，提供了一种量子点半导体光放大器QD‑SOA，所述量子点半导体光放大器包括：外延片、缓冲层、预刻蚀层、多根纳米线、n电极和p电极。

[0007] 其中，所述缓冲层位于所述外延片的上表面，所述预刻蚀层位于所述缓冲层的上表面，且所述预刻蚀层包括多个定域刻蚀孔，所述多个定域刻蚀孔贯穿所述预刻蚀层，以暴
露出所述缓冲层；所述多根纳米线与所述多个定域刻蚀孔一一对应，每根纳米线的底端与
对应的定域刻蚀孔的底部接触，顶端穿过对应的定域刻蚀孔，每根纳米线的高度大于对应
的定域刻蚀孔的深度，且每根纳米线包括n型区段、有源区段和p型区段，所述有源区段内嵌
有多层量子点；所述n电极位于所述外延片的表面，所述p电极位于所述多根纳米线的上方。

[0008] 在本申请实施例中，预刻蚀层上包括多个定域刻蚀孔。多根纳米线中的每根纳米线从对应的定域刻蚀孔内延伸出来。并且，每根纳米线的有源区段内嵌有多层量子点。也
即，本申请实施例中量子点是以位置固定的纳米线为载体生长的。这样，相较于相关技术中
以二维平面为载体生长的量子点，本申请中有源区段内的量子点的位置固定且尺寸可控。
由于量子点的位置固定且尺寸可控，因此，避免了多根纳米线的有源区段内位于同一高度
上的量子点形成二维平层。另外，由于量子点的尺寸可控，因此，可以有效避免由于各个量
子点的尺寸随机所导致的合金组分波动较大的问题，从而可以降低最终制备得到的量子点
半导体光放大器的波长相关性，合理调节了覆盖的波段宽度，且减小了噪声指数。

[0009] 可选地，根据对器件光学性能的要求的不同，所述有源区段内每相邻的两层量子点之间的距离可以均为第一高度或呈周期性排列。

[0010] 可选地，所述p型区段的横截面积不小于所述n型区段的横截面积，且不小于所述有源区段的横截面积。

[0011] 可选地，p型区段的横截面积可以延着纳米线的生长方向逐渐增大，直到多根纳米线包括的多个p型区段中相邻的p型区段接触后形成二维平面为止，以便在该平面上制备p
电极。

[0012] 可选地，所述n电极位于所述外延片的下表面；或者，所述量子点半导体光放大器包括深刻槽，所述深刻槽贯穿所述预刻蚀层和所述缓冲层，以暴露所述外延片的上表面，所
述n电极位于所述深刻槽内，且所述n电极的下表面与暴露的所述外延片的上表面接触。

[0013] 其中，若n电极位于外延片的下表面，则该n电极可以直接附着在外延片的下表面，电极制备过程简单且成本较低。而若n电极位于外延片的上表面，则n电极与p电极形成共面
电极。这样，后续n电极和p电极可以采用相同的供电方式进行供电，供电简单。

[0014] 可选地，所述多个定域刻蚀孔均为圆孔或正多边形孔。

[0015] 根据形成纳米线的材料的晶体结构的不同，纳米线的横截面的形状可能为正多边形，也可能为圆形。因此，在本申请实施例中，用于限定纳米线的生长位置的多个定域刻蚀
孔的形状可以与纳米线的横截面的形状相匹配。

[0016] 可选地，所述多个定域刻蚀孔形成多个呈周期性排列的特定图形，所述特定图形为正三角形、矩形、平行四边形和正六边形中的任一种。

[0017] 可选地，所述量子点半导体光放大器还包括：第一电引脚外置驱动组、第二电引脚外置驱动组、第一尾纤、第二尾纤、第一光耦合组件和第二光耦合组件；所述第一电引脚外
置驱动组与所述n电极连接，所述第二电引脚外置驱动组与所述p电极连接；所述第一尾纤
通过所述第一光耦合组件与所述多根纳米线包括的多个有源区段所形成的有源增益层的
一侧连接，所述第二尾纤通过所述第二光耦合组件与所述有源增益层的另一侧连接。

[0018] 第二方面，提供一种量子点半导体光放大器的制备方法，所述方法包括：在外延片的上表面沉积缓冲层；在所述外延片的表面制备n电极，在所述缓冲层上沉积预刻蚀层；在
所述预刻蚀层上进行刻蚀，得到多个定域刻蚀孔，所述多个定域刻蚀孔贯穿所述预刻蚀层，
以暴露出所述缓冲层；从所述多个定域刻蚀孔中的每个定域刻蚀孔的底部，延着每个定域
刻蚀孔的轴向生长一根纳米线，所述纳米线延生长方向自下而上包括n型区段、有源区段和
p型区段，所述有源区段内嵌有多层量子点；在延着所述多个定域刻蚀孔的轴向形成的多根
纳米线的上方制备p电极，得到量子点半导体光放大器。

[0019] 由于以该位置固定的纳米线为载体生长量子点，量子点生长的自由度受到限制，从而使得量子点的位置固定且尺寸可控。由于量子点的位置固定且尺寸可控，因此，避免了
多根纳米线的有源区段内位于同一高度上的量子点形成二维平层。同时，有效避免了由于
各个量子点的尺寸随机所导致的合金组分波动较大的问题，从而降低了器件的波长相关
性，合理调控了覆盖的波段宽度，且减小了噪声指数。

[0020] 可选地，所述有源区段内每相邻的两个量子点之间的距离为第一高度。

[0021] 可选地，所述p型区段的横截面积大于所述n型区段的横截面积，且大于所述有源区段的横截面积。

[0022] 可选地，在所述外延片的表面制备n电极的一种实现方式可以为：在形成有所述缓冲层的外延片的下表面制备所述n电极。在该种实现方式中，可以直接采用附属电极制备工
艺将n电极附着在外延片的下表面，制备过程简单，成本低。

[0023] 可选地，在所述外延片的表面制备n电极的另一种实现方式可以为：在所述预刻蚀层和所述缓冲层上刻深刻槽，所述深刻槽贯穿所述预刻蚀层和所述缓冲层，以暴露所述外
延片的上表面；在所述深刻槽内制备所述n电极。在该种实现方式中，由于n电极位于外延片
的上表面，p电极位于多根纳米线的上方。因此，n电极和p电极形成共面电极。后续在供电
时，n电极和p电极可以采用相同的供电方式进行供电，供电简单。

[0024] 可选地，在所述预刻蚀层上进行刻蚀，得到多个定域刻蚀孔的实现过程可以为：根据预设几何图形生成掩膜版；采用所述掩膜版，在所述预刻蚀层上进行刻蚀，得到所述多个
定域刻蚀孔。其中，所述预设几何图形为正三角形、矩形、平行四边形和正六边形中的任一
种，且所述掩膜版包括多个所述预设几何图形，所述多个预设几何图形在所述掩膜版上呈
周期性排列。采用掩膜版进行刻蚀可有效提高刻蚀精度。并且，根据不同的掩膜版进行刻
蚀，从刻蚀得到的多个刻蚀孔生长出的多根纳米线的排列将不同，从而得到的器件的光学
性能也将不同。也即，在本申请实施例中，可根据对器件的光学性能的要求，来设计掩膜版
进行刻蚀。

[0025] 第三方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第二方面所述的量子点半导体光放大器的制备方法。

[0026] 上述第二方面和第三方面所获得的技术效果与第一方面中对应的技术手段获得的技术效果近似，在这里不再赘述。

[0027] 本申请提供的技术方案带来的有益效果至少包括：本申请实施例在预刻蚀层上进行刻蚀，得到多个定域刻蚀孔。之后，延着每个定域刻蚀孔的深度方向分别生长一根纳米
线。其中，纳米线包括的有源区段内嵌有多个量子点。纳米线的位置固定，从而限制了量子
点生长的自由度，从而可以有效地控制其生长位置和尺寸大小。这样，各个量子点的合金组
分波动减小，从而降低了QD‑SOA的波长相关性，缩小了覆盖的波段宽度，且减小了噪声指
数。

附图说明

[0028] 图1是相关技术中提供的一种量子点半导体光放大器的结构示意图；

[0029] 图2是本申请实施例提供的量子点半导体光放大器的结构示意图；

[0030] 图3是本申请实施例提供的预刻蚀层上的多个刻蚀孔的一种排列示意图；

[0031] 图4是本申请实施例提供的预刻蚀层上的多个刻蚀孔的另一种排列示意图；

[0032] 图5是本申请实施例提供的量子点半导体光放大器的制备方法的流程图；

[0033] 图6是本申请实施例提供的相关技术中的量子点半导体光放大器与本申请的量子点半导体光放大器之间的光谱对比图。

具体实施方式

[0034] 为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

[0035] 在对本申请实施例进行详细的说明之前，先对本申请实施例涉及的应用场景予以介绍。

[0036] 在光通信系统中，光信号在通过光纤传输的过程中会存在功率损耗。因此，为了保证光信号的传输距离，使用光放大器来对光信号的功率进行放大。其中，光放大器可以被设
置在光通信系统中的不同位置。例如，光放大器设置在光通信系统中的发送端，以此来增强
发送端输出的光信号的功率，进而延长中继距离。或者，光放大器也设置在光通信系统中的
传输线路上，以对传输过程中发生功率损耗的光信号进行放大，从而延长传输再生中继距
离。

[0037] 当前，常用的光放大器包括半导体光放大器(semiconductor  optical amplifier，SOA)、掺铒光纤放大器(erbium‑doped fiber amplifier，EDFA)。其中，由于SOA
具有电驱动便捷、封装小巧、搭建灵活易部署和价格低廉等优势，因此，相对于EDFA，SOA更
适合应用于“高集成、低成本”的应用场景中。本申请实施例中所提供的量子点半导体光放
大器即是SOA的一种，因此，本申请提供的量子点半导体光放大器同样可以应用于在“高集
成、低成本”的应用场景中。当然，本申请提供的量子点半导体光放大器还可以应用于其他
场景下，以对光信号进行放大，本申请实施例对此不做具体限定。

[0038] 图2是本申请实施例提供的一种量子点半导体光放大器的结构示意图。如图2所述，该量子点半导体光放大器包括外延片201、缓冲层202、预刻蚀层203、多根纳米线204、n
电极205和p电极206。

[0039] 其中，外延片201材料可以为III‑V族材料。例如，可以为InP或GaAs。或者，外延片201的材料也可以为硅材料。

[0040] 由于纳米线204与外延片201之间通常会存在晶格、晶向不匹配的问题，因此，纳米线204很难从外延片201上成核生长。基于此，在外延片201的上表面通常覆盖有缓冲层202，
以便可以在缓冲层202上成核生长出纳米线。其中，缓冲层202的材料可以为InxGa1‑xAs或
AlxGa1‑xN等。并且，缓冲层202的厚度一般在数十纳米到百纳米之间。

[0041] 预刻蚀层203位于缓冲层202的上表面。其中，预刻蚀层203的材料可以为SiO2、TiO2等易于进行刻蚀且纳米线不会在其上成核生长的材料。另外，预刻蚀层203的厚度可以为数
百纳米到数十微米之间。

[0042] 预刻蚀层203包括多个定域刻蚀孔。这些定域刻蚀孔贯穿预刻蚀层，从而暴露出缓冲层202。其中，每个定域刻蚀孔的轴向可以平行于预刻蚀层203的厚度方向。或者，每个定
域刻蚀孔的轴向可以与预刻蚀层203的厚度方向之间存在一定的夹角。该夹角的大小可以
在0‑10度之间。另外，每个定域刻蚀孔均直达缓冲层202的上表面或伸入到缓冲层202内部，
从而暴露出缓冲层202。

[0043] 可选地，在本申请实施例中，根据组成纳米线204的材料的晶体结构的不同，纳米线204可能为六棱柱、四棱柱或圆柱等。基于此，定域刻蚀孔的形状可以为圆形。这样，不管
纳米线204的形状是什么，均可以通过控制定域刻蚀孔的直径，来保证纳米线能够从定域刻
蚀孔中生长出来。或者，也可以按照纳米线的形状来确定定域刻蚀孔的形状。例如，当纳米
线的形状为六棱柱时，定域刻蚀孔可以为六边形。或者，当纳米线的形状为四棱柱时，定域
刻蚀孔可以为四边形等。

[0044] 可选地，多个定域刻蚀孔可以形成多个呈周期性排列的特定图像，该特定图像可以为三角形、四边形或正六边形等多边形。也即，可以将多个定域刻蚀孔划分为多个阵列单
元，每个阵列单元中均包括至少三个定域刻蚀孔。每个阵列单元包括的定域刻蚀孔形成一
个特定图形。并且，多个阵列单元可以呈周期性排列。

[0045] 例如，如图3所示，多个定域刻蚀孔中彼此相邻的四个定域刻蚀孔形成一个形状为平行四边形的阵列单元。多个定域刻蚀孔共形成多个阵列单元，这多个阵列单元呈周期性
的排列。再例如，图4中多个定域刻蚀孔中彼此相邻的六个定域刻蚀孔形成一个形状为正六
边形的阵列单元。多个定域刻蚀孔共形成多个阵列单元，这多个阵列单元呈周期性的排列。

[0046] 多根纳米线204与预刻蚀层203上的多个定域刻蚀孔一一对应。其中，每根纳米线204的底端与对应的定域刻蚀孔所暴露的缓冲层202接触，另一端则穿过对应的定域刻蚀
孔。并且，每根纳米线204的高度大于对应的定域刻蚀孔的深度。

[0047] 需要说明的是，每根纳米线204均包括三个区段，分别为n型区段、有源区段和p型区段。其中，n型区段的底端与缓冲层202接触，n型区段的顶端伸出定域刻蚀孔。在本申请实
施例中，多根纳米线的n型区段组成n型包层，用于对光束进行约束，以此来保证光束的有效
折射率。其中，多根纳米线203的n型区段的高度决定了组成的n型包层的厚度。n型包层的厚
度影响光束的有效折射率以及量子点半导体光放大器的驱动电流的大小。因此，在本申请
实施例中，可以根据对光束的有效折射率的要求以及对驱动电流的大小的要求，来确定n型
区段的高度。通常，n型区段的高度在数百纳米到几微米之间。

[0048] 有源区段的底端与n型区段的顶端接触。其中，有源区段内嵌有多层量子点。示例性地，每层量子点被包裹在有源区段的内部。需要说明的是，根据对器件光学性能的要求的
不同，这多层量子点中每相邻的两层量子点之间的距离可以均为第一高度。还需要说明的
是，多层量子点也可以称为多个量子点层。

[0049] 或者，多层量子点中相邻的两层量子点之间的距离也可以呈周期性排列。例如，按照从有源区段的底端到顶端的顺序，第一层量子点与第二层量子点之间的距离为h1，第二
层量子点与第三层量子点之间的距离为h2，第三层量子点与第四层量子点之间的距离则为
h1，第四层量子点与第五层量子点之间的距离则为h2，以此类推，周期性循环。

[0050] 需要说明的是，在本申请实施例中，有源区段的高度小于n型区段的高度。通常，有源区段的高度范围在几十纳米到数百纳米之间。并且，多根纳米线的有源区段组成了该QD‑
SOA的有源增益层。由于该有源增益层内每个量子点均是嵌入在有源区段内的。因此，限制
了量子点的生长维度，从而限制了量子点的尺寸大小和位置。相较于以二维平面为载体的
量子点，量子点尺寸大小和位置均得到了有效的控制，从而减小了各个量子点的合金组分
波动，进而降低了器件的波长相关性，合理调节了覆盖的波段宽度，且减小了噪声指数。

[0051] p型区段的底端与有源区段的顶端接触。其中，如图2所示，从p型区段的底端到顶端，p型区段的横截面积可以逐渐增大，直到多根纳米线包括的多个p型区段中彼此相邻的
多个p型区段彼此接触，从而形成一个具有一定厚度的二维平面为止，以便后续在该二维平
面上制备p电极。由于多个p型区段的彼此接触形成了一个二维平面，因此，在制备p电极的
过程中，电极材料不会渗入到多根纳米线之间的间隙中，从而避免造成短路。此外，该二维
平面是多根纳米线的顶端彼此相连得到，因此，在该二维平面上的任意部位制备p电极均可
以与每根纳米线导通，方便了后续p电极的制备。其中，多根纳米线包括的多个p型区段组成
了该量子点半导体光放大器的p型包层。其中，该p型包层的厚度同样可以根据光信号的有
效折射率以及器件的驱动电流的大小来调节设计。本申请实施例对此不再赘述。

[0052] 可选地，在一种可能的实现方式中，p型区段的横截面积也可以保持与有源区段和n型区段的横截面积一致。在这种情况下，在多根纳米线包括的多个p型区段之间的间隙内
可以填充有机高分子绝缘材料，从而使得多个p型区段的顶端与填充的绝缘材料形成一个
二维平面，以便后续在该二维平面上制备p电极。

[0053] p电极206位于多个p型区段接触后形成的二维平面的上表面。

[0054] n电极205可以位于外延片201的下表面或上表面。其中，若n电极205位于外延片201的下表面，则该n电极205可以直接附着在外延片201的下表面，电极制备过程简单且成
本较低。若n电极205位于外延片201的上表面，则在制备该n电极205时，需要从预刻蚀层203
的上表面开始挖深刻槽，槽底直达外延片的上表面。之后，在该深刻槽内制备该n电极205。
在第二种方式中，n电极205与p电极206形成共面电极。这样，后续n电极205和p电极206可以
采用相同的供电方式进行供电，供电相较第一种方式简单。

[0055] 可选地，在本申请实施例中，该量子点半导体光放大器还可以包括第一电引脚外置驱动组、第二电引脚外置驱动组、第一尾纤、第二尾纤、第一光耦合组件和第二光耦合组
件。

[0056] 其中，第一电引脚外置驱动组和第二电引脚外置驱动组内可以包括相同数量的电引脚外置驱动。例如，每个电引脚外置驱动组内可以包括七个电引脚外置驱动。本申请实施
例对具体数量不做限定。

[0057] 需要说明的是，第一电引脚外置驱动组与n电极连接，第二电引脚外置驱动组与p电极连接。通过这两个电引脚外置驱动组内包括的多个电引脚外置驱动，可以为该量子点
半导体光放大器进行供电。

[0058] 第一尾纤可以通过第一光耦合组件与多个有源区段形成的有源增益层的一侧连接，第二尾纤则可以通过第二光耦合组件与有源增益层的另一侧连接。通过第一尾纤，可以
将光束输入到该量子点半导体光放大器中。经该量子点半导体光放大器放大功率后的光束
则可以通过第二尾纤输出。

[0059] 除此之外，该量子点半导体光放大器还可以包括气密封装结构和机械外壳，用于实现对前述各个组件的封装。

[0060] 在本申请实施例中，从位置固定的定域刻蚀孔的底部，延着定域刻蚀孔的轴向延伸的纳米线的位置也是固定的。这样，以该纳米线为载体生长量子点，量子点生长的自由度
受到限制，从而使得量子点的位置固定且尺寸可控。由于量子点的位置固定且尺寸可控，因
此，避免了多根纳米线的有源区段内位于同一高度上的量子点形成二维平层。同时，也避免
了由于各个量子点的尺寸随机所导致的合金组分波动较大的问题，从而降低了器件的波长
相关性，合理调节了覆盖的波段宽度，且减小了噪声指数。

[0061] 需要说明的是，在本申请实施例中，附图2‑4中示意的各个组件仅仅是对各组件的位置和形态的示意图。其中，附图中示出的各组件的尺寸比例并不能代表各组件的实际尺
寸比例。

[0062] 图5是本申请实施例提供的一种量子点半导体光放大器的制备方法。如图5所示，该方法可以包括以下步骤：

[0063] 步骤501：在外延片的上表面沉积缓冲层。

[0064] 其中，关于外延片的介绍可以参考前述实施例中相关介绍，本申请实施例在此不再赘述。

[0065] 由于外延片的材料和纳米线的材料之间存在晶格不匹配的问题，因此，难以直接在外延片上生长纳米线。基于此，可以通过分子束外延或化学气相沉积的方法在外延片的
上表面沉积一层缓冲层，以便可以在该缓冲层上成核生长出纳米线。

[0066] 步骤502：在缓冲层上沉积预刻蚀层。

[0067] 在外延片上沉积一层缓冲层之后，可以在缓冲层的上表面再沉积一层用于进行刻蚀的预刻蚀层。其中，该预刻蚀层的材料和厚度可以参考前述实施例。

[0068] 步骤503：在预刻蚀层上进行刻蚀，得到多个定域刻蚀孔。

[0069] 在制备得到预刻蚀层之后，可以采用离子刻蚀(ion etching)技术在预刻蚀层上进行刻蚀，得到多个定域刻蚀孔。

[0070] 其中，可以在预刻蚀层上预设初始刻蚀位置，在该初始刻蚀位置上刻蚀第一个定域刻蚀孔。其中，该初始刻蚀位置可以位于预刻蚀层的一个角点上，也可以位于预刻蚀层的
中心。之后，从该初始刻蚀位置开始，延着与预刻蚀层的长边平行的方向，每间隔预设距离
刻蚀一个定域刻蚀孔，直到距离预刻蚀层的宽边最近的定域刻蚀孔所在的位置与预刻蚀层
的宽边之间的距离小于该预设距离为止，得到一行定域刻蚀孔。接下来，按照上述方法刻蚀
下一行定域刻蚀孔。需要说明的是，相邻两行定域刻蚀孔之间的距离可以相等，也可以不
等，本申请实施例对此不做具体限定。

[0071] 上述主要介绍了在预刻蚀层上一行一行的刻蚀定域刻蚀孔的方法。显然地，也可以在预刻蚀层上一列一列的来刻蚀定域刻蚀孔，刻蚀方法与前述方法类似。不同点在于，在
这种情况下，同一列中每相邻的两个定域刻蚀孔之间的距离相等，且相邻两列定域刻蚀孔
之间的距离可以相等，也可以不等。

[0072] 可选地，由于定域刻蚀孔的位置决定了后续纳米线的位置，定域刻蚀孔之间的距离决定了后续纳米线之间的距离，而纳米线的位置和纳米线之间的距离将会影响到量子点
半导体光放大器的光学性能。因此，在本申请实施例中，可以根据对于量子点半导体光放大
器的光学性能的要求，设计包含有预设几何图形的掩膜版，进而采用该掩膜版通过离子刻
蚀技术，配合光刻(photolithography)或电子束曝光技术(electron‑beam lithography，
EBL)，在预刻蚀层上进行刻蚀，得到多个定域刻蚀孔。其中，预设几何图形可以为三角形、矩
形、平行四边形和正六边形等几何形状中的任一种或任几种的排列组合。

[0073] 按照该预设几何图形生成掩膜版时，可以生成与预刻蚀层尺寸相同的掩膜版，也可以生成尺寸大于预刻蚀层的尺寸的掩膜版。其中，当掩膜版的尺寸大于预刻蚀层的尺寸
时，掩膜版的尺寸与预刻蚀层的尺寸成一定比例。例如，掩膜版的尺寸与预刻蚀层的尺寸之
间的比例可以为40:1、100:1等。另外，该掩膜版上将包含有多个尺寸和形状相同的预设几
何图形，且这多个预设几何图形可以在该掩膜版上周期排列。每个预设几何图形的一个角
点实际上就代表一个刻蚀位置，也即对应一个定域刻蚀孔。例如，当掩膜版包含有多个呈周
期性排列的平行四边形时，按照该掩膜版刻蚀得到的多个定域刻蚀孔将如图3中所示。相应
地，若为正六边形时，对应得到的多个定域刻蚀孔将如图4中所示。

[0074] 在采用掩膜版对该预刻蚀层进行刻蚀时，若该掩膜版的尺寸与预刻蚀层尺寸相同，则可以采用接触式或准接触式的掩膜版放置方式，通过光刻或电子束曝光技术将该掩
膜版上的几何图形印制到预刻蚀层上。之后，按照印制的几何图形在该预刻蚀层上进行刻
蚀，得到多个定域刻蚀孔。若该掩膜版的尺寸与预刻蚀层的尺寸成一定的比例，则可以通过
光刻或电子束曝光配合高精度投影设备，按照掩膜版的尺寸与预刻蚀层的尺寸之间的比
例，将该掩膜版上的预设几何图形缩小相应比例之后印制到预刻蚀层上。之后，按照印制到
预刻蚀层上的几何图形在预刻蚀层上进行刻蚀，得到多个定域刻蚀孔。此时，该多个定域刻
蚀孔将包括多个阵列单元，每个阵列单元内的定域刻蚀孔的连线所形成的图形就是预设几
何图形。

[0075] 可选地，在本申请实施例中，也可以按照其他预设规则生成掩膜版。例如，假设在预刻蚀层的某些区域内定域刻蚀孔需要密集一些，而另一些区域内定域刻蚀孔则需要稀疏
一些。此时，则可以根据疏密需求制备包含有多个通孔密度图案的掩膜版。之后，通过前述
介绍的相关方法，将掩膜版上的多个通孔印制到预刻蚀层上。此时，相当于在预刻蚀层上确
定了多个刻蚀位置。接下来，按照这多个刻蚀位置在预刻蚀层上进行刻蚀，得到多个定域刻
蚀孔。此时，该多个定域刻蚀孔的疏密分布将与掩膜版上的通孔图案的疏密分布一致。

[0076] 另外，需要说明的是，在本申请实施例中，可以垂直于预刻蚀层的表面进行刻蚀，刻蚀深度大于预刻蚀层的厚度，小于预刻蚀层和缓冲层的厚度之和。这样，刻蚀得到的多个
定域刻蚀孔的轴向垂直于预刻蚀层的表面，且可以贯穿预刻蚀层直达缓冲层。当然，在实际
操作中，刻蚀方向也可能并不完全垂直于预刻蚀层的表面，而是存在一定的倾角，其中，该
倾角通常可以在0‑10度之间。

[0077] 值得注意的是，在本申请实施例中，若后续在外延层的上表面制备n电极，则在生成掩膜版时，掩膜版上对应于n电极的区域为空白区域。也即，在预刻蚀层上对应于n电极的
区域内不进行刻蚀，后续也不生长纳米线。这样，才可以在该预刻蚀层上挖直达外延片的深
刻槽来制备n电极。

[0078] 步骤504：从多个定域刻蚀孔中的每个定域刻蚀孔的底部，延着每个定域刻蚀孔的轴向生长一根纳米线，该纳米线延生长方向自下而上包括n型区段、有源区段和p型区段，有
源区段内嵌有多层量子点。

[0079] 在本步骤中，可以采用外延生长技术从每个定域刻蚀孔中生长出一根纳米线。示例性地，可以采用分子束外延(molecular beam epitaxy，MBE)技术从每个定域刻蚀孔的底
部暴露的缓冲层上生长出一根纳米线。分子束外延技术是外延生长技术中的一种。其中，分
子束外延技术是指在超高真空条件下，把所需要的结晶材料放入到喷射炉中，将喷射炉加
热，使结晶材料形成分子束，并以一定的热运动速度，按一定的比例从喷射炉中喷射到缓冲
层上，以进行晶体外延生长的一种技术。

[0080] 接下来，以采用MBE技术生成一根纳米线的过程为例来对本步骤进行说明，在本申请实施例中，每根纳米线的生长过程均可以参照下述实现方式。

[0081] 其中，可以将第一结晶材料喷射到定域刻蚀孔底部的暴露的缓冲层上。第一结晶材料在该缓冲层上成核并延着定域刻蚀孔的轴向生长。当生长得到的纳米线段的高度达到
第二高度时，该第二高度的纳米线段即为n型区段。之后，调整第一结晶材料的成分，得到第
二结晶材料。继续生长，当再生长第三高度的纳米线段后，可以调整第二结晶材料的成分，
得到第三结晶材料。调整第三结晶材料的喷射量，从而生长出第一个量子点。这个量子点即
为第一层量子点。该量子点的尺寸小于纳米线的横截面积。在生长出第一层量子点之后，将
第三结晶材料调整为第二结晶材料，在第一层量子点的外部自然包裹第二结晶材料，并继
续生长。从第一层量子点开始，每生长第三高度的纳米线段，即可以按照前述方式生长一层
量子点。在量子点的层数达到预设数量之后，在最后生成的一层量子点的外部包裹第二结
晶材料，并继续生成一定高度的纳米线段，从而完成纳米线的有源区段的制备。在有源区段
制备完成之后，调整第二结晶材料的成分，得到第四结晶材料。继续控制生成第四结晶材料
的纳米线段。并且，随着纳米线段的高度增加，逐渐增大喷射量，从而控制纳米线段的横截
面积逐渐增大，直到相邻的纳米线段彼此接触之后，保持喷射量不变，继续生长，从而形成
一定厚度的二维平面。此时即完成了纳米线的p型区段的制备。需要说明的是，其中，n型区
段的高度、有源区段的高度以及p型区段的高度可以参考前述实施例中相关介绍，本申请实
施例在此不再赘述。其中，第一结晶材料和第四结晶材料均为包含有三或四种组分的材料，
但是各组分比例不同。第二结晶材料为包含有二或三种组分的材料。

[0082] 还需要说明的是，在上述实现方式中，在制备得到有源区段之后，通过控制结晶材料的喷射量可以形成横截面积逐渐增大的p型区段。可选地，在一种可能的实现方式中，也
可以保持喷射量不变，从而形成横截面积与有源区段和n型区段相同的p型区段。在这种情
况下，在多根纳米线的p型区段均制备完成之后，可以在多根纳米线的p型区段之间的间隙
内填充有机高分子绝缘材料，从而使得多根纳米线的p型区段的顶端与填充的绝缘材料形
成一个二维平面，以便后续制备p电极。

[0083] 可选地，在本申请实施例中，也可以采用化学气相沉积(metal‑organic chemical vapour deposition，MOCVD)技术从每个定域刻蚀孔的底部暴露的缓冲层上生长出一根纳
米线。具体的纳米线的生长过程与前述介绍的分子束外延技术中的生长过程相同，本申请
实施例在此不再赘述。

[0084] 在本申请实施例中，定域刻蚀孔的位置固定，因此，从该定域刻蚀孔的底部延着定域刻蚀孔生长出的纳米线的位置也固定，也即量子点的位置固定且尺寸可控。因此，避免了
多根纳米线包括的多个有源区段内位于同一高度上的量子点形成二维平层。另外，由于量
子点的尺寸可控，因此，可以有效避免由于各个量子点的尺寸随机所导致的合金组分波动
较大的问题，从而可以降低最终制备得到的量子点半导体光放大器的波长相关性，合理调
控了覆盖的波段宽度和范围，且减小了噪声指数。

[0085] 步骤505：在延着多个定域刻蚀孔的轴向形成的多根纳米线的上方制备p电极，得到量子点半导体光放大器。

[0086] 在制备得到多根纳米线之后，可以采用附属电极工艺在由多根纳米线的p型区段所形成的二维平面的上表面制备p电极。

[0087] 步骤506：在外延片的表面制备n电极。

[0088] 在本步骤中，可以采用附属电极工艺直接在外延片的下表面制备n电极。或者，也可以在预刻蚀层的上表面的某个区域内开深刻槽，槽底直达外延片。之后，在该深刻槽内制
备n电极。

[0089] 需要说明的是，在本申请实施例中，步骤505和步骤506的执行顺序可以不分先后。或者，也可以先执行步骤506，再执行步骤505，本申请实施例对此不做限定。

[0090] 图6是本申请实施例提供的两种量子点半导体光放大器的光谱比对效果示意图。其中，图6中的左图是相关技术中以二维平面为载体随机形成量子点得到的量子点半导体
光放大器的光谱图。由左图可以看出，该量子点半导体光放大器的光谱跨度可达240nm。图6
中的右图是本申请实施例提供的量子点半导体光放大器的光谱图。由右图可以看出，该量
子点半导体光放大器的光谱跨度仅为60nm。由此可见，本申请实施例提供的量子点半导体
光放大器较相关技术中的量子点半导体光放大器，覆盖的波段合理缩小。由于覆盖波段缩
小，因此，各个波长的光信号的增益相应增大。在增益增大的情况下，噪声指数将相应地减
小。

[0091] 在本申请实施例中，由于以位置固定的纳米线为载体生长量子点，因此，量子点生长的自由度受到限制，从而使得量子点的位置固定且尺寸可控。由于量子点的位置固定且
尺寸可控，因此，避免了多根纳米线的有源区段内位于同一高度上的量子点形成二维平层。
另外，由于量子点的尺寸可控，因此，可以有效避免由于各个量子点的尺寸随机所导致的合
金组分波动较大的问题，从而可以降低最终制备得到的量子点半导体光放大器的波长相关
性，合理调控了覆盖的波段宽度，且减小了噪声指数。

[0092] 在上述实施例中介绍的量子点半导体光放大器的制备方法，可以全部或部分地通过软件、硬件、固件或者其任意结合来实现。当使用软件实现时，可以全部或部分地以计算
机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加
载和执行所述计算机指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所
述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机
指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机
可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中
心通过有线(例如：同轴电缆、光纤、数据用户线(Digital Subscriber Line，DSL))或无线
(例如：红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。
所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个
可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如：
软盘、硬盘、磁带)、光介质(例如：数字通用光盘(Digital Versatile Disc，DVD))、或者半
导体介质(例如：固态硬盘(Solid State Disk，SSD))等。

[0093] 本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读
存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

[0094] 以上所述为本申请提供的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。