为具有可配置多电极像素的光调制底板产生五点形视频流转让专利
申请号 : CN201910614582.5
文献号 : CN111489714B
文献日 : 2021-11-12
发明人 : 克雷格·迈克尔·沃勒 , 埃里克·保罗·艾森布兰特
申请人 : 晶典有限公司 , 芯鼎微(中山)光电半导体有限公司
摘要 :
本发明公开一种产生四方五点形视频流的方法。所述方法通过以下来从高分辨率视频流产生四方五点形视频流：从第一高分辨率视频帧产生第一个第一类型五点形场，从第二高分辨率视频帧产生第一个第二类型五点形场，从第三高分辨率视频帧产生第一个第三类型五点形场，以及从第四高分辨率视频帧产生第一个第四类型五点形场。
权利要求 :
1.一种从具有多个高分辨率视频帧的高分辨率视频流产生四方五点形视频流的方法，其特征在于，所述方法包括：
从第一高分辨率视频帧为所述四方五点形视频流产生第一个第一类型五点形场；
从第二高分辨率视频帧产生第一个第二类型五点形场，其中在所述四方五点形视频流中，所述第一个第二类型五点形场跟在所述第一个第一类型五点形场之后；
从第三高分辨率视频帧产生第一个第三类型五点形场，其中在所述四方五点形视频流中，所述第一个第三类型五点形场跟在所述第一个第二类型五点形场之后；以及从第四高分辨率视频帧产生第一个第四类型五点形场，其中在所述四方五点形视频流中，所述第一个第四类型五点形场跟在所述第一个第三类型五点形场之后。
2.如权利要求1所述的方法，其特征在于，所述第一个第一类型五点形场是左上五点形场；
所述第一个第二类型五点形场是右下五点形场；
所述第一个第三类型五点形场是右上五点形场；以及所述第一个第四类型五点形场是左下五点形场。
3.如权利要求1所述的方法，其特征在于，所述第一个第一类型五点形场是左上五点形场；
所述第一个第二类型五点形场是右上五点形场；
所述第一个第三类型五点形场是右下五点形场；以及所述第一个第四类型五点形场是左下五点形场。
4.如权利要求1所述的方法，其特征在于，所述第一个第一类型五点形场是左上五点形场；
所述第一个第二类型五点形场是右下五点形场；
所述第一个第三类型五点形场是左下五点形场；以及所述第一个第四类型五点形场是右上五点形场。
5.如权利要求1所述的方法，其特征在于，进一步包括：从所述第一高分辨率视频帧产生第二个第三类型五点形场，其中在所述四方五点形视频流中，所述第二个第三类型五点形场跟在所述第一个第一类型五点形场之后；以及从所述第二高分辨率视频帧产生第二个第四类型五点形场，其中在所述四方五点形视频流中，所述第二个第四类型五点形场跟在所述第一个第二类型五点形场之后。
6.如权利要求5所述的方法，其特征在于，所述第二个第三类型五点形场位于所述第一个第二类型五点形场之前，且所述第二个第四类型五点形场位于所述第一个第三类型五点形场之前。
7.如权利要求5所述的方法，其特征在于，进一步包括：从所述第三高分辨率视频帧产生第二个第一类型五点形场，其中在所述四方五点形视频流中，所述第二个第一类型五点形场跟在所述第二个第四类型五点形场之后；以及从所述第四高分辨率视频帧产生第二个第二类型五点形场，其中在所述四方五点形视频流中，所述第二个第二类型五点形场跟在所述第一个第三类型五点形场之后。
8.如权利要求7所述的方法，其特征在于，所述第二个第一类型五点形场位于所述第一个第三类型五点形场之前，且所述第二个第二类型五点形场位于所述第一个第四类型五点形场之前。
9.如权利要求7所述的方法，其特征在于，所述第一个第一类型五点形场是左上五点形场；
所述第一个第二类型五点形场是右上五点形场；
所述第一个第三类型五点形场是右下五点形场；以及所述第一个第四类型五点形场是左下五点形场。
10.如权利要求7所述的方法，其特征在于，进一步包括：从所述第一高分辨率视频帧产生第三个第二类型五点形场，其中在所述四方五点形视频流中，所述第三个第二类型五点形场跟在所述第二个第三类型五点形场之后；以及从所述第一高分辨率视频帧产生第三个第四类型五点形场，其中在所述四方五点形视频流中，所述第三个第四类型五点形场跟在所述第三个第二类型五点形场之后。
11.如权利要求10所述的方法，其特征在于，所述第三个第二类型五点形场及所述第三个第四类型五点形场位于所述第一个第二类型五点形场之前。
12.如权利要求10所述的方法，其特征在于，进一步包括：从所述第二高分辨率视频帧产生第三个第一类型五点形场，其中在所述四方五点形视频流中，所述第三个第一类型五点形场跟在所述第三个第四类型五点形场之后；以及从所述第二高分辨率视频帧产生第三个第三类型五点形场，其中在所述四方五点形视频流中，所述第三个第三类型五点形场跟在所述第三个第一类型五点形场之后。
13.如权利要求12所述的方法，其特征在于，所述第三个第一类型五点形场及所述第三个第三类型五点形场位于所述第一个第三类型五点形场之前。
14. 如权利要求12所述的方法，其特征在于，进一步包括：从所述第三高分辨率视频帧产生第四个第二类型五点形场，其中在所述四方五点形视频流中，所述第四个第二类型五点形场跟在所述第一个第三类型五点形场之后；以及从所述第三高分辨率视频帧产生第四个第四类型五点形场，其中在所述四方五点形视频流中，所述第四个第四类型五点形场跟在所述第四个第二类型五点形场之后。
15.如权利要求14所述的方法，其特征在于，所述第四个第二类型五点形场及所述第四个第四类型五点形场位于所述第一个第四类型五点形场之前。
16. 如权利要求14所述的方法，其特征在于，进一步包括：从所述第四高分辨率视频帧产生第四个第一类型五点形场，其中在所述四方五点形视频流中，所述第四个第一类型五点形场跟在所述第四个第四类型五点形场之后；以及从所述第四高分辨率视频帧产生第四个第三类型五点形场，其中在所述四方五点形视频流中，所述第四个第三类型五点形场跟在所述第四个第一类型五点形场之后。
17.如权利要求10所述的方法，其特征在于，所述第一个第一类型五点形场是左上五点形场；
所述第一个第二类型五点形场是右上五点形场；
所述第一个第三类型五点形场是右下五点形场；以及所述第一个第四类型五点形场是左下五点形场。
18.如权利要求1所述的方法，其特征在于，所述第一个第一类型五点形场中的每一五点形像素在所述第一高分辨率视频帧中具有相关联的像素，且所述方法进一步包括使用平滑滤波器及包含包括所述相关联的像素在内的高分辨率像素的像素块来计算所述第一个第一类型五点形场的每一五点形像素。
19.如权利要求18所述的方法，其特征在于，所述使用平滑滤波器及包含包括所述相关联的像素在内的高分辨率像素的像素块来计算所述第一个第一类型五点形场的每一五点形像素进一步包括计算所述像素块与所述平滑滤波器的互相关性。
20.如权利要求19所述的方法，其特征在于，所述计算所述像素块与所述平滑滤波器的互相关性进一步包括：
计算所述像素块中的每一像素与所述平滑滤波器中对应的滤波值的积，以形成多个积；以及
将所述多个积相加。
说明书 :
为具有可配置多电极像素的光调制底板产生五点形视频流
[0001] 相关申请
[0002] 本申请是由克雷格·迈克尔·沃勒(Craig Michael Waller)及埃里克·保罗·艾森布兰特(Eric Paul Eisenbrandt)以及蒂莫西·兰德尔·罗斯特(Timothy Randall
Rost)在2018年5月18日提出申请且名称为“为具有可配置多电极像素的光调制底板产生五
点形视频流(Generating Quincunx Video Streams for Light Modulating Backplanes
with Configurable Multi Electrode Pixels)”的第15/984,297号美国专利申请的部分
接续案。第15/984,297号申请是由安德鲁·伊恩·罗素(Andrew Ian Russell)、克雷格·
迈克尔·沃勒及埃里克·保罗·艾森布兰特在2017年2月15日提出申请且名称为“具有可
配置多电极像素的光调制底板(LIGHT MODULATING BACKPLANE WITH CONFIGURABLE
MULTI‑ELECTRODE PIXELS)”的第15/433,947号美国专利申请的部分接续案。第15/433,947
号申请是由安德鲁·伊恩·罗素、克雷格·迈克尔·沃勒及埃里克·保罗·艾森布兰特在
2014年5月9日提出申请且名称为“具有可配置多电极像素的光调制底板(LIGHT
MODULATING BACKPLANE WITH CONFIGURABLE MULTI‑ELECTRODE PIXELS)”的第14/273,550
号美国专利申请的接续案，第14/273,550号美国专利申请是在2017年4月4日作为第9,513,
573号美国专利而发布。
Rost)在2018年5月18日提出申请且名称为“为具有可配置多电极像素的光调制底板产生五
点形视频流(Generating Quincunx Video Streams for Light Modulating Backplanes
with Configurable Multi Electrode Pixels)”的第15/984,297号美国专利申请的部分
接续案。第15/984,297号申请是由安德鲁·伊恩·罗素(Andrew Ian Russell)、克雷格·
迈克尔·沃勒及埃里克·保罗·艾森布兰特在2017年2月15日提出申请且名称为“具有可
配置多电极像素的光调制底板(LIGHT MODULATING BACKPLANE WITH CONFIGURABLE
MULTI‑ELECTRODE PIXELS)”的第15/433,947号美国专利申请的部分接续案。第15/433,947
号申请是由安德鲁·伊恩·罗素、克雷格·迈克尔·沃勒及埃里克·保罗·艾森布兰特在
2014年5月9日提出申请且名称为“具有可配置多电极像素的光调制底板(LIGHT
MODULATING BACKPLANE WITH CONFIGURABLE MULTI‑ELECTRODE PIXELS)”的第14/273,550
号美国专利申请的接续案，第14/273,550号美国专利申请是在2017年4月4日作为第9,513,
573号美国专利而发布。
技术领域
[0003] 本发明涉及显示技术。更具体来说，本发明涉及用于控制光调制元件、空间光调制器及光源的数字底板。
背景技术
[0004] 微显示器通常包括光调制底板及光调制单元或发光单元。光调制单元包括例如硅上液晶(LCOS)及数字微镜装置(DMD)等技术。发光单元包括例如有机发光二极管(OLED)等
技术。在此类微显示器中所使用的技术也可用于制作较大的显示单元。
技术。在此类微显示器中所使用的技术也可用于制作较大的显示单元。
[0005] 图1A及图1B例示传统LCOS显示器100的一小部分。具体来说，图1B仅示出LCOS显示器100的24个像素。通常，LCOS显示器将具有几百万个像素。图1A是显示器100的沿着图1B所
示AA'剖线的剖视图。然而，图1B示出LCOS显示器100的仅一个层。
示AA'剖线的剖视图。然而，图1B示出LCOS显示器100的仅一个层。
[0006] 在图1A中，衬底110支撑像素控制电路PCC_1_1、PCC_2_1、PCC_3_1、PCC_4_1、PCC_5_1、及PCC_6_1。位于像素控制电路上面的是像素电极PE_1_1、PE_2_1、PE_3_1、PE_4_1、PE_
5_1、及PE_6_1。每一像素电极PE_X_Y耦合至像素控制电路PCC_X_Y且由像素控制电路PCC_
X_Y控制。因此，像素电极PE_1_1耦合至像素控制电路PCC_1_1且由像素控制电路PCC_1_1控
制。类似地，电极PE_2_1、PE_3_1、PE_4_1、PE_5_1、及PE_6_1分别耦合至像素控制电路PCC_
2_1、PCC_3_1、PCC_4_1、PCC_5_1、及PCC_6_1且分别由像素控制电路PCC_2_1、PCC_3_1、PCC_
4_1、PCC_5_1、及PCC_6_1控制。对于LCOS显示器100，像素电极由反射性导体制成以反射传
入光，如以下所解释。如图1B中所示，各偏振电极被排列成矩形矩阵。为清晰起见，像素电极
是PE_X_Y，其中X是指像素电极的列位置且Y是指像素电极的行位置。
5_1、及PE_6_1。每一像素电极PE_X_Y耦合至像素控制电路PCC_X_Y且由像素控制电路PCC_
X_Y控制。因此，像素电极PE_1_1耦合至像素控制电路PCC_1_1且由像素控制电路PCC_1_1控
制。类似地，电极PE_2_1、PE_3_1、PE_4_1、PE_5_1、及PE_6_1分别耦合至像素控制电路PCC_
2_1、PCC_3_1、PCC_4_1、PCC_5_1、及PCC_6_1且分别由像素控制电路PCC_2_1、PCC_3_1、PCC_
4_1、PCC_5_1、及PCC_6_1控制。对于LCOS显示器100，像素电极由反射性导体制成以反射传
入光，如以下所解释。如图1B中所示，各偏振电极被排列成矩形矩阵。为清晰起见，像素电极
是PE_X_Y，其中X是指像素电极的列位置且Y是指像素电极的行位置。
[0007] 衬底110还将包括各种逻辑电路，以支持像素控制电路的操作。为清晰起见，在图中省略了该多个逻辑电路，因为在此项技术中所熟知的被省略的逻辑电路并非是本发明的
组成方面。衬底110、像素控制电路、像素电极以及被省略的逻辑电路形成光调制底板。在谷
泰格(Guttag)等人的名称为“数字底板(Digital Backplane)”的第7,071,908号美国专利
中阐述了光调制底板的实例，所述美国专利以引用方式包含于本文中。在谷泰格等人的名
称为“具有屏蔽比较器的空间光调制器(Spatial Light Modulator with Masking
Comparators)”的第8,605,015号美国专利中阐述了光调制底板的另一实例，所述美国专利
以引用方式并入本文中。
组成方面。衬底110、像素控制电路、像素电极以及被省略的逻辑电路形成光调制底板。在谷
泰格(Guttag)等人的名称为“数字底板(Digital Backplane)”的第7,071,908号美国专利
中阐述了光调制底板的实例，所述美国专利以引用方式包含于本文中。在谷泰格等人的名
称为“具有屏蔽比较器的空间光调制器(Spatial Light Modulator with Masking
Comparators)”的第8,605,015号美国专利中阐述了光调制底板的另一实例，所述美国专利
以引用方式并入本文中。
[0008] LCOS显示器100的光调制单元包括液晶层120、配向层130、透明共用电极层140及保护性玻璃层150。保护性玻璃层150保护LCOS显示器100的其余部分，但通常不对传入光或
反射光进行操纵。透明共用电极层140与像素电极一起工作来对液晶层120中的液晶进行操
纵。配向层130对液晶层120中的液晶进行配向，以恰当地操纵传入光及反射光。液晶层120
包含由像素电极控制的液晶，以选择性地使传入偏振光穿过液晶层120。具体来说，当像素
电极由对应的像素控制电路充电至“工作状态”时，偏振光可穿过液晶层120的位于所述像
素电极上面的区域且由所述像素电极往回反射。然而，如果像素电极处于非工作状态，则在
液晶层120的位于所述像素电极上面的区域中，偏振光被阻挡。使用脉宽调制来创建不同的
对比度。对于彩色显示器，可将彩色滤光片包含于光调制单元中，或者可使用场序颜色方案
(即，快速地循环经过三种不同颜色的光源)。
反射光进行操纵。透明共用电极层140与像素电极一起工作来对液晶层120中的液晶进行操
纵。配向层130对液晶层120中的液晶进行配向，以恰当地操纵传入光及反射光。液晶层120
包含由像素电极控制的液晶，以选择性地使传入偏振光穿过液晶层120。具体来说，当像素
电极由对应的像素控制电路充电至“工作状态”时，偏振光可穿过液晶层120的位于所述像
素电极上面的区域且由所述像素电极往回反射。然而，如果像素电极处于非工作状态，则在
液晶层120的位于所述像素电极上面的区域中，偏振光被阻挡。使用脉宽调制来创建不同的
对比度。对于彩色显示器，可将彩色滤光片包含于光调制单元中，或者可使用场序颜色方案
(即，快速地循环经过三种不同颜色的光源)。
[0009] 从标清视频至高清视频及更高清视频的转变已造成对更高分辨率显示器的巨大需求。然而，对于光调制底板，像素控制电路的大小正变为光调制底板中的像素密度的限制
因素。因此，为使用传统的技术来创建更高分辨率光调制底板，必须增加光调制底板的整体
大小。然而，增加光调制底板的大小也将会增加成本及功率消耗。因此，需要一种创建高分
辨率光调制底板的方法或系统，并且需要一种为显示器产生适当视频流的高效方式。
因素。因此，为使用传统的技术来创建更高分辨率光调制底板，必须增加光调制底板的整体
大小。然而，增加光调制底板的大小也将会增加成本及功率消耗。因此，需要一种创建高分
辨率光调制底板的方法或系统，并且需要一种为显示器产生适当视频流的高效方式。
发明内容
[0010] 因此，本发明提供一种产生供与具有可配置多电极像素的高分辨率光调制底板一起使用的四方五点形视频流的新颖方法。通过以下来从高分辨率视频流产生四方五点形视
频流：从第一高分辨率视频帧产生第一个第一类型五点形场，从第二高分辨率视频帧产生
第一个第二类型五点形场，从第三高分辨率视频帧产生第一个第三类型五点形场，以及从
第四高分辨率视频帧产生第一个第四类型五点形场。在所述四方五点形视频流中，所述第
一个第二类型五点形场跟在所述第一个第一类型五点形场之后。在所述五点形视频流中，
所述第一个第三类型五点形场跟在所述第一个第二类型五点形场之后，且在所述四方五点
形视频流中，所述第一个第四类型五点形场跟在所述第一个第三类型五点形场之后。在本
发明的具体实施例中，所述第一个第一类型五点形场是左上五点形场，所述第一个第二类
型五点形场是右下五点形场，所述第一个第三类型五点形场是右上五点形场，且所述第一
个第四类型五点形场是左下五点形场。
频流：从第一高分辨率视频帧产生第一个第一类型五点形场，从第二高分辨率视频帧产生
第一个第二类型五点形场，从第三高分辨率视频帧产生第一个第三类型五点形场，以及从
第四高分辨率视频帧产生第一个第四类型五点形场。在所述四方五点形视频流中，所述第
一个第二类型五点形场跟在所述第一个第一类型五点形场之后。在所述五点形视频流中，
所述第一个第三类型五点形场跟在所述第一个第二类型五点形场之后，且在所述四方五点
形视频流中，所述第一个第四类型五点形场跟在所述第一个第三类型五点形场之后。在本
发明的具体实施例中，所述第一个第一类型五点形场是左上五点形场，所述第一个第二类
型五点形场是右下五点形场，所述第一个第三类型五点形场是右上五点形场，且所述第一
个第四类型五点形场是左下五点形场。
[0011] 在本发明的另一实施例中，通过以下来增强所述四方五点形视频流：从所述第一高分辨率帧产生第二个第三类型五点形场，从所述第二高分辨率帧产生第二个第四类型五
点形场，从所述第三高分辨率视频帧产生第二个第一类型五点形场，以及从所述第四高分
辨率视频帧产生第二个第二类型五点形场。所述第二个第三类型五点形场位于所述第一个
第二类型五点形场之前，所述第二个第四类型五点形场位于所述第一个第三类型五点形场
之前，所述第二个第一类型五点形场位于所述第一个第三类型五点形场之前，且所述第二
个第二类型五点形场位于所述第一个第四类型五点形场之前。
点形场，从所述第三高分辨率视频帧产生第二个第一类型五点形场，以及从所述第四高分
辨率视频帧产生第二个第二类型五点形场。所述第二个第三类型五点形场位于所述第一个
第二类型五点形场之前，所述第二个第四类型五点形场位于所述第一个第三类型五点形场
之前，所述第二个第一类型五点形场位于所述第一个第三类型五点形场之前，且所述第二
个第二类型五点形场位于所述第一个第四类型五点形场之前。
[0012] 鉴于以下说明及图式，将更全面地理解本发明。
附图说明
[0013] 图1A至图1B例示传统LCOS显示器的一部分。
[0014] 图2A至图2C是根据本发明一个实施例的光调制底板的一部分的图解。
[0015] 图3是根据本发明一个实施例的光调制底板的一部分的示意图。
[0016] 图4A至图4E是根据本发明一个实施例的光调制底板的一部分的图解。
[0017] 图5A至图5E是根据本发明一个实施例的光调制底板的一部分的示意图。
[0018] 图5F至图5J是根据本发明另一实施例的光调制底板的一部分的示意图。
[0019] 图6A至图6C是根据本发明一个实施例的光调制底板的一部分的示意图。
[0020] 图7是根据本发明一个实施例的像素控制电路的示意图。
[0021] 图8是根据本发明一个实施例的点状电极连接电路的示意图。
[0022] 图9例示由高分辨率视频流创建五点形视频流。
[0023] 图10A、图10B及图10C例示五点形像素与高分辨率像素的关系。
[0024] 图11例示根据本发明的一个实施例如何使用平滑滤波器来创建五点形像素。
[0025] 图12A、图12B及图12C是根据本发明一些实施例的平滑滤波器。
[0026] 图13例示根据本发明的一个实施例由高分辨率视频流创建五点形视频流。
[0027] 图14A及图14B示出在本发明的另一实施例中使用的像素块及平滑滤波器。
[0028] 图15A及图15B示出在本发明的另一实施例中使用的像素块及平滑滤波器。
[0029] 图16例示五点形像素与高分辨率像素的关系。
[0030] 图17A至图17D例示五点形像素与高分辨率像素的关系。
[0031] 图18例示根据本发明一个实施例从高分辨率视频流创建四方五点形视频流。
[0032] 图19例示根据本发明另一实施例从高分辨率视频流创建四方五点形视频流。
[0033] 图20例示根据本发明另一实施例从高分辨率视频流创建四方五点形视频流。
具体实施方式
[0034] 如上所解释，传统光调制底板的分辨率受像素控制电路的大小、所需功率消耗、或者几百万个像素的支持性存储器限制。然而，根据本发明实施例的光调制底板具有比像素
控制电路的数目大的有效分辨率。将可配置多电极像素与交错方案(interlacing scheme)
一起使用，使得单个像素控制电路在不同的帧中控制不同的像素。
控制电路的数目大的有效分辨率。将可配置多电极像素与交错方案(interlacing scheme)
一起使用，使得单个像素控制电路在不同的帧中控制不同的像素。
[0035] 如图2A中所例示，光调制底板200包括呈矩阵形式的多个点状电极。所述点状电极被标示为DE_X_Y，其中X是指点状电极的列位置，且Y是指点状电极的行位置。图2A仅示出光
调制底板200的一小部分。具体来说，例示了7行及5列的点状电极。在光调制底板200中，每
一点状电极DE_X_Y具有宽度比高度大的矩形形状。光调制底板200使用新颖的可配置多电
极像素及摆动交错(bob interlacing)来提高光调制底板200的有效分辨率，如图2B及图2C
中所例示。在摆动交错中，视频的帧被转换成包含原始帧的仅一半的行的场。所述场是交替
的偶数场及奇数场，其中偶数场包含帧的偶数行，且奇数场包含帧的奇数行。交替的场在眼
睛看来是完整的帧。图2B例示在奇数场期间可配置多电极像素的排列，且图2C例示在偶数
场期间可配置多电极像素的排列。在图2B中，示出了十五个可配置多电极像素。为更好地例
示每一可配置多电极像素，给每一可配置多电极像素的区域加阴影；此阴影在图2B中是仅
出于例示性目的且不具有功能性意义。具体来说，可配置多电极像素CMEP_1_1包括点状电
极DE_1_1及DE_1_2，可配置多电极像素CMEP_1_2包括点状电极DE_1_3及DE_1_4，可配置多
电极像素CMEP_1_3包括点状电极DE_1_5及DE_1_6，可配置多电极像素CMEP_2_3包括点状电
极DE_2_5及DE_2_6，可配置多电极像素CMEP_3_3包括点状电极DE_3_5及DE_3_6，可配置多
电极像素CMEP_4_3包括点状电极DE_4_5及DE_4_6，可配置多电极像素CMEP_5_3包括点状电
极DE_5_5及DE_5_6，且一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_X_2*Y及DE_
X_(2*Y‑1)。对于偶数场，如图2C中所例示，可配置多电极像素CMEP_1_1包括点状电极DE_1_
2及DE_1_3，可配置多电极像素CMEP_1_2包括点状电极DE_1_4及DE_1_5，可配置多电极像素
CMEP_1_3包括点状电极DE_1_6及DE_1_7，可配置多电极像素CMEP_2_3包括点状电极DE_2_6
及DE_2_7，可配置多电极像素CMEP_3_3包括点状电极DE_3_6及DE_3_7，可配置多电极像素
CMEP_4_3包括点状电极DE_4_6及DE_4_7，可配置多电极像素CMEP_5_3包括点状电极DE_5_6
及DE_5_7，且一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_X_2*Y及DE_X_(2*Y+
1)。因此，图2B中的可配置多电极像素行与图2C中的可配置多电极像素行垂直偏移一个点
状电极。此种偏移改善了对于人眼来说交错图像的品质。
调制底板200的一小部分。具体来说，例示了7行及5列的点状电极。在光调制底板200中，每
一点状电极DE_X_Y具有宽度比高度大的矩形形状。光调制底板200使用新颖的可配置多电
极像素及摆动交错(bob interlacing)来提高光调制底板200的有效分辨率，如图2B及图2C
中所例示。在摆动交错中，视频的帧被转换成包含原始帧的仅一半的行的场。所述场是交替
的偶数场及奇数场，其中偶数场包含帧的偶数行，且奇数场包含帧的奇数行。交替的场在眼
睛看来是完整的帧。图2B例示在奇数场期间可配置多电极像素的排列，且图2C例示在偶数
场期间可配置多电极像素的排列。在图2B中，示出了十五个可配置多电极像素。为更好地例
示每一可配置多电极像素，给每一可配置多电极像素的区域加阴影；此阴影在图2B中是仅
出于例示性目的且不具有功能性意义。具体来说，可配置多电极像素CMEP_1_1包括点状电
极DE_1_1及DE_1_2，可配置多电极像素CMEP_1_2包括点状电极DE_1_3及DE_1_4，可配置多
电极像素CMEP_1_3包括点状电极DE_1_5及DE_1_6，可配置多电极像素CMEP_2_3包括点状电
极DE_2_5及DE_2_6，可配置多电极像素CMEP_3_3包括点状电极DE_3_5及DE_3_6，可配置多
电极像素CMEP_4_3包括点状电极DE_4_5及DE_4_6，可配置多电极像素CMEP_5_3包括点状电
极DE_5_5及DE_5_6，且一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_X_2*Y及DE_
X_(2*Y‑1)。对于偶数场，如图2C中所例示，可配置多电极像素CMEP_1_1包括点状电极DE_1_
2及DE_1_3，可配置多电极像素CMEP_1_2包括点状电极DE_1_4及DE_1_5，可配置多电极像素
CMEP_1_3包括点状电极DE_1_6及DE_1_7，可配置多电极像素CMEP_2_3包括点状电极DE_2_6
及DE_2_7，可配置多电极像素CMEP_3_3包括点状电极DE_3_6及DE_3_7，可配置多电极像素
CMEP_4_3包括点状电极DE_4_6及DE_4_7，可配置多电极像素CMEP_5_3包括点状电极DE_5_6
及DE_5_7，且一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_X_2*Y及DE_X_(2*Y+
1)。因此，图2B中的可配置多电极像素行与图2C中的可配置多电极像素行垂直偏移一个点
状电极。此种偏移改善了对于人眼来说交错图像的品质。
[0036] 利用交错的传统光调制底板对于每一点状电极仍包括一个像素控制电路。然而，在根据本发明一个实施例的光调制底板200中，使用仅约一半数目的像素控制电路。图3是
根据本发明一个实施例的光调制底板200的一列的一部分的示意图。图3包括像素控制电路
PCC_1_1、PCC_1_2及PCC_1_3、点状电极DE_1_1、DE_1_2、DE_1_3、DE_1_4、DE_1_5、DE_1_6及
DE_1_7、点状电极连接电路DECC_1_1_0、DECC_1_1_1、DECC_1_2_0、DECC_1_2_1、DECC_1_3_0
及DECC_1_3_1、以及点状电极连接电路控制线DECC_CL_1_0及DECC_CL_1_1。
根据本发明一个实施例的光调制底板200的一列的一部分的示意图。图3包括像素控制电路
PCC_1_1、PCC_1_2及PCC_1_3、点状电极DE_1_1、DE_1_2、DE_1_3、DE_1_4、DE_1_5、DE_1_6及
DE_1_7、点状电极连接电路DECC_1_1_0、DECC_1_1_1、DECC_1_2_0、DECC_1_2_1、DECC_1_3_0
及DECC_1_3_1、以及点状电极连接电路控制线DECC_CL_1_0及DECC_CL_1_1。
[0037] 属于图2B及图2C所示可配置多电极像素CMEP_1_1一部分的像素控制电路PCC_1_1耦合至点状电极DE_1_2。点状电极连接电路DECC_1_1_0耦合在像素控制电路PCC_1_1与点
状电极DE_1_1之间。点状电极连接电路DECC_1_1_1耦合在像素控制电路PCC_1_1与点状电
极DE_1_3之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_1_0被置于工作状态
(即，导通)且将点状电极DE_1_1电连接至像素控制电路PCC_1_1。相反地，点状电极连接电
路DECC_1_1_1被置于非工作状态(即，不导通)且将点状电极DE_1_3与像素控制电路PCC_1_
1电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_1_0被置于非工作状态且将点
状电极DE_1_1与像素控制电路PCC_1_1电隔离。相反地，点状电极连接电路DECC_1_1_1被置
于工作状态且将点状电极DE_1_3电连接至像素控制电路PCC_1_1。
状电极DE_1_1之间。点状电极连接电路DECC_1_1_1耦合在像素控制电路PCC_1_1与点状电
极DE_1_3之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_1_0被置于工作状态
(即，导通)且将点状电极DE_1_1电连接至像素控制电路PCC_1_1。相反地，点状电极连接电
路DECC_1_1_1被置于非工作状态(即，不导通)且将点状电极DE_1_3与像素控制电路PCC_1_
1电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_1_0被置于非工作状态且将点
状电极DE_1_1与像素控制电路PCC_1_1电隔离。相反地，点状电极连接电路DECC_1_1_1被置
于工作状态且将点状电极DE_1_3电连接至像素控制电路PCC_1_1。
[0038] 属于图2B及图2C所示可配置多电极像素CMEP_1_2一部分的像素控制电路PCC_1_2耦合至点状电极DE_1_4。点状电极连接电路DECC_1_2_0耦合在像素控制电路PCC_1_2与点
状电极DE_1_3之间。点状电极连接电路DECC_1_2_1耦合在像素控制电路PCC_1_2与点状电
极DE_1_5之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_2_0被置于工作状态
(即，导通)且将点状电极DE_1_3电连接至像素控制电路PCC_1_2。相反地，点状电极连接电
路DECC_1_2_1被置于非工作状态(即，不导通)且将点状电极DE_1_5与像素控制电路PCC_1_
2电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_2_0被置于非工作状态且将点
状电极DE_1_3与像素控制电路PCC_1_2电隔离。相反地，点状电极连接电路DECC_1_2_1被置
于工作状态且将点状电极DE_1_5电连接至像素控制电路PCC_1_2。
状电极DE_1_3之间。点状电极连接电路DECC_1_2_1耦合在像素控制电路PCC_1_2与点状电
极DE_1_5之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_2_0被置于工作状态
(即，导通)且将点状电极DE_1_3电连接至像素控制电路PCC_1_2。相反地，点状电极连接电
路DECC_1_2_1被置于非工作状态(即，不导通)且将点状电极DE_1_5与像素控制电路PCC_1_
2电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_2_0被置于非工作状态且将点
状电极DE_1_3与像素控制电路PCC_1_2电隔离。相反地，点状电极连接电路DECC_1_2_1被置
于工作状态且将点状电极DE_1_5电连接至像素控制电路PCC_1_2。
[0039] 属于图2B及图2C所示可配置多电极像素CMEP_1_3一部分的像素控制电路PCC_1_3耦合至点状电极DE_1_6。点状电极连接电路DECC_1_3_0耦合在像素控制电路PCC_1_3与点
状电极DE_1_5之间。点状电极连接电路DECC_1_3_1耦合在像素控制电路PCC_1_3与点状电
极DE_1_7之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_3_0被置于工作状态
(即，导通)且将点状电极DE_1_5电连接至像素控制电路PCC_1_3。相反地，点状电极连接电
路DECC_1_3_1被置于非工作状态(即，不导通)且将点状电极DE_1_7与像素控制电路PCC_1_
3电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_3_0被置于非工作状态且将点
状电极DE_1_5与像素控制电路PCC_1_3电隔离。相反地，点状电极连接电路DECC_1_3_1被置
于工作状态且将点状电极DE_1_7电连接至像素控制电路PCC_1_3。
状电极DE_1_5之间。点状电极连接电路DECC_1_3_1耦合在像素控制电路PCC_1_3与点状电
极DE_1_7之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_3_0被置于工作状态
(即，导通)且将点状电极DE_1_5电连接至像素控制电路PCC_1_3。相反地，点状电极连接电
路DECC_1_3_1被置于非工作状态(即，不导通)且将点状电极DE_1_7与像素控制电路PCC_1_
3电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_3_0被置于非工作状态且将点
状电极DE_1_5与像素控制电路PCC_1_3电隔离。相反地，点状电极连接电路DECC_1_3_1被置
于工作状态且将点状电极DE_1_7电连接至像素控制电路PCC_1_3。
[0040] 一般来说，属于可配置多电极像素CMEP_X_Y一部分的像素控制电路PCC_X_Y耦合至点状电极DE_X_2Y。点状电极连接电路DECC_X_Y_0耦合在像素控制电路PCC_X_Y与点状电
极DE_X_(2*Y‑1)之间。点状电极连接电路DECC_X_Y_1耦合在像素控制电路PCC_X_Y与点状
电极DE_X_(2*Y+1)之间。对于奇数场，点状电极连接电路DECC_X_Y_0被置于工作状态(即，
导通)且将点状电极DE_X_(2*Y‑1)电连接至像素控制电路PCC_X_Y。相反地，点状电极连接
电路DECC_X_Y_1被置于非工作状态(即，不导通)且将点状电极DE_X_(2*Y+1)与像素控制电
路PCC_X_Y电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_X_Y_0被置于非工作状
态且将点状电极DE_X_(2*Y‑1)与像素控制电路PCC_X_Y电隔离。相反地，点状电极连接电路
DECC_X_Y_1被置于工作状态且将点状电极DE_X_(2*Y+1)电连接至像素控制电路PCC_X_Y。
极DE_X_(2*Y‑1)之间。点状电极连接电路DECC_X_Y_1耦合在像素控制电路PCC_X_Y与点状
电极DE_X_(2*Y+1)之间。对于奇数场，点状电极连接电路DECC_X_Y_0被置于工作状态(即，
导通)且将点状电极DE_X_(2*Y‑1)电连接至像素控制电路PCC_X_Y。相反地，点状电极连接
电路DECC_X_Y_1被置于非工作状态(即，不导通)且将点状电极DE_X_(2*Y+1)与像素控制电
路PCC_X_Y电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_X_Y_0被置于非工作状
态且将点状电极DE_X_(2*Y‑1)与像素控制电路PCC_X_Y电隔离。相反地，点状电极连接电路
DECC_X_Y_1被置于工作状态且将点状电极DE_X_(2*Y+1)电连接至像素控制电路PCC_X_Y。
[0041] 由于一半的点状电极连接电路处于工作中且另一半的点状电极连接电路处于非工作中，因此可以两个控制线来控制点状电极连接电路。因此，对于图3所示实施例，点状电
极连接电路控制线DECC_CL_1耦合至点状电极连接电路DECC_X_Y_1，且点状电极连接电路
控制线DECC_CL_0耦合至点状电极连接电路DECC_X_Y_0。然而，在本发明的其他实施例中，
可将不同的控制方案与点状电极连接电路一起使用。举例来说，在本发明的一些实施例中，
点状电极连接电路可需要多于一个控制线(例如，参见图7所示点状电极连接电路的实施
例)。在本发明的其他实施例中，每一点状电极连接电路由单独的控制线(或多个控制线)控
制。在本发明的其他实施例中，点状电极连接电路的每一行及/或列由单独的控制线控制。
极连接电路控制线DECC_CL_1耦合至点状电极连接电路DECC_X_Y_1，且点状电极连接电路
控制线DECC_CL_0耦合至点状电极连接电路DECC_X_Y_0。然而，在本发明的其他实施例中，
可将不同的控制方案与点状电极连接电路一起使用。举例来说，在本发明的一些实施例中，
点状电极连接电路可需要多于一个控制线(例如，参见图7所示点状电极连接电路的实施
例)。在本发明的其他实施例中，每一点状电极连接电路由单独的控制线(或多个控制线)控
制。在本发明的其他实施例中，点状电极连接电路的每一行及/或列由单独的控制线控制。
[0042] 在图3所示实施例中，点状电极可被分类为专用点状电极及可配置点状电极。具体来说，直接耦合至单个像素控制电路的点状电极为专用点状电极。举例来说，直接连接至像
素控制电路PCC_1_1的点状电极DE_1_2为专用点状电极。相反地，如下点状电极为可配置点
状电极：通过点状电极连接电路耦合至多个像素控制电路，以使得所述点状电极可由不同
的像素控制电路控制。举例来说，可由像素控制电路PCC_1_1控制(通过点状电极连接电路
DECC_1_1_1)或由像素控制电路PCC_1_2控制(通过点状电极连接电路DECC_1_2_0)的点状
电极DE_1_3为可配置点状电极。然而，可在无专用点状电极的情况下实现本发明的其他实
施例。
素控制电路PCC_1_1的点状电极DE_1_2为专用点状电极。相反地，如下点状电极为可配置点
状电极：通过点状电极连接电路耦合至多个像素控制电路，以使得所述点状电极可由不同
的像素控制电路控制。举例来说，可由像素控制电路PCC_1_1控制(通过点状电极连接电路
DECC_1_1_1)或由像素控制电路PCC_1_2控制(通过点状电极连接电路DECC_1_2_0)的点状
电极DE_1_3为可配置点状电极。然而，可在无专用点状电极的情况下实现本发明的其他实
施例。
[0043] 图4A示出根据本发明另一实施例的光调制底板400的一小部分。具体来说，例示7行及7列的点状电极。在光调制底板400中，每一点状电极DE_X_Y具有正方形形状。光调制底
板400使用新颖的可配置多电极像素及五点形交错来提高光调制底板400的有效分辨率，如
图4B及图4C中所例示。在五点形交错中，视频的帧被转换成包含原始帧的仅一半的行及一
半的列的场。所述场是交替的偶数场及奇数场，其中偶数场包含帧的偶数行及偶数列，且奇
数场包含帧的奇数行及奇数列。交替的场在眼睛看来是完整的帧。图4B例示在奇数场期间
可配置多电极像素的排列，且图4C例示在偶数场期间可配置多电极像素的排列。在图4B中，
示出九个可配置多电极像素。为更好地例示每一可配置多电极像素，对每一可配置多电极
像素的区域加阴影；此阴影在图4B中是仅出于例示性目的且不具有功能性意义。具体来说，
可配置多电极像素CMEP_1_1包括点状电极DE_1_1、DE_2_1、DE_1_2及DE_2_2。可配置多电极
像素CMEP_1_2包括点状电极DE_1_3、DE_2_3、DE_1_4及DE_2_4。可配置多电极像素CMEP_1_3
包括点状电极DE_1_5、DE_2_5、DE_1_6及DE_2_6。可配置多电极像素CMEP_2_3包括点状电极
DE_3_5、DE_4_5、DE_3_6及DE_4_6。可配置多电极像素CMEP_3_3包括点状电极DE_5_5、DE_6_
5、DE_5_6及DE_6_6。一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_(2*X‑1)_(2*
Y‑1)、DE_(2*X)_(2*Y‑1)、DE_(2*X‑1)_(2*Y)及DE_(2*X)_(2*Y)。
板400使用新颖的可配置多电极像素及五点形交错来提高光调制底板400的有效分辨率，如
图4B及图4C中所例示。在五点形交错中，视频的帧被转换成包含原始帧的仅一半的行及一
半的列的场。所述场是交替的偶数场及奇数场，其中偶数场包含帧的偶数行及偶数列，且奇
数场包含帧的奇数行及奇数列。交替的场在眼睛看来是完整的帧。图4B例示在奇数场期间
可配置多电极像素的排列，且图4C例示在偶数场期间可配置多电极像素的排列。在图4B中，
示出九个可配置多电极像素。为更好地例示每一可配置多电极像素，对每一可配置多电极
像素的区域加阴影；此阴影在图4B中是仅出于例示性目的且不具有功能性意义。具体来说，
可配置多电极像素CMEP_1_1包括点状电极DE_1_1、DE_2_1、DE_1_2及DE_2_2。可配置多电极
像素CMEP_1_2包括点状电极DE_1_3、DE_2_3、DE_1_4及DE_2_4。可配置多电极像素CMEP_1_3
包括点状电极DE_1_5、DE_2_5、DE_1_6及DE_2_6。可配置多电极像素CMEP_2_3包括点状电极
DE_3_5、DE_4_5、DE_3_6及DE_4_6。可配置多电极像素CMEP_3_3包括点状电极DE_5_5、DE_6_
5、DE_5_6及DE_6_6。一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_(2*X‑1)_(2*
Y‑1)、DE_(2*X)_(2*Y‑1)、DE_(2*X‑1)_(2*Y)及DE_(2*X)_(2*Y)。
[0044] 对于偶数场，如图4C中所例示，可配置多电极像素CMEP_1_1包括点状电极DE_2_2、DE_3_2、DE_2_3及DE_3_3。可配置多电极像素CMEP_1_2包括点状电极DE_2_4、DE_3_4、DE_2_
5及DE_3_5。可配置多电极像素CMEP_1_3包括点状电极DE_2_6、DE_3_6、DE_2_7及DE_3_7。可
配置多电极像素CMEP_2_3包括点状电极DE_4_6、DE_5_6、DE_4_7及DE_5_7。可配置多电极像
素CMEP_3_3包括点状电极DE_6_6、DE_7_6、DE_6_7及DE_7_7。一般来说，可配置多电极像素
CMEP_X_Y包括点状电极DE_(2*X)_(2*Y)、DE_(2*X+1)_(2*Y)、DE_(2*X)_(2*Y+1)及DE_(2*X
+1)_(2*Y+1)。因此，图4B中的可配置多电极像素行与图4C中的可配置多电极像素行垂直偏
移一个点状电极且水平偏移一个点状电极。此种偏移改善对于人眼来说交错图像的品质。
5及DE_3_5。可配置多电极像素CMEP_1_3包括点状电极DE_2_6、DE_3_6、DE_2_7及DE_3_7。可
配置多电极像素CMEP_2_3包括点状电极DE_4_6、DE_5_6、DE_4_7及DE_5_7。可配置多电极像
素CMEP_3_3包括点状电极DE_6_6、DE_7_6、DE_6_7及DE_7_7。一般来说，可配置多电极像素
CMEP_X_Y包括点状电极DE_(2*X)_(2*Y)、DE_(2*X+1)_(2*Y)、DE_(2*X)_(2*Y+1)及DE_(2*X
+1)_(2*Y+1)。因此，图4B中的可配置多电极像素行与图4C中的可配置多电极像素行垂直偏
移一个点状电极且水平偏移一个点状电极。此种偏移改善对于人眼来说交错图像的品质。
[0045] 在本发明的一些实施例中，还在光调制底板400中使用点状电极的其他排列。图4D及图4E例示可配置多电极像素的其他排列。在图4D中，示出九个可配置多电极像素。为更好
地例示每一可配置多电极像素，对每一可配置多电极像素的区域加阴影；此阴影在图4D中
是仅出于例示性目的且不具有功能性意义。具体来说，可配置多电极像素CMEP_1_1包括点
状电极DE_1_2、DE_2_2、DE_1_3及DE_2_3。可配置多电极像素CMEP_1_2包括点状电极DE_1_
4、DE_2_4、DE_1_5及DE_2_5。可配置多电极像素CMEP_1_3包括点状电极DE_1_6、DE_2_6、DE_
1_7及DE_2_7。可配置多电极像素CMEP_2_3包括点状电极DE_3_6、DE_4_6、DE_3_7及DE_4_7。
可配置多电极像素CMEP_3_3包括点状电极DE_5_6、DE_6_6、DE_5_7及DE_6_7。一般来说，可
配置多电极像素CMEP_X_Y包括点状电极DE_(2*X‑1)_(2*Y)、DE_(2*X)_(2*Y)、DE_(2*X‑1)_
(2*Y+1)及DE_(2*X)_(2*Y+1)。
地例示每一可配置多电极像素，对每一可配置多电极像素的区域加阴影；此阴影在图4D中
是仅出于例示性目的且不具有功能性意义。具体来说，可配置多电极像素CMEP_1_1包括点
状电极DE_1_2、DE_2_2、DE_1_3及DE_2_3。可配置多电极像素CMEP_1_2包括点状电极DE_1_
4、DE_2_4、DE_1_5及DE_2_5。可配置多电极像素CMEP_1_3包括点状电极DE_1_6、DE_2_6、DE_
1_7及DE_2_7。可配置多电极像素CMEP_2_3包括点状电极DE_3_6、DE_4_6、DE_3_7及DE_4_7。
可配置多电极像素CMEP_3_3包括点状电极DE_5_6、DE_6_6、DE_5_7及DE_6_7。一般来说，可
配置多电极像素CMEP_X_Y包括点状电极DE_(2*X‑1)_(2*Y)、DE_(2*X)_(2*Y)、DE_(2*X‑1)_
(2*Y+1)及DE_(2*X)_(2*Y+1)。
[0046] 在图4E中，可配置多电极像素CMEP_1_1包括点状电极DE_2_1、DE_3_1、DE_2_2及DE_3_2。可配置多电极像素CMEP_1_2包括点状电极DE_2_3、DE_3_3、DE_2_4及DE_3_4。可配
置多电极像素CMEP_1_3包括点状电极DE_2_5、DE_3_5、DE_2_6及DE_3_6。可配置多电极像素
CMEP_2_3包括点状电极DE_4_5、DE_5_5、DE_4_6及DE_5_6。可配置多电极像素CMEP_3_3包括
点状电极DE_6_5、DE_7_5、DE_6_6及DE_7_6。一般来说，可配置多电极像素CMEP_X_Y包括点
状电极DE_(2*X)_(2*Y‑1)、DE_(2*X+1)_(2*Y‑1)、DE_(2*X)_(2*Y)及DE_(2*X+1)_(2*Y)。如
同图4B及图4C所示多电极像素，图4D中的可配置多电极像素行与图4E中的可配置多电极像
素行垂直偏移一个点状电极且水平偏移一个点状电极。因此，图4D及图4E所示可配置多电
极像素可用于五点形交错。此外，本发明的一些实施例可利用可配置多电极像素的所有四
种排列来显示视频流。
置多电极像素CMEP_1_3包括点状电极DE_2_5、DE_3_5、DE_2_6及DE_3_6。可配置多电极像素
CMEP_2_3包括点状电极DE_4_5、DE_5_5、DE_4_6及DE_5_6。可配置多电极像素CMEP_3_3包括
点状电极DE_6_5、DE_7_5、DE_6_6及DE_7_6。一般来说，可配置多电极像素CMEP_X_Y包括点
状电极DE_(2*X)_(2*Y‑1)、DE_(2*X+1)_(2*Y‑1)、DE_(2*X)_(2*Y)及DE_(2*X+1)_(2*Y)。如
同图4B及图4C所示多电极像素，图4D中的可配置多电极像素行与图4E中的可配置多电极像
素行垂直偏移一个点状电极且水平偏移一个点状电极。因此，图4D及图4E所示可配置多电
极像素可用于五点形交错。此外，本发明的一些实施例可利用可配置多电极像素的所有四
种排列来显示视频流。
[0047] 在根据本发明一个实施例的光调制底板400中，使用一个像素控制电路来一次控制四个点状电极。图5A是根据本发明一个实施例的光调制底板400的一部分的示意图。图5A
包括像素控制电路PCC_1_1、PCC_1_2、PCC_2_1、PCC_2_2、PCC_3_1及PCC_3_2；点状电极DE_
1_1、DE_1_2、DE_1_3、DE_1_4、DE_1_5、DE_2_1、...DE_7_4及DE_7_5；点状电极连接电路
DECC_H_1_1、DECC_H_1_2、DECC_H_1_3、DECC_H_1_4、DECC_H_1_5、DECC_H_2_1、...DECC_H_
6_4及DECC_H_6_5；以及点状电极连接电路DECC_V_1_1、DECC_V_1_2、DECC_V_1_3、DECC_V_
1_4、DECC_V_2_1、...DECC_V_7_3及DECC_V_7_4。因图5A中的空间约束，每一点状电极连接
电路DECC_H_X_Y被绘制为菱形且被标示为HXY，类似地，每一点状电极连接电路DECC_V_X_Y
被绘制为菱形且被标示为VXY。在实际实施方案中，点状电极将位于上覆在像素控制电路及
点状电极连接电路上的第一平面上。另外，因空间约束，点状电极连接电路的控制线被省
略。为清晰起见，包含图5B、图5C、图5D及图5E以分别例示图4B、图4C、图4D及图4E所示的可
配置多电极像素的点状电极连接电路的状态。具体来说，在图5B、图5C、图5D及5E中，处于工
作状态(即，导通)的点状电极连接电路被加阴影，而处于非工作状态(即，不导通)的点状电
极连接电路未被加阴影。此外，在图5B、图5C、图5D及5E中，可配置多电极像素由大的正方形
标记。
包括像素控制电路PCC_1_1、PCC_1_2、PCC_2_1、PCC_2_2、PCC_3_1及PCC_3_2；点状电极DE_
1_1、DE_1_2、DE_1_3、DE_1_4、DE_1_5、DE_2_1、...DE_7_4及DE_7_5；点状电极连接电路
DECC_H_1_1、DECC_H_1_2、DECC_H_1_3、DECC_H_1_4、DECC_H_1_5、DECC_H_2_1、...DECC_H_
6_4及DECC_H_6_5；以及点状电极连接电路DECC_V_1_1、DECC_V_1_2、DECC_V_1_3、DECC_V_
1_4、DECC_V_2_1、...DECC_V_7_3及DECC_V_7_4。因图5A中的空间约束，每一点状电极连接
电路DECC_H_X_Y被绘制为菱形且被标示为HXY，类似地，每一点状电极连接电路DECC_V_X_Y
被绘制为菱形且被标示为VXY。在实际实施方案中，点状电极将位于上覆在像素控制电路及
点状电极连接电路上的第一平面上。另外，因空间约束，点状电极连接电路的控制线被省
略。为清晰起见，包含图5B、图5C、图5D及图5E以分别例示图4B、图4C、图4D及图4E所示的可
配置多电极像素的点状电极连接电路的状态。具体来说，在图5B、图5C、图5D及5E中，处于工
作状态(即，导通)的点状电极连接电路被加阴影，而处于非工作状态(即，不导通)的点状电
极连接电路未被加阴影。此外，在图5B、图5C、图5D及5E中，可配置多电极像素由大的正方形
标记。
[0048] 属于图5B、图5C、图5D及图5E所示可配置多电极像素CMEP_1_1一部分的像素控制电路PCC_1_1耦合至点状电极DE_2_2。点状电极连接电路DECC_V_2_1耦合在点状电极DE_2_
2与点状电极DE_2_1之间。点状电极连接电路DECC_H_1_2耦合在点状电极DE_2_2与点状电
极DE_1_2之间。点状电极连接电路DECC_H_1_1耦合在点状电极DE_2_1与点状电极DE_1_1之
间。点状电极连接电路DECC_V_1_1耦合在点状电极DE_1_2与点状电极DE_1_1之间。点状电
极连接电路DECC_V_2_2耦合在点状电极DE_2_2与点状电极DE_2_3之间。点状电极连接电路
DECC_H_2_2耦合在点状电极DE_2_2与点状电极DE_3_2之间。点状电极连接电路DECC_H_2_3
耦合在点状电极DE_2_3与点状电极DE_3_3之间。点状电极连接电路DECC_V_3_2耦合在点状
电极DE_3_2与点状电极DE_3_3之间。如图5B中所示，对于奇数场，点状电极连接电路DECC_
H_1_1、DECC_H_1_2、DECC_V_1_1及DECC_V_2_1均被设定成工作状态(即，导通)，从而使得像
素控制电路PCC_1_1能够控制点状电极DE_1_1、DE_2_1、DE_1_2及DE_2_2。如图5C中所示，对
于偶数场，点状电极连接电路DECC_H_2_2、DECC_H_2_3、DECC_V_2_2及DECC_V_3_2均被设定
成工作状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极DE_2_2、DE_3_2、
DE_2_3及DE_3_3。
2与点状电极DE_2_1之间。点状电极连接电路DECC_H_1_2耦合在点状电极DE_2_2与点状电
极DE_1_2之间。点状电极连接电路DECC_H_1_1耦合在点状电极DE_2_1与点状电极DE_1_1之
间。点状电极连接电路DECC_V_1_1耦合在点状电极DE_1_2与点状电极DE_1_1之间。点状电
极连接电路DECC_V_2_2耦合在点状电极DE_2_2与点状电极DE_2_3之间。点状电极连接电路
DECC_H_2_2耦合在点状电极DE_2_2与点状电极DE_3_2之间。点状电极连接电路DECC_H_2_3
耦合在点状电极DE_2_3与点状电极DE_3_3之间。点状电极连接电路DECC_V_3_2耦合在点状
电极DE_3_2与点状电极DE_3_3之间。如图5B中所示，对于奇数场，点状电极连接电路DECC_
H_1_1、DECC_H_1_2、DECC_V_1_1及DECC_V_2_1均被设定成工作状态(即，导通)，从而使得像
素控制电路PCC_1_1能够控制点状电极DE_1_1、DE_2_1、DE_1_2及DE_2_2。如图5C中所示，对
于偶数场，点状电极连接电路DECC_H_2_2、DECC_H_2_3、DECC_V_2_2及DECC_V_3_2均被设定
成工作状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极DE_2_2、DE_3_2、
DE_2_3及DE_3_3。
[0049] 属于图5B、图5C、图5D及图5E所示可配置多电极像素CMEP_2_1一部分的像素控制电路PCC_2_1耦合至点状电极DE_4_2。点状电极连接电路DECC_V_4_1耦合在点状电极DE_4_
2与点状电极DE_4_1之间。点状电极连接电路DECC_H_3_2耦合在点状电极DE_4_2与点状电
极DE_3_2之间。点状电极连接电路DECC_H_3_1耦合在点状电极DE_4_1与点状电极DE_3_1之
间。点状电极连接电路DECC_V_3_1耦合在点状电极DE_3_2与点状电极DE_3_1之间。点状电
极连接电路DECC_V_4_2耦合在点状电极DE_4_2与点状电极DE_4_3之间。点状电极连接电路
DECC_H_4_2耦合在点状电极DE_4_2与点状电极DE_5_2之间。点状电极连接电路DECC_H_4_3
耦合在点状电极DE_4_3与点状电极DE_5_3之间。点状电极连接电路DECC_V_5_2耦合在点状
电极DE_5_2与点状电极DE_5_3之间。如图5B中所示，对于奇数场，点状电极连接电路DECC_
H_3_1、DECC_H_3_2、DECC_V_3_1及DECC_V_4_1均被设定成工作状态(即，导通)，从而使得像
素控制电路PCC_2_1能够控制点状电极DE_3_1、DE_4_1、DE_3_2及DE_4_2。如图5C中所示，对
于偶数场，点状电极连接电路DECC_H_4_2、DECC_H_4_3、DECC_V_4_2及DECC_V_5_2均被设定
成工作状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极DE_4_2、DE_5_2、
DE_4_3及DE_5_3。
2与点状电极DE_4_1之间。点状电极连接电路DECC_H_3_2耦合在点状电极DE_4_2与点状电
极DE_3_2之间。点状电极连接电路DECC_H_3_1耦合在点状电极DE_4_1与点状电极DE_3_1之
间。点状电极连接电路DECC_V_3_1耦合在点状电极DE_3_2与点状电极DE_3_1之间。点状电
极连接电路DECC_V_4_2耦合在点状电极DE_4_2与点状电极DE_4_3之间。点状电极连接电路
DECC_H_4_2耦合在点状电极DE_4_2与点状电极DE_5_2之间。点状电极连接电路DECC_H_4_3
耦合在点状电极DE_4_3与点状电极DE_5_3之间。点状电极连接电路DECC_V_5_2耦合在点状
电极DE_5_2与点状电极DE_5_3之间。如图5B中所示，对于奇数场，点状电极连接电路DECC_
H_3_1、DECC_H_3_2、DECC_V_3_1及DECC_V_4_1均被设定成工作状态(即，导通)，从而使得像
素控制电路PCC_2_1能够控制点状电极DE_3_1、DE_4_1、DE_3_2及DE_4_2。如图5C中所示，对
于偶数场，点状电极连接电路DECC_H_4_2、DECC_H_4_3、DECC_V_4_2及DECC_V_5_2均被设定
成工作状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极DE_4_2、DE_5_2、
DE_4_3及DE_5_3。
[0050] 一般来说，每一点状电极连接电路DECC_H_X_Y耦合在点状电极DE_X_Y与点状电极DE_X+1_Y之间。每一点状电极连接电路DECC_V_X_Y耦合在点状电极DE_X_Y与点状电极DE_
X_Y+1之间。点状电极像素控制电路PCC_X_Y耦合至点状电极DE_2*X_2*Y。
X_Y+1之间。点状电极像素控制电路PCC_X_Y耦合至点状电极DE_2*X_2*Y。
[0051] 对于与图4B对应的图5B所示排列，如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对
于图5B所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X‑1)_2*Y、
DE_2*X_(2*Y‑1)及DE_(2*X‑1)_(2*Y‑1)。
于图5B所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X‑1)_2*Y、
DE_2*X_(2*Y‑1)及DE_(2*X‑1)_(2*Y‑1)。
[0052] 对于与图4C对应的图5C所示排列，如果X是偶数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对
于图5C所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X+1)_2*Y、
DE_2*X_(2*Y+1)及DE_(2*X+1)_(2*Y+1)。
于图5C所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X+1)_2*Y、
DE_2*X_(2*Y+1)及DE_(2*X+1)_(2*Y+1)。
[0053] 对于与图4D对应的图5D所示排列，如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对
于图5D所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X‑1)_2*Y、DE_2*X_2*Y、
DE_(2*X‑1)_(2*Y+1)及DE_(2*X)_(2*Y+1)。
于图5D所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X‑1)_2*Y、DE_2*X_2*Y、
DE_(2*X‑1)_(2*Y+1)及DE_(2*X)_(2*Y+1)。
[0054] 对于与图4E对应的图5E所示排列，如果X是偶数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对
于图5E所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X)_(2*Y‑1)、DE_(2*X+
1)_2*Y、DE_(2*X)_(2*Y)及DE_(2*X+1)_(2*Y‑1)。
于图5E所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X)_(2*Y‑1)、DE_(2*X+
1)_2*Y、DE_(2*X)_(2*Y)及DE_(2*X+1)_(2*Y‑1)。
[0055] 在本发明的一个实施例中，布线出两个状态控制线来通往点状电极控制电路中的每一者。状态控制线指示应使用可配置多电极像素的四种排列中的哪一种(如图5B至图5E
所例示)。每一点状电极控制电路包括小的解码电路，以判断是应处于工作中还是非工作
中。
所例示)。每一点状电极控制电路包括小的解码电路，以判断是应处于工作中还是非工作
中。
[0056] 然而，在本发明的其他实施例中，在每一点状电极连接电路中包含解码电路将需要很多面积。因此，在使用图8所例示点状电极控制电路800的本发明一个实施例中，选择性
地布线出通往点状电极连接电路的互补控制线，以便不需要解码单元。如以下更详细地解
释，图8所示点状电极控制电路具有两个控制端子C及！C。如果在控制端子C上提供逻辑高态
且在控制端子！C上提供逻辑低态，则点状电极控制电路800处于工作中；否则，点状电极控
制电路800处于非工作中。
地布线出通往点状电极连接电路的互补控制线，以便不需要解码单元。如以下更详细地解
释，图8所示点状电极控制电路具有两个控制端子C及！C。如果在控制端子C上提供逻辑高态
且在控制端子！C上提供逻辑低态，则点状电极控制电路800处于工作中；否则，点状电极控
制电路800处于非工作中。
[0057] 在此实施例中，使用两对互补控制线。为一致起见，控制线V_CNTRL及！V_CNTRL与点状电极连接电路DECC_V_X_Y一起使用，且控制线H_CNTRL及！HCNTRL与点状电极连接电路
DECC_H_X_Y一起使用。具体来说，对于点状电极连接电路DECC_V_X_Y，当Y是奇数时，则控制
线V_CNTRL耦合至控制端子C且控制线！V_CNTRL耦合至控制端子！C。然而，当Y是偶数时，则
控制线V_CNTRL耦合至控制端子！C且控制线！V_CNTRL耦合至控制端子C。因此，当控制线V_
CNTRL处于逻辑高态时，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中，且如果
Y是偶数，则点状电极连接电路DECC_V_X_Y处于非工作中。然而，当控制线V_CNTRL处于逻辑
低态时，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于非工作中，且如果Y是偶数，则
点状电极连接电路DECC_V_X_Y处于工作中。
DECC_H_X_Y一起使用。具体来说，对于点状电极连接电路DECC_V_X_Y，当Y是奇数时，则控制
线V_CNTRL耦合至控制端子C且控制线！V_CNTRL耦合至控制端子！C。然而，当Y是偶数时，则
控制线V_CNTRL耦合至控制端子！C且控制线！V_CNTRL耦合至控制端子C。因此，当控制线V_
CNTRL处于逻辑高态时，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中，且如果
Y是偶数，则点状电极连接电路DECC_V_X_Y处于非工作中。然而，当控制线V_CNTRL处于逻辑
低态时，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于非工作中，且如果Y是偶数，则
点状电极连接电路DECC_V_X_Y处于工作中。
[0058] 对于点状电极连接电路DECC_H_X_Y，当X是奇数时，则控制线H_CNTRL耦合至控制端子C且控制线！H_CNTRL耦合至控制端子！C。然而，当X是偶数时，则控制线H_CNTRL耦合至
控制端子！C且控制线！H_CNTRL耦合至控制端子C。因此，当控制线H_CNTRL处于逻辑高态时，
如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中，且如果X是偶数，则点状电极连
接电路DECC_H_X_Y处于非工作中。
控制端子！C且控制线！H_CNTRL耦合至控制端子C。因此，当控制线H_CNTRL处于逻辑高态时，
如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中，且如果X是偶数，则点状电极连
接电路DECC_H_X_Y处于非工作中。
[0059] 当控制线V_CNTRL为逻辑高态且控制线H_CNTRL为逻辑高态时，则选择图5B所示的排列。当控制线V_CNTRL为逻辑低态且控制线H_CNTRL为逻辑低态时，则选择图5C所示的排
列。当控制线V_CNTRL为逻辑低态且控制线H_CNTRL为逻辑高态时，则选择图5D所示的排列。
当控制线V_CNTRL为逻辑高态且控制线H_CNTRL为逻辑低态时，则选择图5E所示的排列。
列。当控制线V_CNTRL为逻辑低态且控制线H_CNTRL为逻辑高态时，则选择图5D所示的排列。
当控制线V_CNTRL为逻辑高态且控制线H_CNTRL为逻辑低态时，则选择图5E所示的排列。
[0060] 对于四方五点形视频(以下会详细地对其进行解释)，使用所有四种可配置多电极像素排列。甚至当使用所有四种可配置多电极像素排列时，点状电极连接电路中的一些也
是冗余且不必要的。图5F是根据本发明另一实施例的光调制底板的一部分的示意图。图5F
所示光调制底板与图5A所示光调制底板基本上相同，只不过去除了冗余的点状电极连接电
路。为简洁起见，阐述图5A与图5F之间的差异。在图5F所示光调制底板中，去除了一半的水
平点状电极连接电路。具体来说，与图5A所示光调制底板相比，在图5F所示光调制底板中去
除了点状电极连接电路H_x_y，其中y是奇数。为清晰起见，包含图5G、图5H、图5I及图5J以分
别例示图4B、图4C、图4D及图4E所示可配置多电极像素的点状电极连接电路的状态。具体来
说，在图5G、图5H、图5I及图5J中，处于工作状态(即，导通)的点状电极连接电路被加阴影，
而处于非工作状态(即，不导通)的点状电极连接电路未被加阴影。此外，在图5G、图5H、图5I
及图5J中，可配置多电极像素由大的正方形标记。
是冗余且不必要的。图5F是根据本发明另一实施例的光调制底板的一部分的示意图。图5F
所示光调制底板与图5A所示光调制底板基本上相同，只不过去除了冗余的点状电极连接电
路。为简洁起见，阐述图5A与图5F之间的差异。在图5F所示光调制底板中，去除了一半的水
平点状电极连接电路。具体来说，与图5A所示光调制底板相比，在图5F所示光调制底板中去
除了点状电极连接电路H_x_y，其中y是奇数。为清晰起见，包含图5G、图5H、图5I及图5J以分
别例示图4B、图4C、图4D及图4E所示可配置多电极像素的点状电极连接电路的状态。具体来
说，在图5G、图5H、图5I及图5J中，处于工作状态(即，导通)的点状电极连接电路被加阴影，
而处于非工作状态(即，不导通)的点状电极连接电路未被加阴影。此外，在图5G、图5H、图5I
及图5J中，可配置多电极像素由大的正方形标记。
[0061] 对于与图4B对应的图5G所示排列，如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中。如上所解
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5G所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X‑1)_2*Y、DE_2*X_
(2*Y‑1)及DE_(2*X‑1)_(2*Y‑1)。
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5G所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X‑1)_2*Y、DE_2*X_
(2*Y‑1)及DE_(2*X‑1)_(2*Y‑1)。
[0062] 对于与图4C对应的图5H所示排列，如果X是偶数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于工作中。如上所解
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5H所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X+1)_2*Y、DE_2*X_
(2*Y+1)及DE_(2*X+1)_(2*Y+1)。
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5H所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X+1)_2*Y、DE_2*X_
(2*Y+1)及DE_(2*X+1)_(2*Y+1)。
[0063] 对于与图4D对应的图5I所示排列，如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于工作中。如上所解
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5I所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X‑1)_2*Y、DE_2*X_2*Y、DE_(2*X‑
1)_(2*Y+1)及DE_(2*X)_(2*Y+1)。
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5I所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X‑1)_2*Y、DE_2*X_2*Y、DE_(2*X‑
1)_(2*Y+1)及DE_(2*X)_(2*Y+1)。
[0064] 对于与图4E对应的图5J所示排列，如果X是偶数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中。如上所解
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5E所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X)_(2*Y‑1)、DE_(2*X+1)_2*Y、DE_
(2*X)_(2*Y)及DE_(2*X+1)_(2*Y‑1)。
释，为减少冗余，点状电极连接电路DECC_H_X_Y已被去除，其中Y是奇数。因此，对于图5E所
示排列，每一像素控制电路PCC_X_Y控制点状电极DE_(2*X)_(2*Y‑1)、DE_(2*X+1)_2*Y、DE_
(2*X)_(2*Y)及DE_(2*X+1)_(2*Y‑1)。
[0065] 根据本发明其他实施例的光调制底板可去除与图5A所示实施例不同的一组点状电极连接电路，且仍能够使用所有四种可配置多电极像素排列。举例来说，在本发明的另一
实施例中，去除点状电极连接电路H_X_Y，其中Y是偶数。在本发明的又一实施例中，去除点
状电极连接电路V_X_Y，其中X是偶数。在本发明的又一实施例中，去除点状电极连接电路V_
X_Y，其中X是奇数。
实施例中，去除点状电极连接电路H_X_Y，其中Y是偶数。在本发明的又一实施例中，去除点
状电极连接电路V_X_Y，其中X是偶数。在本发明的又一实施例中，去除点状电极连接电路V_
X_Y，其中X是奇数。
[0066] 对于五点形交错，使用图5B至图5E所示的排列中的仅两种。具体来说，本发明的一个实施例使用图5B及图5C所示的排列。在图5B及图5C中，一半的点状电极连接电路处于工
作中，且另一半的点状电极连接电路处于非工作中，可以两个控制线来控制点状电极连接
电路。因此，对于图5A至图5C所示实施例，第一点状电极连接电路控制线可在X是奇数时耦
合至点状电极连接电路DECC_H_X_Y且在Y是奇数时耦合至点状电极连接电路DECC_V_X_Y。
第二点状电极连接电路控制线在X是偶数时耦合至点状电极连接电路DECC_H_X_Y，且在Y是
偶数时耦合至点状电极连接电路DECC_V_X_Y。然而，在本发明的其他实施例中，可将不同的
控制方案与点状电极连接电路一起使用。举例来说，在本发明的一些实施例中，点状电极连
接电路可需要多于一个控制线(例如，参见图8所示点状电极连接电路的实施例)。在本发明
的其他实施例中，每一点状电极连接电路由单独的控制线(或多个控制线)控制。
作中，且另一半的点状电极连接电路处于非工作中，可以两个控制线来控制点状电极连接
电路。因此，对于图5A至图5C所示实施例，第一点状电极连接电路控制线可在X是奇数时耦
合至点状电极连接电路DECC_H_X_Y且在Y是奇数时耦合至点状电极连接电路DECC_V_X_Y。
第二点状电极连接电路控制线在X是偶数时耦合至点状电极连接电路DECC_H_X_Y，且在Y是
偶数时耦合至点状电极连接电路DECC_V_X_Y。然而，在本发明的其他实施例中，可将不同的
控制方案与点状电极连接电路一起使用。举例来说，在本发明的一些实施例中，点状电极连
接电路可需要多于一个控制线(例如，参见图8所示点状电极连接电路的实施例)。在本发明
的其他实施例中，每一点状电极连接电路由单独的控制线(或多个控制线)控制。
[0067] 此外，由于对于五点形交错仅使用所述可配置多电极像素排列中的两种，因此点状电极连接电路中的一些是冗余且不必要的。在图5B中，点状电极DE_1_2通过两个路径耦
合至像素控制电路PCC_1_1。将点状电极DE_1_2连接至像素控制电路PCC_1_1的第一路径是
通过点状电极连接电路DECC_H_1_2及点状电极DE_2_2来实现。将点状电极DE_1_2连接至像
素控制电路PCC_1_1的第二路径是通过点状电极连接电路DECC_V_1_1、点状电极DE_1_1、点
状电极连接电路DECC_H_1_1、点状电极DE_2_1、点状电极连接电路DECC_V_2_1及点状电极
DE_2_2来实现。因此，可在不改变图5A至图5C所示实施例的功能的情况下消除点状电极连
接电路DECC_H_1_2。事实上，在Y是偶数时，所有点状电极连接电路DECC_H_X_Y均可被消除。
因此，本发明的一些实施例将消除该多个冗余电路，以减少光调制底板的所需面积。因图5A
至图5C所示实施例的对称性质，可改为将其他点状电极连接电路消除。
合至像素控制电路PCC_1_1。将点状电极DE_1_2连接至像素控制电路PCC_1_1的第一路径是
通过点状电极连接电路DECC_H_1_2及点状电极DE_2_2来实现。将点状电极DE_1_2连接至像
素控制电路PCC_1_1的第二路径是通过点状电极连接电路DECC_V_1_1、点状电极DE_1_1、点
状电极连接电路DECC_H_1_1、点状电极DE_2_1、点状电极连接电路DECC_V_2_1及点状电极
DE_2_2来实现。因此，可在不改变图5A至图5C所示实施例的功能的情况下消除点状电极连
接电路DECC_H_1_2。事实上，在Y是偶数时，所有点状电极连接电路DECC_H_X_Y均可被消除。
因此，本发明的一些实施例将消除该多个冗余电路，以减少光调制底板的所需面积。因图5A
至图5C所示实施例的对称性质，可改为将其他点状电极连接电路消除。
[0068] 图6A是根据本发明一个实施例的光调制底板600的一部分的示意图。如同光调制底板400(图5A)，光调制底板600(图6A)包括像素控制电路PCC_1_1、PCC_1_2、PCC_2_1、PCC_
2_2、PCC_3_1及PCC_3_2；点状电极DE_1_1、DE_1_2、DE_1_3、DE_1_4、DE_1_5、DE_2_1、...DE_
7_4及DE_7_5。然而，为清晰起见，图6A所示像素控制电路被绘制在点状电极的后面且因此
是使用虚线来绘制。具体来说，像素控制电路PCC_1_1位于点状电极DE_2_2后面，像素控制
电路PCC_2_1位于点状电极DE_4_2后面，且一般来说，像素控制电路PCC_X_Y位于点状电极
DE_(2*X)_(2*Y)后面。此外，位于像素控制电路PCC_X_Y前面的点状电极DE_(2*X)_(2*Y)耦
合至像素控制电路PCC_X_Y。因此，举例来说，像素控制电路PCC_3_2耦合至点状电极DE_6_
4。光调制底板400与光调制底板600之间的主要差异是，光调制底板600中的点状电极连接
电路耦合在点状电极与像素控制电路之间，而在光调制底板400中，一些点状电极连接电路
耦合在各点状电极之间。因此，对于图6A，点状电极连接电路DECC_IJ_XY耦合在点状电极
DE_I_J与像素控制电路PCC_X_Y之间。然而，因图6A中的空间约束，每一点状电极连接电路
DECC_IJ_XY被绘制为菱形且在XY上被标示为IJ。因此，举例来说，点状电极连接电路DECC_
32_11耦合在点状电极DE_3_2与像素控制电路PCC_1_1之间，显示为在11上标记32的菱形。
在实际实施方案中，点状电极将位于上覆在像素控制电路及点状电极连接电路上的第一平
面上。另外，因空间约束，点状电极连接电路的控制线被省略。为清晰起见，包含图6B及图6C
以例示奇数场(图6B)及偶数场(图6C)时点状电极连接电路的状态。具体来说，在图6B及图
6C中，处于工作状态(即，导通)的点状电极连接电路被加阴影，而处于非工作状态(即，不导
通)的点状电极连接电路未被加阴影。此外，在图6B及图6C中，可配置多电极像素由大的正
方形标记。
2_2、PCC_3_1及PCC_3_2；点状电极DE_1_1、DE_1_2、DE_1_3、DE_1_4、DE_1_5、DE_2_1、...DE_
7_4及DE_7_5。然而，为清晰起见，图6A所示像素控制电路被绘制在点状电极的后面且因此
是使用虚线来绘制。具体来说，像素控制电路PCC_1_1位于点状电极DE_2_2后面，像素控制
电路PCC_2_1位于点状电极DE_4_2后面，且一般来说，像素控制电路PCC_X_Y位于点状电极
DE_(2*X)_(2*Y)后面。此外，位于像素控制电路PCC_X_Y前面的点状电极DE_(2*X)_(2*Y)耦
合至像素控制电路PCC_X_Y。因此，举例来说，像素控制电路PCC_3_2耦合至点状电极DE_6_
4。光调制底板400与光调制底板600之间的主要差异是，光调制底板600中的点状电极连接
电路耦合在点状电极与像素控制电路之间，而在光调制底板400中，一些点状电极连接电路
耦合在各点状电极之间。因此，对于图6A，点状电极连接电路DECC_IJ_XY耦合在点状电极
DE_I_J与像素控制电路PCC_X_Y之间。然而，因图6A中的空间约束，每一点状电极连接电路
DECC_IJ_XY被绘制为菱形且在XY上被标示为IJ。因此，举例来说，点状电极连接电路DECC_
32_11耦合在点状电极DE_3_2与像素控制电路PCC_1_1之间，显示为在11上标记32的菱形。
在实际实施方案中，点状电极将位于上覆在像素控制电路及点状电极连接电路上的第一平
面上。另外，因空间约束，点状电极连接电路的控制线被省略。为清晰起见，包含图6B及图6C
以例示奇数场(图6B)及偶数场(图6C)时点状电极连接电路的状态。具体来说，在图6B及图
6C中，处于工作状态(即，导通)的点状电极连接电路被加阴影，而处于非工作状态(即，不导
通)的点状电极连接电路未被加阴影。此外，在图6B及图6C中，可配置多电极像素由大的正
方形标记。
[0069] 属于图6B及图6C所示可配置多电极像素CMEP_1_1一部分的像素控制电路PCC_1_1耦合至点状电极DE_2_2。点状电极连接电路DECC_11_11耦合在点状电极DE_1_1、像素控制
电路PCC_1_1之间。点状电极连接电路DECC_21_11耦合在点状电极DE_2_1、像素控制电路
PCC_1_1之间。点状电极连接电路DECC_12_11耦合在点状电极DE_1_2、像素控制电路PCC_1_
1之间。点状电极连接电路DECC_32_11耦合在点状电极DE_3_2、像素控制电路PCC_1_1之间。
点状电极连接电路DECC_23_11耦合在点状电极DE_2_3、像素控制电路PCC_1_1之间。点状电
极连接电路DECC_33_11耦合在点状电极DE_3_3、像素控制电路PCC_1_1之间。如图6B中所
示，对于奇数场，点状电极连接电路DECC_11_11、DECC_21_11及DECC_12_11均被设定成工作
状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极DE_1_1、DE_2_1、DE_1_2
及DE_2_2。如图6C中所示，对于偶数场，点状电极连接电路DECC_32_11、DECC_23_11及DECC_
33_11均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极
DE_2_2、DE_3_2、DE_2_3及DE_3_3。
电路PCC_1_1之间。点状电极连接电路DECC_21_11耦合在点状电极DE_2_1、像素控制电路
PCC_1_1之间。点状电极连接电路DECC_12_11耦合在点状电极DE_1_2、像素控制电路PCC_1_
1之间。点状电极连接电路DECC_32_11耦合在点状电极DE_3_2、像素控制电路PCC_1_1之间。
点状电极连接电路DECC_23_11耦合在点状电极DE_2_3、像素控制电路PCC_1_1之间。点状电
极连接电路DECC_33_11耦合在点状电极DE_3_3、像素控制电路PCC_1_1之间。如图6B中所
示，对于奇数场，点状电极连接电路DECC_11_11、DECC_21_11及DECC_12_11均被设定成工作
状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极DE_1_1、DE_2_1、DE_1_2
及DE_2_2。如图6C中所示，对于偶数场，点状电极连接电路DECC_32_11、DECC_23_11及DECC_
33_11均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极
DE_2_2、DE_3_2、DE_2_3及DE_3_3。
[0070] 属于图6B及图6C所示可配置多电极像素CMEP_2_1一部分的像素控制电路PCC_2_1耦合至点状电极DE_4_2。点状电极连接电路DECC_31_21耦合在点状电极DE_3_1、像素控制
电路PCC_2_1之间。点状电极连接电路DECC_41_21耦合在点状电极DE_4_1、像素控制电路
PCC_2_1之间。点状电极连接电路DECC_32_21耦合在点状电极DE_3_2、像素控制电路PCC_2_
1之间。点状电极连接电路DECC_52_21耦合在点状电极DE_5_2、像素控制电路PCC_2_1之间。
点状电极连接电路DECC_43_21耦合在点状电极DE_4_3、像素控制电路PCC_2_1之间。点状电
极连接电路DECC_53_21耦合在点状电极DE_5_3、像素控制电路PCC_2_1之间。如图6B中所
示，对于奇数场，点状电极连接电路DECC_31_11、DECC_41_21及DECC_32_21均被设定成工作
状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极DE_3_1、DE_4_1、DE_3_2
及DE_4_2。如图6C中所示，对于偶数场，点状电极连接电路DECC_52_11、DECC_43_11及DECC_
53_21均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极
DE_4_2、DE_5_2、DE_4_3及DE_5_3。
电路PCC_2_1之间。点状电极连接电路DECC_41_21耦合在点状电极DE_4_1、像素控制电路
PCC_2_1之间。点状电极连接电路DECC_32_21耦合在点状电极DE_3_2、像素控制电路PCC_2_
1之间。点状电极连接电路DECC_52_21耦合在点状电极DE_5_2、像素控制电路PCC_2_1之间。
点状电极连接电路DECC_43_21耦合在点状电极DE_4_3、像素控制电路PCC_2_1之间。点状电
极连接电路DECC_53_21耦合在点状电极DE_5_3、像素控制电路PCC_2_1之间。如图6B中所
示，对于奇数场，点状电极连接电路DECC_31_11、DECC_41_21及DECC_32_21均被设定成工作
状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极DE_3_1、DE_4_1、DE_3_2
及DE_4_2。如图6C中所示，对于偶数场，点状电极连接电路DECC_52_11、DECC_43_11及DECC_
53_21均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极
DE_4_2、DE_5_2、DE_4_3及DE_5_3。
[0071] 一般来说，属于可配置多电极像素CMEP_X_Y一部分的像素控制电路PCC_X_Y耦合至点状电极DE_(2*X)_(2*Y)。点状电极连接电路DECC_(2*X‑1)(2*Y‑1)_XY耦合在点状电极
DE_(2*X‑1)_(2*Y‑1)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X)(2*Y‑1)_
XY耦合在点状电极DE_(2*X)_(2*Y‑1)、像素控制电路PCC_X_Y之间。点状电极连接电路
DECC_(2*X‑1)(2*Y)_XY耦合在点状电极DE_(2*X‑1)_(2*Y)、像素控制电路PCC_X_Y之间。点
状电极连接电路DECC_(2*X+1)(2*Y)_XY耦合在点状电极DE_(2*X+1)_(2*Y)、像素控制电路
PCC_X_Y之间。点状电极连接电路DECC_(2*X+1)(2*Y)_XY耦合在点状电极DE_(2*X)_(2*Y+
1)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X+1)(2*Y+1)_XY耦合在点状电
极DE_(2*X+1)_(2*Y+1)、像素控制电路PCC_X_Y之间。对于奇数场，点状电极连接电路DECC_
(2*X‑1)(2*Y‑1)_XY、DECC_(2*X)(2*Y‑1)_XY及DECC_(2*X‑1)(2*Y)_XY均被设定成工作状
态(即，导通)，从而使得像素控制电路PCC_X_Y能够控制点状电极DE_(2*X‑1)_(2*Y‑1)、DE_
(2*X)_(2*Y‑1)、DE_(2*X‑1)_(2*Y)及DE_(2*X)_(2*Y)。对于偶数场，点状电极连接电路
DECC_(2*X+1)(2*Y+1)_XY、DECC_(2*X)(2*Y+1)_XY及DECC_(2*X+1)(2*Y)_XY均被设定成工
作状态(即，导通)，从而使得像素控制电路PCC_X_Y能够控制点状电极DE_(2*X+1)_(2*Y+
1)、DE_(2*X)_(2*Y+1)、DE_(2*X+1)_(2*Y)及DE_(2*X)_(2*Y)。
DE_(2*X‑1)_(2*Y‑1)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X)(2*Y‑1)_
XY耦合在点状电极DE_(2*X)_(2*Y‑1)、像素控制电路PCC_X_Y之间。点状电极连接电路
DECC_(2*X‑1)(2*Y)_XY耦合在点状电极DE_(2*X‑1)_(2*Y)、像素控制电路PCC_X_Y之间。点
状电极连接电路DECC_(2*X+1)(2*Y)_XY耦合在点状电极DE_(2*X+1)_(2*Y)、像素控制电路
PCC_X_Y之间。点状电极连接电路DECC_(2*X+1)(2*Y)_XY耦合在点状电极DE_(2*X)_(2*Y+
1)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X+1)(2*Y+1)_XY耦合在点状电
极DE_(2*X+1)_(2*Y+1)、像素控制电路PCC_X_Y之间。对于奇数场，点状电极连接电路DECC_
(2*X‑1)(2*Y‑1)_XY、DECC_(2*X)(2*Y‑1)_XY及DECC_(2*X‑1)(2*Y)_XY均被设定成工作状
态(即，导通)，从而使得像素控制电路PCC_X_Y能够控制点状电极DE_(2*X‑1)_(2*Y‑1)、DE_
(2*X)_(2*Y‑1)、DE_(2*X‑1)_(2*Y)及DE_(2*X)_(2*Y)。对于偶数场，点状电极连接电路
DECC_(2*X+1)(2*Y+1)_XY、DECC_(2*X)(2*Y+1)_XY及DECC_(2*X+1)(2*Y)_XY均被设定成工
作状态(即，导通)，从而使得像素控制电路PCC_X_Y能够控制点状电极DE_(2*X+1)_(2*Y+
1)、DE_(2*X)_(2*Y+1)、DE_(2*X+1)_(2*Y)及DE_(2*X)_(2*Y)。
[0072] 在本发明的大多数实施例中，每一像素控制电路是单位存储器单元。使用各种脉宽调制技术来快速改变存储器单元的值，以在可配置多电极像素中创建不同的对比度。大
多数的传统存储器单元均可用于像素控制电路。图7是在本发明的某些实施例中使用的存
储器单元700的电路图。存储器单元700包括晶体管710、晶体管720、反相器730及反相器
740。反相器730及740被交叉耦合(即，反相器720的输入端子耦合至反相器740的输出端子
且反相器740的输入端子耦合至反相器730的输出端子)以存储位值。反相器730的输出端子
为存储器单元700提供输出端子OUT。输出端子OUT将耦合至点状电极及点状电极连接电路。
晶体管710及720用于改变由反相器730及740存储的值。具体来说，互补输入信号BIT及！BIT
分别被施加至晶体管720的输入端子及晶体管710的输入端子。晶体管710的输出端子耦合
至反相器730的输入端子，且晶体管720的输出端子耦合至反相器740的输入端子。晶体管
710的栅极端子及晶体管720的栅极端子耦合至写入控制信号WRITE。当写入控制信号WRITE
处于工作状态(例如，逻辑1)时，由反相器730及740存储的位被晶体管710及720盖写。当写
入控制信号WRITE处于非工作状态时，则反相器730及740未受干扰且存储当前位值。在本发
明的大多数实施例中，像素控制电路被形成为存储器阵列。在该多个实施例中，写入控制信
号WRITE通常被称为行选择线，且互补输入BIT及！BIT将延伸至多列存储器单元。
多数的传统存储器单元均可用于像素控制电路。图7是在本发明的某些实施例中使用的存
储器单元700的电路图。存储器单元700包括晶体管710、晶体管720、反相器730及反相器
740。反相器730及740被交叉耦合(即，反相器720的输入端子耦合至反相器740的输出端子
且反相器740的输入端子耦合至反相器730的输出端子)以存储位值。反相器730的输出端子
为存储器单元700提供输出端子OUT。输出端子OUT将耦合至点状电极及点状电极连接电路。
晶体管710及720用于改变由反相器730及740存储的值。具体来说，互补输入信号BIT及！BIT
分别被施加至晶体管720的输入端子及晶体管710的输入端子。晶体管710的输出端子耦合
至反相器730的输入端子，且晶体管720的输出端子耦合至反相器740的输入端子。晶体管
710的栅极端子及晶体管720的栅极端子耦合至写入控制信号WRITE。当写入控制信号WRITE
处于工作状态(例如，逻辑1)时，由反相器730及740存储的位被晶体管710及720盖写。当写
入控制信号WRITE处于非工作状态时，则反相器730及740未受干扰且存储当前位值。在本发
明的大多数实施例中，像素控制电路被形成为存储器阵列。在该多个实施例中，写入控制信
号WRITE通常被称为行选择线，且互补输入BIT及！BIT将延伸至多列存储器单元。
[0073] 点状电极连接电路是可被置于导电的工作状态或者不导电(即，不导通)的非工作状态的简单开关。可使用可被配置成导通或不导通的任何电路作为点状电极连接电路。图8
是在本发明的一些实施例中使用的点状电极连接电路800的电路图。点状电极连接电路800
是由并联耦合在第一输入/输出端子IO1与第二输入/输出端子IO2之间的NMOS晶体管810及
PMOS晶体管820构成的传统CMOS传输门。第一控制端子C耦合至NMOS晶体管810的栅极端子，
且第二控制端子！C耦合至PMOS晶体管820的栅极端子。当控制信号C处于逻辑高态且控制信
号！C处于逻辑低态时，点状电极连接电路800处于工作状态且变为在输入/输出端子IO1与
输入/输出端子IO2之间导通。相反地，当控制信号C处于逻辑低态且控制信号！C处于逻辑高
态时，点状电极连接电路800处于非工作状态且变为在输入/输出端子IO1与输入/输出端子
IO2之间不导通。
是在本发明的一些实施例中使用的点状电极连接电路800的电路图。点状电极连接电路800
是由并联耦合在第一输入/输出端子IO1与第二输入/输出端子IO2之间的NMOS晶体管810及
PMOS晶体管820构成的传统CMOS传输门。第一控制端子C耦合至NMOS晶体管810的栅极端子，
且第二控制端子！C耦合至PMOS晶体管820的栅极端子。当控制信号C处于逻辑高态且控制信
号！C处于逻辑低态时，点状电极连接电路800处于工作状态且变为在输入/输出端子IO1与
输入/输出端子IO2之间导通。相反地，当控制信号C处于逻辑低态且控制信号！C处于逻辑高
态时，点状电极连接电路800处于非工作状态且变为在输入/输出端子IO1与输入/输出端子
IO2之间不导通。
[0074] 如图9中所例示，高分辨率视频流HRVS包括Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_Z，其中Z是正整数。通过对每一高分辨率视频帧进行子采样以形成五点形偶
数场及五点形奇数场而由高分辨率视频流HRVS形成五点形视频流QVS。具体来说，如图9中
所示，通过对高分辨率视频帧HRVF_0进行子采样来形成五点形偶数场QEF_0及五点形奇数
场QOF_0；通过对高分辨率视频帧HRVF_1进行子采样来形成五点形偶数场QEF_1及五点形奇
数场QOF_1；通过对高分辨率视频帧HRVF_2进行子采样来形成五点形偶数场QEF_2及五点形
奇数场QOF_2，等等，直至通过对高分辨率视频帧HRVF_Z进行子采样来形成五点形偶数场
QEF_Z及五点形奇数场QOF_Z为止。具体来说，五点形偶数场中的每一像素在高分辨率视频
帧中具有相关联的像素。类似地，五点形奇数场中的每一像素在高分辨率视频帧中具有相
关联的像素。
数场及五点形奇数场而由高分辨率视频流HRVS形成五点形视频流QVS。具体来说，如图9中
所示，通过对高分辨率视频帧HRVF_0进行子采样来形成五点形偶数场QEF_0及五点形奇数
场QOF_0；通过对高分辨率视频帧HRVF_1进行子采样来形成五点形偶数场QEF_1及五点形奇
数场QOF_1；通过对高分辨率视频帧HRVF_2进行子采样来形成五点形偶数场QEF_2及五点形
奇数场QOF_2，等等，直至通过对高分辨率视频帧HRVF_Z进行子采样来形成五点形偶数场
QEF_Z及五点形奇数场QOF_Z为止。具体来说，五点形偶数场中的每一像素在高分辨率视频
帧中具有相关联的像素。类似地，五点形奇数场中的每一像素在高分辨率视频帧中具有相
关联的像素。
[0075] 图10A例示五点形交错的子采样。具体来说，图10A示出高分辨率视频帧HRVF_1000的小区段。更具体来说，示出高分辨率视频帧HRVF_1000的左上隅角中的二十四个像素。高
分辨率视频帧HRVF_1000的像素具有指示像素列位置的x坐标及指示像素行位置的y坐标。
高分辨率视频帧HRVF_1000中的像素被标示为像素HRP(x,y)。其中像素HRP(0,0)位于高分
辨率视频帧HRVF_1000的左上隅角中。
分辨率视频帧HRVF_1000的像素具有指示像素列位置的x坐标及指示像素行位置的y坐标。
高分辨率视频帧HRVF_1000中的像素被标示为像素HRP(x,y)。其中像素HRP(0,0)位于高分
辨率视频帧HRVF_1000的左上隅角中。
[0076] 五点形偶数场QEF_1000(图10B中示出其一部分)仅具有高分辨率帧HRVF_1000的四分之一数目的像素。五点形偶数场的每一像素QEP(i,j)与高分辨率视频帧HRVF_1000的
像素HRP(2*i,2*j)相关联。因此，与五点形偶数场的像素相关联的像素的x坐标及y坐标均
为偶数。在图10A中，其中x及y均为偶数的每一像素HRP(x,y)用于形成五点形偶数场且为清
晰起见被标示有“偶数”。在图10B中，五点形偶数场QEF_1000中的每一像素QEP(i,j)等于高
分辨率视频帧HRFV_1000的像素HRP(2*i,2*j)。因此，如图10B中所示，像素QEP(0,0)被设定
成等于像素HRP(0,0)；像素QEP(1,0)被设定成等于像素HRP(2,0)；像素QEP(2,0)被设定成
等于像素HRP(4,0)；像素QEP(0,1)被设定成等于像素HRP(0,2)；像素QEP(1,1)被设定成等
于像素HRP(2,2)；像素QEP(2,1)被设定成等于像素HRP(4,2)。
像素HRP(2*i,2*j)相关联。因此，与五点形偶数场的像素相关联的像素的x坐标及y坐标均
为偶数。在图10A中，其中x及y均为偶数的每一像素HRP(x,y)用于形成五点形偶数场且为清
晰起见被标示有“偶数”。在图10B中，五点形偶数场QEF_1000中的每一像素QEP(i,j)等于高
分辨率视频帧HRFV_1000的像素HRP(2*i,2*j)。因此，如图10B中所示，像素QEP(0,0)被设定
成等于像素HRP(0,0)；像素QEP(1,0)被设定成等于像素HRP(2,0)；像素QEP(2,0)被设定成
等于像素HRP(4,0)；像素QEP(0,1)被设定成等于像素HRP(0,2)；像素QEP(1,1)被设定成等
于像素HRP(2,2)；像素QEP(2,1)被设定成等于像素HRP(4,2)。
[0077] 五点形奇数场QEF_1000(图10C中示出其一部分)仅具有高分辨率帧HRVF_1000的四分之一数目的像素。五点形偶数场的每一像素QOP(i,j)与高分辨率视频帧HRVF_1000的
像素HRP(2*i+1,2*j+1)相关联。因此，与五点形奇数场的像素相关联的像素的x坐标及y坐
标均为奇数。在图10A中，其中x及y均为奇数的每一像素HRP(x,y)用于形成五点形奇数场且
为清晰起见被标示有“奇数”。在图10C中，五点形偶数场QEF_1000中的每一像素QEP(i,j)等
于高分辨率视频帧HRFV_1000的像素HRP(2*i+1,2*j+1)。因此，如图10C中所示，像素QOP(0,
0)被设定成等于像素HRP(1,1)；像素QOP(1,0)被设定成等于像素HRP(3,1)；像素QOP(2,0)
被设定成等于像素HRP(5,1)；像素QOP(0,1)被设定成等于像素HRP(1,3)；像素QOP(1,1)被
设定成等于像素HRP(3,3)；像素QOP(2,1)被设定成等于像素HRP(5,3)。
像素HRP(2*i+1,2*j+1)相关联。因此，与五点形奇数场的像素相关联的像素的x坐标及y坐
标均为奇数。在图10A中，其中x及y均为奇数的每一像素HRP(x,y)用于形成五点形奇数场且
为清晰起见被标示有“奇数”。在图10C中，五点形偶数场QEF_1000中的每一像素QEP(i,j)等
于高分辨率视频帧HRFV_1000的像素HRP(2*i+1,2*j+1)。因此，如图10C中所示，像素QOP(0,
0)被设定成等于像素HRP(1,1)；像素QOP(1,0)被设定成等于像素HRP(3,1)；像素QOP(2,0)
被设定成等于像素HRP(5,1)；像素QOP(0,1)被设定成等于像素HRP(1,3)；像素QOP(1,1)被
设定成等于像素HRP(3,3)；像素QOP(2,1)被设定成等于像素HRP(5,3)。
[0078] 图10A至图10C中所示的五点形交错方案自然使得五点形场被称为“奇数”及“偶数”，因为在五点形奇数场中，来自高分辨率视频帧的相关联像素的x坐标及y坐标是奇数，
且在五点形偶数场中，来自高分辨率视频帧的相关联像素的x坐标及y坐标是偶数。然而，更
一般来说，对于每一高分辨率视频帧，产生第一类型五点形场及第二类型五点形场。用于产
生第一类型五点形场的相关联像素相对于用于产生第二类型五点形场的相关联像素沿对
角线偏移。举例来说，在本发明的一个实施例中，第一类型五点形场的每一像素FTQFP(x,y)
与高分辨率视频帧的像素HRP(2*x+1,2*y)相关联。而第二类型五点形场的每一像素STQFP
(i,j)与高分辨率视频帧的像素HRP(2*i,2*j+1)相关联。在此实施例中，图4D及图4E所示的
点状电极排列将用于显示五点形视频流。
且在五点形偶数场中，来自高分辨率视频帧的相关联像素的x坐标及y坐标是偶数。然而，更
一般来说，对于每一高分辨率视频帧，产生第一类型五点形场及第二类型五点形场。用于产
生第一类型五点形场的相关联像素相对于用于产生第二类型五点形场的相关联像素沿对
角线偏移。举例来说，在本发明的一个实施例中，第一类型五点形场的每一像素FTQFP(x,y)
与高分辨率视频帧的像素HRP(2*x+1,2*y)相关联。而第二类型五点形场的每一像素STQFP
(i,j)与高分辨率视频帧的像素HRP(2*i,2*j+1)相关联。在此实施例中，图4D及图4E所示的
点状电极排列将用于显示五点形视频流。
[0079] 一般来说，在相同的分辨率水平下，交错显示器并不提供与渐进显示器相同的图片品质。举例来说，高清显示器具有1920×1080的分辨率。使用五点形交错的显示器将仅需
要960×540的分辨率来显示高清图像。然而，在五点形交错显示器上，图像品质将更低。因
此，本发明的一些实施例使用新颖的过采样技术来实现等效的图像品质。具体来说，在本发
明的一些实施例中，五点形交错显示器将具有高于960×540但低于1920×1080的分辨率。
举例来说，使用五点形交错的本发明具体实施例具有1280×720的分辨率，此类似于2560×
1440的分辨率。更高分辨率五点形交错显示器的图像品质对交错技术进行补偿，以将图片
品质改善至与1920×1080显示器相同的水平。
要960×540的分辨率来显示高清图像。然而，在五点形交错显示器上，图像品质将更低。因
此，本发明的一些实施例使用新颖的过采样技术来实现等效的图像品质。具体来说，在本发
明的一些实施例中，五点形交错显示器将具有高于960×540但低于1920×1080的分辨率。
举例来说，使用五点形交错的本发明具体实施例具有1280×720的分辨率，此类似于2560×
1440的分辨率。更高分辨率五点形交错显示器的图像品质对交错技术进行补偿，以将图片
品质改善至与1920×1080显示器相同的水平。
[0080] 在本发明的其他实施例中，针对五点形交错来专门处理传入的高分辨率视频流，以使得五点形交错显示器的图像品质被改善至与更昂贵的更高分辨率显示器几乎相同的
图像品质。举例来说，在本发明的一些实施例中，五点形场中的像素是使用高分辨率视频帧
的相关联像素附近的像素群组而非仅复制高分辨率视频帧中的相关联像素来产生。为清晰
起见，详细地阐述了使用偶数五点形场及奇数五点形场的本发明具体实施例，然而，本发明
的其他实施例可使用其他场。
图像品质。举例来说，在本发明的一些实施例中，五点形场中的像素是使用高分辨率视频帧
的相关联像素附近的像素群组而非仅复制高分辨率视频帧中的相关联像素来产生。为清晰
起见，详细地阐述了使用偶数五点形场及奇数五点形场的本发明具体实施例，然而，本发明
的其他实施例可使用其他场。
[0081] 如图11中所例示，为产生五点形场的五点形像素QP(x,y)，由高分辨率视频帧中的高分辨率像素形成的像素块PB_1100由平滑滤波器F_1110进行滤波。由高分辨率像素形成
的像素块PB_1100包括五点形像素QP(x,y)的相关联像素。具体来说，五点形像素QP(x,y)与
高分辨率视频帧1100的高分辨率像素HRP(s,t)相关联。本文中所使用的“高分辨率像素”是
指高分辨率视频帧中的像素，且“五点形像素”是指五点形场中的像素。
的像素块PB_1100包括五点形像素QP(x,y)的相关联像素。具体来说，五点形像素QP(x,y)与
高分辨率视频帧1100的高分辨率像素HRP(s,t)相关联。本文中所使用的“高分辨率像素”是
指高分辨率视频帧中的像素，且“五点形像素”是指五点形场中的像素。
[0082] 为清晰起见，在左上隅角中开始且向右行进，在顶行中，像素块PB_1100中的高分辨率像素被标示为HRP(s‑1,t‑1)、HRP(s,t‑1)、HRP(s+1,t‑1)、HRP(s+2,t‑1)；在第二行中，
像素块PB_1100中的高分辨率像素被标示为HRP(s‑1,t)、HRP(s,t)、HRP(s+1,t)、HRP(s+2,
t)；在第三行中，像素块PB_1100中的高分辨率像素被标示为HRP(s‑1,t+1)、HRP(s,t+1)、
HRP(s+1,t+1)、HRP(s+2,t+1)；且在底行中，像素块PB_1100中的高分辨率像素被标示为HRP
(s‑1,t+2)、HRP(s,t+2)、HRP(s+1,t+2)及HRP(s+2,t+2)，其中s及t是取决于x及y(即，像素
QP(x,y)，如下所解释)的整数。平滑滤波器F_1110包括也排列成4×4块的16个滤波值。在左
上隅角中开始且向右行进，在顶行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,‑1)、F
(0,‑1)、F(1,‑1)、F(2,‑1)；在第二行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,0)、F
(0,0)、F(1,0)、F(2,0)；在第三行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,1)、F(0,
1)、F(1,1)、F(2,1)；且在底行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,2)、F(0,2)、
F(1,2)及F(2,2)。将像素及滤波值施加至互相关电路1120，以产生五点形像素QP(x,y)。本
发明的其他实施例可使用不同数目的像素及不同大小的滤波器来计算五点形像素。以下阐
述该多个额外实施例中的一些实施例。
像素块PB_1100中的高分辨率像素被标示为HRP(s‑1,t)、HRP(s,t)、HRP(s+1,t)、HRP(s+2,
t)；在第三行中，像素块PB_1100中的高分辨率像素被标示为HRP(s‑1,t+1)、HRP(s,t+1)、
HRP(s+1,t+1)、HRP(s+2,t+1)；且在底行中，像素块PB_1100中的高分辨率像素被标示为HRP
(s‑1,t+2)、HRP(s,t+2)、HRP(s+1,t+2)及HRP(s+2,t+2)，其中s及t是取决于x及y(即，像素
QP(x,y)，如下所解释)的整数。平滑滤波器F_1110包括也排列成4×4块的16个滤波值。在左
上隅角中开始且向右行进，在顶行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,‑1)、F
(0,‑1)、F(1,‑1)、F(2,‑1)；在第二行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,0)、F
(0,0)、F(1,0)、F(2,0)；在第三行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,1)、F(0,
1)、F(1,1)、F(2,1)；且在底行中，平滑滤波器F_1110中的滤波值被标示为F(‑1,2)、F(0,2)、
F(1,2)及F(2,2)。将像素及滤波值施加至互相关电路1120，以产生五点形像素QP(x,y)。本
发明的其他实施例可使用不同数目的像素及不同大小的滤波器来计算五点形像素。以下阐
述该多个额外实施例中的一些实施例。
[0083] 互相关电路1120将4×4像素块的每一像素与4×4滤波值块内相同位置中的滤波值相乘并对16个积进行求和。一般来说，单独地计算像素的每一颜色分量。因此，如果像素
是以RGB格式存储，则使用高分辨率像素中的每一者的红色分量来计算五点形像素QP(x,y)
的红色分量。类似地，使用高分辨率像素中的每一者的蓝色分量来计算五点形像素QP(x,y)
的蓝色分量；且依据高分辨率像素中的每一者的绿色分量来计算五点形像素QP(x,y)的绿
色分量。
是以RGB格式存储，则使用高分辨率像素中的每一者的红色分量来计算五点形像素QP(x,y)
的红色分量。类似地，使用高分辨率像素中的每一者的蓝色分量来计算五点形像素QP(x,y)
的蓝色分量；且依据高分辨率像素中的每一者的绿色分量来计算五点形像素QP(x,y)的绿
色分量。
[0084] 对于如上参照图10A所示“偶数”像素及“奇数”像素所述的五点形偶数场，用于对高分辨率视频帧的像素进行选择及加索引的变量s及t分别等于2乘以x及2乘以y，其中x及y
用于对五点形偶数场中的五点形像素加索引。对于五点形奇数场，用于对高分辨率视频帧
的像素进行选择及加索引的变量s及t分别等于2乘以x加上1以及2乘以y加上1，其中x及y用
于对五点形奇数场中的五点形像素加索引。
用于对五点形偶数场中的五点形像素加索引。对于五点形奇数场，用于对高分辨率视频帧
的像素进行选择及加索引的变量s及t分别等于2乘以x加上1以及2乘以y加上1，其中x及y用
于对五点形奇数场中的五点形像素加索引。
[0085] 在本发明的大多数实施例中，平滑滤波器1110的滤波值是可配置的。为改善五点形显示器的图像品质，平滑滤波器应在2×2阵列中引起平滑(或模糊)效应，同时也对2×2
阵列之外的像素具有锐化效应。一般来说，滤波器的边缘处的滤波值的量值(即，绝对值)应
小于滤波器的中心附近的滤波值的量值。此外，滤波器的中心附近的滤波值应为正的，而滤
波器的边缘附近的滤波值可为负的。举例来说，在本发明的许多实施例中，滤波器的中心附
近的滤波值的量值是滤波器的边缘附近的滤波值的量值的十倍。为维持相同的亮度，所有
滤波值之和通常等于1。然而，在本发明的一些实施例中，可通过使各滤波值相加起来大于
或小于1来调整视频的亮度。
阵列之外的像素具有锐化效应。一般来说，滤波器的边缘处的滤波值的量值(即，绝对值)应
小于滤波器的中心附近的滤波值的量值。此外，滤波器的中心附近的滤波值应为正的，而滤
波器的边缘附近的滤波值可为负的。举例来说，在本发明的许多实施例中，滤波器的中心附
近的滤波值的量值是滤波器的边缘附近的滤波值的量值的十倍。为维持相同的亮度，所有
滤波值之和通常等于1。然而，在本发明的一些实施例中，可通过使各滤波值相加起来大于
或小于1来调整视频的亮度。
[0086] 图12A例示根据本发明一个实施例的平滑滤波器F_1210中的滤波值。在平滑滤波器F_1210中，平滑滤波器F_1210的中心中的四个滤波值(即，四个中心值)等于5/16。平滑滤
波器F_1210的隅角中的四个滤波值(即，四个隅角值)等于0。平滑滤波器F_1210的各侧处的
八个滤波值(即，八个侧值)等于‑1/32。具体来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1)
等于5/16；滤波值F(‑1,‑1)、F(2,‑1)、F(‑1,2)及F(2,2)等于0；且滤波值F(0,‑1)、F(1,‑1)、
F(‑1,0)、F(2,0)、F(‑1,1)、F(2,1)、F(0,2)及F(1,2)等于‑1/32。
波器F_1210的隅角中的四个滤波值(即，四个隅角值)等于0。平滑滤波器F_1210的各侧处的
八个滤波值(即，八个侧值)等于‑1/32。具体来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1)
等于5/16；滤波值F(‑1,‑1)、F(2,‑1)、F(‑1,2)及F(2,2)等于0；且滤波值F(0,‑1)、F(1,‑1)、
F(‑1,0)、F(2,0)、F(‑1,1)、F(2,1)、F(0,2)及F(1,2)等于‑1/32。
[0087] 图12A例示根据本发明一个实施例的平滑滤波器F_1210中的滤波值。在平滑滤波器F_1210中，平滑滤波器F_1210的中心中的四个滤波值等于5/16。平滑滤波器F_1210的隅
角中的四个滤波值等于0。并且，平滑滤波器F_1210的各侧处的8个滤波值等于‑1/32。具体
来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1)等于5/16；滤波值F(‑1,‑1)、F(2,‑1)、F(‑1,
2)及F(2,2)等于0；且滤波值F(0,‑1)、F(1,‑1)、F(‑1,0)、F(2,0)、F(‑1,1)、F(2,1)、F(0,2)
及F(1,2)等于‑1/32。
角中的四个滤波值等于0。并且，平滑滤波器F_1210的各侧处的8个滤波值等于‑1/32。具体
来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1)等于5/16；滤波值F(‑1,‑1)、F(2,‑1)、F(‑1,
2)及F(2,2)等于0；且滤波值F(0,‑1)、F(1,‑1)、F(‑1,0)、F(2,0)、F(‑1,1)、F(2,1)、F(0,2)
及F(1,2)等于‑1/32。
[0088] 图12B例示根据本发明另一实施例的平滑滤波器F_1220中的滤波值。在平滑滤波器F_1220中，平滑滤波器F_1220的中心中的四个滤波值等于5/14。平滑滤波器F_1220的隅
角中的四个滤波值、平滑滤波器F_1220的各侧处的8个滤波值等于‑1/28。具体来说，滤波值
F(0,0)、F(1,0)、F(0,1)及F(1,1)等于5/14；且滤波值F(‑1,‑1)、F(2,‑1)、F(‑1,2)、F(2,2)、
F(0,‑1)、F(1,‑1)、F(‑1,0)、F(2,0)、F(‑1,1)、F(2,1)、F(0,2)及F(1,2)等于‑1/28。
角中的四个滤波值、平滑滤波器F_1220的各侧处的8个滤波值等于‑1/28。具体来说，滤波值
F(0,0)、F(1,0)、F(0,1)及F(1,1)等于5/14；且滤波值F(‑1,‑1)、F(2,‑1)、F(‑1,2)、F(2,2)、
F(0,‑1)、F(1,‑1)、F(‑1,0)、F(2,0)、F(‑1,1)、F(2,1)、F(0,2)及F(1,2)等于‑1/28。
[0089] 图12C例示根据本发明一个实施例的平滑滤波器F_1230中的滤波值。在平滑滤波器F_1230中，平滑滤波器F_1230的中心中的四个滤波值等于1/3。平滑滤波器F_1230的右上
隅角及左下隅角中的两个滤波值等于0。并且，平滑滤波器F_1230的各侧处的8个滤波值等
于‑1/32。具体来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1)等于1/3；滤波值F(2,‑1)及F(‑
1,2)等于0；且滤波值F(‑1,‑1)、F(2,2)、F(0,‑1)、F(1,‑1)、F(‑1,0)、F(2,0)、F(‑1,1)、F(2,
1)、F(0,2)及F(1,2)等于‑1/30。
隅角及左下隅角中的两个滤波值等于0。并且，平滑滤波器F_1230的各侧处的8个滤波值等
于‑1/32。具体来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1)等于1/3；滤波值F(2,‑1)及F(‑
1,2)等于0；且滤波值F(‑1,‑1)、F(2,2)、F(0,‑1)、F(1,‑1)、F(‑1,0)、F(2,0)、F(‑1,1)、F(2,
1)、F(0,2)及F(1,2)等于‑1/30。
[0090] 通过将平滑滤波器与五点形交错一起使用，五点形显示器的图像品质大幅改善。本发明的一些实施例通过降低五点形视频流的场个数及大小而利用改善的图像品质。如图
13中所例示，高分辨率视频流HRVS包括Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至
HRVF_Z，其中Z是正整数。使用以上所述的技术而由高分辨率视频流HRVS形成五点形视频流
QVS。然而，并非由每一高分辨率视频帧形成五点形偶数场及五点形奇数场，而是由每一高
分辨率视频帧形成仅单个五点形场。具体来说，如图13中所示，由高分辨率视频帧HRVF_0形
成五点形偶数场QEF_0；由高分辨率视频帧HRVF_1形成五点形奇数场QOF_1；由高分辨率视
频帧HRVF_2形成五点形偶数场QEF_2，等等，直至由高分辨率视频帧HRVF_Z形成五点形奇数
场QOF_Z为止(假定Z是奇数)。因此，对于每一高分辨率视频帧HRVF_X，如果X是偶数，则形成
五点形偶数场QEF_X，或者如果X是奇数，则形成五点形奇数场QOF_X。如所解释，五点形场仅
具有高分辨率视频帧的四分之一的像素。因此，通过由每一高分辨率视频帧仅创建单个五
点形场，会实现高水平的视频压缩。
13中所例示，高分辨率视频流HRVS包括Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至
HRVF_Z，其中Z是正整数。使用以上所述的技术而由高分辨率视频流HRVS形成五点形视频流
QVS。然而，并非由每一高分辨率视频帧形成五点形偶数场及五点形奇数场，而是由每一高
分辨率视频帧形成仅单个五点形场。具体来说，如图13中所示，由高分辨率视频帧HRVF_0形
成五点形偶数场QEF_0；由高分辨率视频帧HRVF_1形成五点形奇数场QOF_1；由高分辨率视
频帧HRVF_2形成五点形偶数场QEF_2，等等，直至由高分辨率视频帧HRVF_Z形成五点形奇数
场QOF_Z为止(假定Z是奇数)。因此，对于每一高分辨率视频帧HRVF_X，如果X是偶数，则形成
五点形偶数场QEF_X，或者如果X是奇数，则形成五点形奇数场QOF_X。如所解释，五点形场仅
具有高分辨率视频帧的四分之一的像素。因此，通过由每一高分辨率视频帧仅创建单个五
点形场，会实现高水平的视频压缩。
[0091] 图14A及图14B示出在本发明的另一实施例中使用的像素块PB_1410及平滑滤波器F_1420。具体来说，像素块PB_1410包括排列成2×2块的四个高分辨率像素为清晰起见，在
左上隅角中开始且向右行进，在顶行中，像素被标示为HRP(s,t)及HRP(s+1,t)。在第二行
中，像素被标示为HRP(s,t+1)及HRP(s+1,t+1)。变量s及t是取决于x及y(即，像素QP(x,y))
的整数，如上所解释。平滑滤波器F_1420包括也排列成2×2块的4个滤波值。在左上隅角中
开始且向右行进，在顶行中，平滑滤波器F_1420中的滤波值被标示为F(0,0)及F(1,0)。在第
二行中，滤波值被标示为F(0,1)及F(1,1)。滤波器F_1420中的所有滤波值均等于1/4。
左上隅角中开始且向右行进，在顶行中，像素被标示为HRP(s,t)及HRP(s+1,t)。在第二行
中，像素被标示为HRP(s,t+1)及HRP(s+1,t+1)。变量s及t是取决于x及y(即，像素QP(x,y))
的整数，如上所解释。平滑滤波器F_1420包括也排列成2×2块的4个滤波值。在左上隅角中
开始且向右行进，在顶行中，平滑滤波器F_1420中的滤波值被标示为F(0,0)及F(1,0)。在第
二行中，滤波值被标示为F(0,1)及F(1,1)。滤波器F_1420中的所有滤波值均等于1/4。
[0092] 图15A及图15B示出在本发明的另一实施例中使用的像素块PB_1510及平滑滤波器F_1520。具体来说，像素块PB_1510包括排列成3×3块的九个高分辨率像素为清晰起见，在
左上隅角中开始且向右行进，在顶行中，像素被标示为HRP(s,t)、HRP(s+1,t)及HRP(s+2,
t)。在第二行中，像素被标示为HRP(s,t+1)、HRP(s+1,t+1)及HRP(s+2,t+1)。在第三行中，像
素被标示为HRP(s,t+2)、HRS(s+1,t+2)及HRP(s+2,t+2)。变量s及t是取决于x及y(即，像素
QP(x,y))的整数，如上所解释。平滑滤波器F_1520包括也排列成3×3块的9个滤波值。在左
上隅角中开始且向右行进，在顶行中，平滑滤波器F_1520中的滤波值被标示为F(0,0)、F(1,
0)、F(2,0)。在第二行中，滤波值被标示为F(0,1)、F(1,1)及F(2,1)。在第三行中，滤波值被
标示为F(0,2)、F(1,2)及F(2,2)。在滤波器F_1520中，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,
1)等于1/3。滤波值F(2,0)、F(2,1)、F(0,2)、F(1,2)及F(2,2)等于‑1/15。{在图15B中也应改
变，除非这是出于示出非单位滤波器的目的}
左上隅角中开始且向右行进，在顶行中，像素被标示为HRP(s,t)、HRP(s+1,t)及HRP(s+2,
t)。在第二行中，像素被标示为HRP(s,t+1)、HRP(s+1,t+1)及HRP(s+2,t+1)。在第三行中，像
素被标示为HRP(s,t+2)、HRS(s+1,t+2)及HRP(s+2,t+2)。变量s及t是取决于x及y(即，像素
QP(x,y))的整数，如上所解释。平滑滤波器F_1520包括也排列成3×3块的9个滤波值。在左
上隅角中开始且向右行进，在顶行中，平滑滤波器F_1520中的滤波值被标示为F(0,0)、F(1,
0)、F(2,0)。在第二行中，滤波值被标示为F(0,1)、F(1,1)及F(2,1)。在第三行中，滤波值被
标示为F(0,2)、F(1,2)及F(2,2)。在滤波器F_1520中，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,
1)等于1/3。滤波值F(2,0)、F(2,1)、F(0,2)、F(1,2)及F(2,2)等于‑1/15。{在图15B中也应改
变，除非这是出于示出非单位滤波器的目的}
[0093] 如以上参照图4A至图4E及图5A至图5E所解释，本发明的光调制底板具有四种由可配置多电极像素形成的排列。本发明的一些实施例可利用所有四种由可配置多电极像素形
成的排列来显示视频流。对于该多个实施例，可以四种不同的方式对高分辨率视频帧进行
子采样，以形成四个不同的五点形视频场。为清晰起见，可从高分辨率视频帧子采样的所述
四个不同的五点形场被称为五点形左上场、五点形右上场、五点形左下场及五点形右下场。
在概念上，高分辨率帧被划分成由4个像素形成的2×2块。五点形左上场的每一像素与像素
块的左上像素相关联；五点形右上场的每一像素与像素块的右上像素相关联；五点形左下
场的每一像素与像素块的左下像素相关联；且五点形右下场的每一像素与像素块的右下像
素相关联。使用四个不同的五点形视频场的五点形视频流将被称为四方五点形视频流。
成的排列来显示视频流。对于该多个实施例，可以四种不同的方式对高分辨率视频帧进行
子采样，以形成四个不同的五点形视频场。为清晰起见，可从高分辨率视频帧子采样的所述
四个不同的五点形场被称为五点形左上场、五点形右上场、五点形左下场及五点形右下场。
在概念上，高分辨率帧被划分成由4个像素形成的2×2块。五点形左上场的每一像素与像素
块的左上像素相关联；五点形右上场的每一像素与像素块的右上像素相关联；五点形左下
场的每一像素与像素块的左下像素相关联；且五点形右下场的每一像素与像素块的右下像
素相关联。使用四个不同的五点形视频场的五点形视频流将被称为四方五点形视频流。
[0094] 图16更精确地例示对四个五点形场的子采样。具体来说，图16示出高分辨率视频帧HRVF_1600的小区段。更具体来说，示出高分辨率视频帧HRVF_1600的左上角中的二十四
个像素。高分辨率视频帧HRVF_1600的像素具有指示像素列位置的x坐标及指示像素行位置
的y坐标。高分辨率视频帧HRVF_1000中的像素被标示为像素HRP(x,y)。其中像素HRP(0,0)
处于高分辨率视频帧HRVF_1000的左上角中。
个像素。高分辨率视频帧HRVF_1600的像素具有指示像素列位置的x坐标及指示像素行位置
的y坐标。高分辨率视频帧HRVF_1000中的像素被标示为像素HRP(x,y)。其中像素HRP(0,0)
处于高分辨率视频帧HRVF_1000的左上角中。
[0095] 五点形左上场QTLF_1700(图17A中示出其一部分)仅具有高分辨率帧HRVF_1600的四分之一数目的像素。五点形左上场的每一像素QTLP(i,j)与高分辨率视频帧HRVF_1600的
像素HRP(2*i,2*j)相关联。在图16中，其中x及y均为偶数的每一像素HRP(x,y)用于形成五
点形左上场且为清晰起见被标示有“TL”。在图17A中，五点形左上场QTLF_1700中的每一像
素QTLP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i,2*j)。因此，如图17A中所示，
像素QTLP(0,0)被设定成等于像素HRP(0,0)；像素QTLP(1,0)被设定成等于像素HRP(2,0)；
像素QTLP(2,0)被设定成等于像素HRP(4,0)；像素QTLP(0,1)被设定成等于像素HRP(0,2)；
像素QTLP(1,1)被设定成等于像素HRP(2,2)；像素QTLP(2,1)被设定成等于像素HRP(4,2)。
像素HRP(2*i,2*j)相关联。在图16中，其中x及y均为偶数的每一像素HRP(x,y)用于形成五
点形左上场且为清晰起见被标示有“TL”。在图17A中，五点形左上场QTLF_1700中的每一像
素QTLP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i,2*j)。因此，如图17A中所示，
像素QTLP(0,0)被设定成等于像素HRP(0,0)；像素QTLP(1,0)被设定成等于像素HRP(2,0)；
像素QTLP(2,0)被设定成等于像素HRP(4,0)；像素QTLP(0,1)被设定成等于像素HRP(0,2)；
像素QTLP(1,1)被设定成等于像素HRP(2,2)；像素QTLP(2,1)被设定成等于像素HRP(4,2)。
[0096] 五点形右上场QTRF_1700(图17B中示出其一部分)仅具有高分辨率帧HRVF_1600的四分之一数目的像素。五点形右上场的每一像素QTRP(i,j)与高分辨率视频帧HRVF_1600的
像素HRP(2*i+1,2*j)相关联。在图16中，其中x为奇数且y为偶数的每一像素HRP(x,y)用于
形成五点形右上场且为清晰起见被标示有“TR”。在图17B中，五点形右上场QTRF_1700中的
每一像素QTRP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i+1,2*j)。因此，如图17B
中所示，像素QTRP(0,0)被设定成等于像素HRP(1,0)；像素QTRP(1,0)被设定成等于像素HRP
(3,0)；像素QTRP(2,0)被设定成等于像素HRP(5,0)；像素QTRP(0,1)被设定成等于像素HRP
(1,2)；像素QTRP(1,1)被设定成等于像素HRP(3,2)；像素QTRP(2,1)被设定成等于像素HRP
(5,2)。
像素HRP(2*i+1,2*j)相关联。在图16中，其中x为奇数且y为偶数的每一像素HRP(x,y)用于
形成五点形右上场且为清晰起见被标示有“TR”。在图17B中，五点形右上场QTRF_1700中的
每一像素QTRP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i+1,2*j)。因此，如图17B
中所示，像素QTRP(0,0)被设定成等于像素HRP(1,0)；像素QTRP(1,0)被设定成等于像素HRP
(3,0)；像素QTRP(2,0)被设定成等于像素HRP(5,0)；像素QTRP(0,1)被设定成等于像素HRP
(1,2)；像素QTRP(1,1)被设定成等于像素HRP(3,2)；像素QTRP(2,1)被设定成等于像素HRP
(5,2)。
[0097] 五点形左下场QBLF_1700(图17C中示出其一部分)仅具有高分辨率帧HRVF_1600的四分之一数目的像素。五点形左下场的每一像素QBLP(i,j)与高分辨率视频帧HRVF_1600的
像素HRP(2*i,2*j+1)相关联。在图16中，其中x为偶数且y为奇数的每一像素HRP(x,y)用于
形成五点形左下场且为清晰起见被标示有“BL”。在图17C中，五点形左下场QBLF_1700中的
每一像素QBLP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i,2*j+1)。因此，如图17C
中所示，像素QBLP(0,0)被设定成等于像素HRP(0,1)；像素QBLP(1,0)被设定成等于像素HRP
(2,1)；像素QBLP(2,0)被设定成等于像素HRP(4,1)；像素QBLP(0,1)被设定成等于像素HRP
(0,3)；像素QBLP(1,1)被设定成等于像素HRP(2,3)；像素QBLP(2,1)被设定成等于像素HRP
(4,3)。
像素HRP(2*i,2*j+1)相关联。在图16中，其中x为偶数且y为奇数的每一像素HRP(x,y)用于
形成五点形左下场且为清晰起见被标示有“BL”。在图17C中，五点形左下场QBLF_1700中的
每一像素QBLP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i,2*j+1)。因此，如图17C
中所示，像素QBLP(0,0)被设定成等于像素HRP(0,1)；像素QBLP(1,0)被设定成等于像素HRP
(2,1)；像素QBLP(2,0)被设定成等于像素HRP(4,1)；像素QBLP(0,1)被设定成等于像素HRP
(0,3)；像素QBLP(1,1)被设定成等于像素HRP(2,3)；像素QBLP(2,1)被设定成等于像素HRP
(4,3)。
[0098] 五点形右下场QBRF_1700(图17D中示出其一部分)仅具有高分辨率帧HRVF_1600的四分之一数目的像素。五点形右下场的每一像素QBRP(i,j)与高分辨率视频帧HRVF_1600的
像素HRP(2*i+1,2*j+1)相关联。在图16中，其中x及y均为奇数的每一像素HRP(x,y)用于形
成五点形右下场且为清晰起见被标示有“BR”。在图17D中，五点形右下场QBRF_1700中的每
一像素QBRP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i+1,2*j+1)。因此，如图17D
中所示，像素QBRP(0,0)被设定成等于像素HRP(1,1)；像素QBRP(1,0)被设定成等于像素HRP
(3,1)；像素QBRP(2,0)被设定成等于像素HRP(5,1)；像素QBRP(0,1)被设定成等于像素HRP
(1,3)；像素QBRP(1,1)被设定成等于像素HRP(3,3)；像素QBRP(2,1)被设定成等于像素HRP
(5,3)。
像素HRP(2*i+1,2*j+1)相关联。在图16中，其中x及y均为奇数的每一像素HRP(x,y)用于形
成五点形右下场且为清晰起见被标示有“BR”。在图17D中，五点形右下场QBRF_1700中的每
一像素QBRP(i,j)等于高分辨率视频帧HRFV_1600的像素HRP(2*i+1,2*j+1)。因此，如图17D
中所示，像素QBRP(0,0)被设定成等于像素HRP(1,1)；像素QBRP(1,0)被设定成等于像素HRP
(3,1)；像素QBRP(2,0)被设定成等于像素HRP(5,1)；像素QBRP(0,1)被设定成等于像素HRP
(1,3)；像素QBRP(1,1)被设定成等于像素HRP(3,3)；像素QBRP(2,1)被设定成等于像素HRP
(5,3)。
[0099] 以上参照五点形偶数场及五点形奇数场所述的滤波技术也可用于提高五点形左上场、五点形右上场、五点形左下场及五点形右下场的图像品质。然而，对于非对称滤波器
(例如滤波器F_1230(图12C)及滤波器F_1520(图15B))，可针对五点形右上场及五点形左下
场将非对称滤波器旋转90度，以改善四方五点形视频流的视频品质。
(例如滤波器F_1230(图12C)及滤波器F_1520(图15B))，可针对五点形右上场及五点形左下
场将非对称滤波器旋转90度，以改善四方五点形视频流的视频品质。
[0100] 图18例示根据本发明一个实施例的一种用以将高分辨率视频流HRVS转换成使用四种类型的五点形视频场(即，左上、右上、左下及右下)的四方五点形视频流QQVS的方法。
具体来说，高分辨率视频流HRVS包含Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_
Y、及HRVF_Z(其中Y及Z是正整数且Y等于Z‑1)。对高分辨率视频流HRVS的每一帧进行子采
样，以创建四个五点形场。具体来说，如图18中所示，对高分辨率视频帧HRVF_0进行子采样
以创建五点形左上场QTLF_0、五点形右上场QTRF_0、五点形右下场QBRF_0及五点形左下场
QBLF_0。对高分辨率视频帧HRVF_1进行子采样以创建五点形左上场QTLF_1、五点形右上场
QTRF_1、五点形右下场QBRF_1及五点形左下场QBLF_1。对高分辨率视频帧HRVF_2进行子采
样以创建五点形左上场QTLF_2、五点形右上场QTRF_2、五点形右下场QBRF_2及五点形左下
场QBLF_2。此过程针对每一视频帧而继续，直至对高分辨率视频帧HRVF_Y及HRVF_Z进行子
采样以分别创建五点形左上场QTLF_Y、五点形右上场QTRF_Y、五点形右下场QBRF_Y及五点
形左下场QBLF_Y、以及五点形左上场QTLF_Z、五点形右上场QTRF_Z、五点形右下场QBRF_Z及
五点形左下场QBLF_Z为止。
具体来说，高分辨率视频流HRVS包含Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_
Y、及HRVF_Z(其中Y及Z是正整数且Y等于Z‑1)。对高分辨率视频流HRVS的每一帧进行子采
样，以创建四个五点形场。具体来说，如图18中所示，对高分辨率视频帧HRVF_0进行子采样
以创建五点形左上场QTLF_0、五点形右上场QTRF_0、五点形右下场QBRF_0及五点形左下场
QBLF_0。对高分辨率视频帧HRVF_1进行子采样以创建五点形左上场QTLF_1、五点形右上场
QTRF_1、五点形右下场QBRF_1及五点形左下场QBLF_1。对高分辨率视频帧HRVF_2进行子采
样以创建五点形左上场QTLF_2、五点形右上场QTRF_2、五点形右下场QBRF_2及五点形左下
场QBLF_2。此过程针对每一视频帧而继续，直至对高分辨率视频帧HRVF_Y及HRVF_Z进行子
采样以分别创建五点形左上场QTLF_Y、五点形右上场QTRF_Y、五点形右下场QBRF_Y及五点
形左下场QBLF_Y、以及五点形左上场QTLF_Z、五点形右上场QTRF_Z、五点形右下场QBRF_Z及
五点形左下场QBLF_Z为止。
[0101] 在四方五点形视频流QQVS内，从高分辨率视频帧HRVF_X创建的每一组五点形场应跟在从高分辨率视频帧HRVF_X‑1创建的一组场之后且位于从高分辨率视频帧HRVF_X+1创
建的一组场之前。因此，举例来说，从高分辨率视频帧HRVF_1创建的一组五点形场(即，五点
形左上场QTLF_1、五点形右上场QTRF_1、五点形右下场QBRF_1及五点形左下场QBLF_1)应跟
在从高分辨率视频帧HRVF_0创建的一组五点形场(即，五点形左上场QTLF_0、五点形右上场
QTRF_0、五点形右下场QBRF_0及五点形左下场QBLF_0)之后。相反地，从高分辨率视频帧
HRVF_1创建的所述一组五点形场(即，五点形左上场QTLF_1、五点形右上场QTRF_1、五点形
右下场QBRF_1及五点形左下场QBLF_1)应位于从高分辨率视频帧HRVF_2创建的一组五点形
场(即，五点形左上场QTLF_2、五点形右上场QTRF_2、五点形右下场QBRF_2及五点形左下场
QBLF_2)之前。
建的一组场之前。因此，举例来说，从高分辨率视频帧HRVF_1创建的一组五点形场(即，五点
形左上场QTLF_1、五点形右上场QTRF_1、五点形右下场QBRF_1及五点形左下场QBLF_1)应跟
在从高分辨率视频帧HRVF_0创建的一组五点形场(即，五点形左上场QTLF_0、五点形右上场
QTRF_0、五点形右下场QBRF_0及五点形左下场QBLF_0)之后。相反地，从高分辨率视频帧
HRVF_1创建的所述一组五点形场(即，五点形左上场QTLF_1、五点形右上场QTRF_1、五点形
右下场QBRF_1及五点形左下场QBLF_1)应位于从高分辨率视频帧HRVF_2创建的一组五点形
场(即，五点形左上场QTLF_2、五点形右上场QTRF_2、五点形右下场QBRF_2及五点形左下场
QBLF_2)之前。
[0102] 每一组中各场的次序可在每一组之间变化或者在每一组中为相同的。一般来说，一组的次序的一致性将有可能改善视频品质。在本发明的特定实施例中，每一组中的次序
是五点形左上场、之后是五点形右上场、之后是五点形右下场、之后是五点形左下场。在本
发明的另一实施例中，每一组中的次序是五点形左上场、之后是五点形右下场、之后是五点
形右上场、之后是五点形左下场。在本发明的又一实施例中，每一组中的次序是五点形右下
场、之后是五点形左上场、之后是五点形左下场、之后是五点形右上场。图18中四方五点形
视频流QQVS的场速率应为高分辨率视频帧HRVF的帧速率的四倍，以维持五点形视频流与高
分辨率视频流之间的一致性。
是五点形左上场、之后是五点形右上场、之后是五点形右下场、之后是五点形左下场。在本
发明的另一实施例中，每一组中的次序是五点形左上场、之后是五点形右下场、之后是五点
形右上场、之后是五点形左下场。在本发明的又一实施例中，每一组中的次序是五点形右下
场、之后是五点形左上场、之后是五点形左下场、之后是五点形右上场。图18中四方五点形
视频流QQVS的场速率应为高分辨率视频帧HRVF的帧速率的四倍，以维持五点形视频流与高
分辨率视频流之间的一致性。
[0103] 尽管图18所示四方五点形视频流QQVS将具有非常高品质的图像，然而四方五点形视频流QQVS的高场速率及大数据大小可能成问题。因此，本发明的一些实施例通过从每一
高分辨率视频帧创建少于四个场而使用减小的场速率以及较小的数据大小，然而，五点形
场的类型将在各帧间不同。
高分辨率视频帧创建少于四个场而使用减小的场速率以及较小的数据大小，然而，五点形
场的类型将在各帧间不同。
[0104] 图19例示根据本发明另一实施例的一种用以将高分辨率视频流HRVS转换成使用四种类型的五点形视频场(即，左上、右上、左下及右下)的四方五点形视频流QQVS的方法。
具体来说，高分辨率视频流HRVS包含Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_
Y及HRVF_Z(其中Y及Z是正整数，且Y等于Z‑1)。对高分辨率视频流HRVS的每一帧进行子采样
以创建两个五点形场。具体来说，如图19中所示，对高分辨率视频帧HRVF_0进行子采样以创
建五点形左上场QTLF_0及五点形右上场QTRF_0。对高分辨率视频帧HRVF_1进行子采样以创
建五点形右下场QBRF_1及五点形左下场QBLF_1。对高分辨率视频帧HRVF_2进行子采样以创
建五点形左上场QTLF_2及五点形右上场QTRF_2。此过程针对每一视频帧而继续，直至对高
分辨率视频帧HRVF_Y及HRVF_Z进行子采样以分别创建五点形左上场QTLF_Y及五点形右上
场QTRF_Y、以及五点形右下场QBRF_Z及五点形左下场QBLF_Z为止。一般来说，对偶数编号高
分辨率视频帧进行子采样以创建五点形左上场及五点形右上场，且对奇数编号高分辨率视
频帧进行子采样以创建五点形右下场及五点形左下场。
具体来说，高分辨率视频流HRVS包含Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_
Y及HRVF_Z(其中Y及Z是正整数，且Y等于Z‑1)。对高分辨率视频流HRVS的每一帧进行子采样
以创建两个五点形场。具体来说，如图19中所示，对高分辨率视频帧HRVF_0进行子采样以创
建五点形左上场QTLF_0及五点形右上场QTRF_0。对高分辨率视频帧HRVF_1进行子采样以创
建五点形右下场QBRF_1及五点形左下场QBLF_1。对高分辨率视频帧HRVF_2进行子采样以创
建五点形左上场QTLF_2及五点形右上场QTRF_2。此过程针对每一视频帧而继续，直至对高
分辨率视频帧HRVF_Y及HRVF_Z进行子采样以分别创建五点形左上场QTLF_Y及五点形右上
场QTRF_Y、以及五点形右下场QBRF_Z及五点形左下场QBLF_Z为止。一般来说，对偶数编号高
分辨率视频帧进行子采样以创建五点形左上场及五点形右上场，且对奇数编号高分辨率视
频帧进行子采样以创建五点形右下场及五点形左下场。
[0105] 图20例示根据本发明另一实施例的一种用以将高分辨率视频流HRVS转换成使用四种类型的五点形视频场(即，左上、右上、左下及右下)的四方五点形视频流QQVS方法。具
体来说，高分辨率视频流HRVS包含Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_Y
及HRVF_Z(其中Y及Z是正整数且Y等于Z‑1)。对高分辨率视频流HRVS的每一帧进行子采样以
创建两个五点形场。具体来说，如图20中所示，对高分辨率视频帧HRVF_0进行子采样以创建
五点形左上场QTLF_0及五点形右下场QBRF_0。对高分辨率视频帧HRVF_1进行子采样以创建
五点形右上场QTRF_1及五点形左下场QBLF_1。对高分辨率视频帧HRVF_2进行子采样以创建
五点形左上场QTLF_2及五点形右下场QBRF_2。此过程针对每一视频帧而继续，直至对高分
辨率视频帧HRVF_Y及HRVF_Z进行子采样以分别创建五点形左上场QTLF_Y及五点形右下场
QBRF_Y以及五点形右上场QTRF_Z及五点形左下场QBLF_Z。一般来说，对偶数编号高分辨率
视频帧进行子采样以创建五点形左上场及五点形右下场，且对奇数编号高分辨率视频帧进
行子采样以创建五点形右上场及五点形左下场。
体来说，高分辨率视频流HRVS包含Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_Y
及HRVF_Z(其中Y及Z是正整数且Y等于Z‑1)。对高分辨率视频流HRVS的每一帧进行子采样以
创建两个五点形场。具体来说，如图20中所示，对高分辨率视频帧HRVF_0进行子采样以创建
五点形左上场QTLF_0及五点形右下场QBRF_0。对高分辨率视频帧HRVF_1进行子采样以创建
五点形右上场QTRF_1及五点形左下场QBLF_1。对高分辨率视频帧HRVF_2进行子采样以创建
五点形左上场QTLF_2及五点形右下场QBRF_2。此过程针对每一视频帧而继续，直至对高分
辨率视频帧HRVF_Y及HRVF_Z进行子采样以分别创建五点形左上场QTLF_Y及五点形右下场
QBRF_Y以及五点形右上场QTRF_Z及五点形左下场QBLF_Z。一般来说，对偶数编号高分辨率
视频帧进行子采样以创建五点形左上场及五点形右下场，且对奇数编号高分辨率视频帧进
行子采样以创建五点形右上场及五点形左下场。
[0106] 如上所解释，在四方五点形视频流QQVS内，从高分辨率视频帧HRVF_X创建的每一组五点形场应跟在从高分辨率视频帧HRVF_X‑1创建的一组场之后且位于从高分辨率视频
帧HRVF_X+1创建的一组场之前。因此，举例来说，从高分辨率视频帧HRVF_1创建的一组五点
形场(即，五点形右下场QBRF_1及五点形左下场QBLF_1)应跟在从高分辨率视频帧HRVF_0创
建的一组五点形场(即，五点形左上场QTLF_0及五点形右上场QTRF_0)之后。相反地，从高分
辨率视频帧HRVF_1创建的所述一组五点形场(即，五点形右下场QBRF_1及五点形左下场
QBLF_1)应位于从高分辨率视频帧HRVF_2创建的一组五点形场(即，五点形左上场QTLF_2及
五点形右上场QTRF_2)之前。
帧HRVF_X+1创建的一组场之前。因此，举例来说，从高分辨率视频帧HRVF_1创建的一组五点
形场(即，五点形右下场QBRF_1及五点形左下场QBLF_1)应跟在从高分辨率视频帧HRVF_0创
建的一组五点形场(即，五点形左上场QTLF_0及五点形右上场QTRF_0)之后。相反地，从高分
辨率视频帧HRVF_1创建的所述一组五点形场(即，五点形右下场QBRF_1及五点形左下场
QBLF_1)应位于从高分辨率视频帧HRVF_2创建的一组五点形场(即，五点形左上场QTLF_2及
五点形右上场QTRF_2)之前。
[0107] 同样，每一组中各场的次序可在每一组之间变化或者在每一组中为相同的。在本发明的特定实施例中，每一偶数编号组中的次序是五点形左上场、之后是五点形右上场，而
每一奇数编号组中的次序是五点形右下场、之后是五点形左下场。图19中的四方五点形视
频流QQVS的场速率应为高分辨率视频帧HRVF的帧速率的两倍，以维持五点形视频流与高分
辨率视频流之间的一致性。图18所示五点形视频流将为图19所示五点形视频流大小的一
半。本发明的其他实施例可以不同方式划分偶数编号组及奇数编号组中五点形场的类型。
举例来说，在本发明的另一实施例中，由五点形场形成的偶数编号组包含五点形左上场及
五点形右下场，而由五点形场形成的奇数编号组包含五点形右上场及五点形左下场。
每一奇数编号组中的次序是五点形右下场、之后是五点形左下场。图19中的四方五点形视
频流QQVS的场速率应为高分辨率视频帧HRVF的帧速率的两倍，以维持五点形视频流与高分
辨率视频流之间的一致性。图18所示五点形视频流将为图19所示五点形视频流大小的一
半。本发明的其他实施例可以不同方式划分偶数编号组及奇数编号组中五点形场的类型。
举例来说，在本发明的另一实施例中，由五点形场形成的偶数编号组包含五点形左上场及
五点形右下场，而由五点形场形成的奇数编号组包含五点形右上场及五点形左下场。
[0108] 在本发明的各种实施例中，已阐述了用于产生五点形视频流的新颖结构及方法。以上所述的本发明结构及方法的各种实施例仅例示本发明的原理，而非旨在将本发明的范
围限制于所述的特定实施例。举例来说，鉴于本发明，所属领域中的技术人员可界定其他五
点形场、平滑滤波器、像素块、可配置多电极像素、光调制单元等等，并使用该多个替代特征
来创建根据本发明原理的方法或系统。
围限制于所述的特定实施例。举例来说，鉴于本发明，所属领域中的技术人员可界定其他五
点形场、平滑滤波器、像素块、可配置多电极像素、光调制单元等等，并使用该多个替代特征
来创建根据本发明原理的方法或系统。