一种开启速率可控的GaN功率管栅驱动电路

摘要

一种开启速率可控的GaN功率管栅驱动电路，包括内部电源产生模块、栅驱动模块、电荷泵模块、外挂电容和限流电阻，栅驱动模块根据外部控制信号控制GaN功率管栅极充放电；外挂电容通过限流电阻后连接栅驱动模块的供电端；内部电源产生模块包括由电荷泵模块控制的功率调整管，在GaN功率管导通前电荷泵模块控制功率调整管断开，使得内部电源产生模块产生的第一供电电源与栅驱动模块供电端的连接断开，仅由外挂电容为栅驱动模块供电，降低GaN功率管的栅极充电速率；在GaN功率管导通并经过设定的延时后电荷泵模块控制功率调整管导通，使得第一供电电源连接至栅驱动模块的供电端，第一供电电源和外挂电容共同为栅驱动模块供电，加快GaN功率管的栅极充电速率。

权利要求

1.一种开启速率可控的GaN功率管栅驱动电路，其特征在于，所述GaN功率管栅驱动电路包括内部电源产生模块、栅驱动模块、电荷泵模块、外挂电容和限流电阻，所述栅驱动模块用于根据外部控制信号产生GaN功率管栅驱动信号控制所述GaN功率管栅极充放电；

所述限流电阻一端连接所述栅驱动模块的供电端，另一端通过所述外挂电容后接地；

所述内部电源产生模块用于产生第一供电电源，所述内部电源产生模块包括由所述电荷泵模块控制的功率调整管，当所述功率调整管导通时所述内部电源产生模块将所述第一供电电源连接至所述栅驱动模块的供电端，由所述第一供电电源和所述外挂电容共同为所述栅驱动模块供电，加快所述GaN功率管的栅极充电速率；当所述功率调整管断开时所述内部电源产生模块将所述第一供电电源与所述栅驱动模块供电端的连接断开，仅由所述外挂电容为所述栅驱动模块供电，降低所述GaN功率管的栅极充电速率；

所述电荷泵模块用于在所述GaN功率管导通前断开所述功率调整管，在所述GaN功率管导通并经过设定的延时后将所述功率调整管导通，其中延时的设定根据所述限流电阻的电阻值决定。

2.根据权利要求1所述的开启速率可控的GaN功率管栅驱动电路，其特征在于，所述栅驱动模块用于将所述外部控制信号与欠压信号相与后获得栅驱动控制信号，其中所述欠压信号用于在所述第一供电电源低于欠压阈值时控制所述GaN功率管断开。

3.根据权利要求2所述的开启速率可控的GaN功率管栅驱动电路，其特征在于，所述电荷泵模块包括短脉冲产生单元、第一级自举反相器单元、第二级自举反相器单元和控制开关管，所述短脉冲产生单元包括第一电容、第二电容、第一电阻、第二电阻和第一NMOS管，第一电容一端连接所述栅驱动控制信号，另一端作为所述短脉冲产生单元的输出端连接第一NMOS管的漏极并通过第一电阻后接地；

第二电阻一端连接所述GaN功率管栅驱动信号，另一端连接第一NMOS管的栅极并通过第二电容后接地；

第一NMOS管的源极接地；

所述第一级自举反相器单元包括第三电阻、第三电容、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，第五NMOS管的栅漏短接并连接第二供电电源，其源极连接第三电阻的一端和第三电容的一端；

第二NMOS管的栅极连接第三NMOS管的栅极和所述短脉冲产生单元的输出端，其漏极连接第四NMOS管的栅极和第三电阻的另一端，其源极连接第三NMOS管的源极并接地；

第四NMOS管的漏极连接所述第二供电电源，其源极连接第三电容的另一端和第三NMOS管的漏极并作为所述第一级自举反相器单元的输出端；

所述第二级自举反相器单元包括第四电阻、第四电容、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，第六NMOS管的栅漏短接并连接所述第二供电电源，其源极连接第七NMOS管的源极、第四电阻的一端和第四电容的一端；

第七NMOS管的栅极连接所述一级自举反相器单元中第四NMOS管的栅极，其漏极连接所述第二供电电源；

第九NMOS管的栅极连接第十NMOS管的栅极和所述第一级自举反相器单元的输出端，其漏极连接第八NMOS管的栅极、所述控制开关管的栅极和第四电阻的另一端，其源极连接第十NMOS管的源极并接地；

第八NMOS管的漏极连接所述控制开关管的源极，其源极连接第四电容的另一端和第十NMOS管的漏极；

所述功率调整管为NMOS管，其漏极连接外部电源，其源极输出所述第一供电电源；所述控制开关管的漏极连接所述功率调整管的栅极，其源极连接所述功率调整管的源极。

4.根据权利要求3所述的开启速率可控的GaN功率管栅驱动电路，其特征在于，所述电荷泵模块由使能信号控制是否工作。

5.根据权利要求3所述的开启速率可控的GaN功率管栅驱动电路，其特征在于，所述第二供电电源由所述内部电源产生模块产生。

6.根据权利要求2‑5任一项所述的开启速率可控的GaN功率管栅驱动电路，其特征在于，所述栅驱动模块包括施密特触发器、与非门、第一反相器、逻辑单元、第一PMOS管和第十一NMOS管，施密特触发器的输入端连接所述外部控制信号，其输出端连接与非门的第一输入端；

与非门的第二输入端连接所述欠压信号，其输出端连接第一反相器的输入端和所述逻辑单元的输入端；

第一反相器的输出端输出所述栅驱动控制信号；

所述逻辑单元将与非门的输出端信号进行处理后用于驱动第一PMOS管和第十一NMOS管的栅极；

第一PMOS管的源极连接所述栅驱动模块的供电端，其漏极连接第十一NMOS管的漏极并输出所述GaN功率管栅驱动信号；

第十一NMOS管的源极接地。

说明书

一种开启速率可控的GaN功率管栅驱动电路

技术领域

[0001] 本发明属于功率器件栅驱动技术领域，涉及一种开启速率可控的GaN功率管栅驱动电路。

背景技术

[0002] 与传统的硅功率器件相比，GaN晶体管由于其较小的寄生电容和较高的电导率，成为设计高频高功率密度的功率转换器的良好方案。但是随着芯片工作频率的不断提升，GaN功率管在高压(600V)条件下进行快速的开关操作会给芯片引入较大的电流变化率di/dt和电压变化率dv/dt，从而带来EMI(Electromaganetic Interference)即电磁干扰的问题，严重影响了汽车或消费电子等相关系统的工作性能。

[0003] 传统驱动芯片通过使用与驱动器输出串联的合适电阻来限制充电电流，但是这不是一种平衡效率的好方法，因为实际使用中并不总是需要小电流来给功率管的栅电容充电。而且这种策略在SiP(System in Package,系统级封装)解决方案中也不是很灵活，因为限流电阻固定在封装内部无法自由调节。如图1所示为传统的采用SiP封装形式的GaN栅驱动芯片示意图，该封装可以将栅驱动电路和GaN功率管封装在同一个管壳内，从而很大程度上减小了栅驱动输出到GaN功率管的走线长度，减小了寄生电感效应，进而加快芯片开启和关断速度，减小开关损耗、振铃和芯片可靠性问题。但是栅驱动输出和GaN功率管栅极之间的限流电阻将固定在封装内部，无法从外部改善功率管栅极充电速度以及优化EMI。另一方面，对于具有分段控制的智能栅极驱动器，由于GaN器件的开启过程非常短(<10ns)，因此栅极驱动器的有限响应速度使其难以及时改变功率管充电电流，需使用具有极高分辨率的高频控制器，从而增加了芯片成本。

[0004] GaN功率管栅驱动的另一种策略是以密勒平台为采样信息进行充电控制，但是捕获实际的密勒平台是比较困难的，因为它与负载电流有关，即需要采样保持电路。

发明内容

[0005] 针对上述GaN功率管快速进行开关切换使得在电路中产生高速的电平和电流变化，导致EMI噪声的问题，以及传统GaN功率管栅驱动方案一采用SiP将栅驱动器和GaN功率管混合封装使得限流电阻固定在封装内部无法自由调节和导致高成本、传统GaN功率管栅驱动方案二难以获取实际密勒平台的不足之处，本发明提出一种开启速率可控的GaN功率管栅驱动电路，采用分段控制功率GaN功率管栅极充电电流，通过控制密勒平台期间GaN功率管栅极充电电流的大小降低GaN功率管的开启速度，从而减小GaN功率管开启过程中漏源电压的变化速度，有效降低了GaN功率管高频开关状态切换时产生的EMI噪声。

[0006] 本发明的技术方案为：

[0007] 一种开启速率可控的GaN功率管栅驱动电路，所述GaN功率管栅驱动电路包括内部电源产生模块、栅驱动模块、电荷泵模块、外挂电容和限流电阻，

[0008] 所述栅驱动模块用于根据外部控制信号产生GaN功率管栅驱动信号控制所述GaN功率管栅极充放电；

[0009] 所述限流电阻一端连接所述栅驱动模块的供电端，另一端通过所述外挂电容后接地；

[0010] 所述内部电源产生模块用于产生第一供电电源，所述内部电源产生模块包括由所述电荷泵模块控制的功率调整管，当所述功率调整管导通时所述内部电源产生模块将所述第一供电电源连接至所述栅驱动模块的供电端，由所述第一供电电源和所述外挂电容共同为所述栅驱动模块供电，加快所述GaN功率管的栅极充电速率；当所述功率调整管断开时所述内部电源产生模块将所述第一供电电源与所述栅驱动模块供电端的连接断开，仅由所述外挂电容为所述栅驱动模块供电，降低所述GaN功率管的栅极充电速率；

[0011] 所述电荷泵模块用于在所述GaN功率管导通前断开所述功率调整管，在所述GaN功率管导通并经过设定的延时后将所述功率调整管导通，其中延时的设定根据所述限流电阻的电阻值决定。

[0012] 具体的，所述栅驱动模块用于将所述外部控制信号与欠压信号相与后获得栅驱动控制信号，其中所述欠压信号用于在所述第一供电电源低于欠压阈值时控制所述GaN功率管断开。

[0013] 具体的，所述电荷泵模块包括短脉冲产生单元、第一级自举反相器单元、第二级自举反相器单元和控制开关管，

[0014] 所述短脉冲产生单元包括第一电容、第二电容、第一电阻、第二电阻和第一NMOS管，

[0015] 第一电容一端连接所述栅驱动控制信号，另一端作为所述短脉冲产生单元的输出端连接第一NMOS管的漏极并通过第一电阻后接地；

[0016] 第二电阻一端连接所述GaN功率管栅驱动信号，另一端连接第一NMOS管的栅极并通过第二电容后接地；

[0017] 第一NMOS管的源极接地；

[0018] 所述第一级自举反相器单元包括第三电阻、第三电容、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，

[0019] 第五NMOS管的栅漏短接并连接第二供电电源，其源极连接第三电阻的一端和第三电容的一端；

[0020] 第二NMOS管的栅极连接第三NMOS管的栅极和所述短脉冲产生单元的输出端，其漏极连接第四NMOS管的栅极和第三电阻的另一端，其源极连接第三NMOS管的源极并接地；

[0021] 第四NMOS管的漏极连接所述第二供电电源，其源极连接第三电容的另一端和第三NMOS管的漏极并作为所述第一级自举反相器单元的输出端；

[0022] 所述第二级自举反相器单元包括第四电阻、第四电容、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，

[0023] 第六NMOS管的栅漏短接并连接所述第二供电电源，其源极连接第七NMOS管的源极、第四电阻的一端和第四电容的一端；

[0024] 第七NMOS管的栅极连接所述一级自举反相器单元中第四NMOS管的栅极，其漏极连接所述第二供电电源；

[0025] 第九NMOS管的栅极连接第十NMOS管的栅极和所述第一级自举反相器单元的输出端，其漏极连接第八NMOS管的栅极、所述控制开关管的栅极和第四电阻的另一端，其源极连接第十NMOS管的源极并接地；

[0026] 第八NMOS管的漏极连接所述控制开关管的源极，其源极连接第四电容的另一端和第十NMOS管的漏极；

[0027] 所述功率调整管为NMOS管，其漏极连接外部电源，其源极输出所述第一供电电源；所述控制开关管的漏极连接所述功率调整管的栅极，其源极连接所述功率调整管的源极。

[0028] 具体的，所述电荷泵模块由使能信号控制是否工作。

[0029] 具体的，所述第二供电电源由所述内部电源产生模块产生。

[0030] 具体的，所述栅驱动模块包括施密特触发器、与非门、第一反相器、逻辑单元、第一PMOS管和第十一NMOS管，

[0031] 施密特触发器的输入端连接所述外部控制信号，其输出端连接与非门的第一输入端；

[0032] 与非门的第二输入端连接所述欠压信号，其输出端连接第一反相器的输入端和所述逻辑单元的输入端；

[0033] 第一反相器的输出端输出所述栅驱动控制信号；

[0034] 所述逻辑单元将与非门的输出端信号进行处理后用于驱动第一PMOS管和第十一NMOS管的栅极；

[0035] 第一PMOS管的源极连接所述栅驱动模块的供电端，其漏极连接第十一NMOS管的漏极并输出所述GaN功率管栅驱动信号；

[0036] 第十一NMOS管的源极接地。

[0037] 本发明的工作原理为：

[0038] 本发明利用电荷泵模块采样栅驱动模块中的控制信号获取GaN功率管的导通情况，当GaN功率管开启之前将内部电源产生模块的功率调整管M1短路，断开了第一供电电源VDD_dri与栅驱动模块供电端的连接，使内部电源产生模块失去为芯片供电的功能，这样GaN功率管开启且密勒平台结束前，GaN功率管只能通过外挂电容COUT给其栅极充电，将外挂电容COUT与栅驱动模块供电端之间加入限流电阻RC，限流电阻RC将控制GaN功率管上电速度。电荷泵模块采样到GaN功率管栅压在达到阈值电压并经过设定的一段时间延时后，内部电源产生模块的功率调整管M1重新接入，输出第一供电电源VDD_dri至栅驱动模块供电端，内部电源产生模块恢复为芯片供电的功能，由第一供电电源VDD_dri和外挂电容COUT共同给GaN功率管栅极充电，加速为GaN功率管充电至最终稳定状态。

[0039] 本发明的有益效果为：本发明提出一种新型分段驱动方式，通过设置RC延时来模拟GaN功率管密勒平台的结束点，密勒平台结束前由外挂电容COUT通过限流电阻RC为GaN功率管栅极充电，限流电阻RC一方面可以限制功率管栅极充电速度，防止大电流对GaN功率管栅极造成很大的应力，提高栅驱动的可靠性，另一方面能够减慢GaN功率管开启速度来减小快速电压和电流的变化；同时本发明在退出密勒平台后以一股大电流给GaN功率管栅极充电以快速完全开启GaN功率管，能够在牺牲一定的开启速度的基础上，有效的降低高压GaN功率管在开启过程中产生的较大的dv/dt和di/dt，从而降低芯片的EMI噪声。

附图说明

[0040] 图1为传统的采用SiP封装形式的GaN栅驱动芯片示意图。

[0041] 图2为本发明提出的一种开启速率可控的GaN功率管栅驱动电路的架构图。

[0042] 图3为本发明提出的一种开启速率可控的GaN功率管栅驱动电路中电荷泵模块在实施例中的一种实现电路图。

[0043] 图4为本发明提出的一种开启速率可控的GaN功率管栅驱动电路在GaN功率管开启过程中dv/dt与限流电阻的关系示意图。

具体实施方式

[0044] 下面结合图示对本发明的具体实施方式与原理详细阐述。

[0045] 本发明提出的一种开启速率可控的GaN功率管栅驱动电路包括内部电源产生模块、栅驱动模块、电荷泵模块、外挂电容Cout和限流电阻RC，其中内部电源产生模块、栅驱动模块和电荷泵模块集成在芯片内，外挂电容Cout和限流电阻RC设置在芯片外，解决了用传统SiP封装将栅驱动器和GaN功率管混合封装使得限流电阻固定在封装内部无法自由调节的问题。

[0046] 内部电源产生模块用于产生为栅驱动模块供电的第一供电电源VDD_dri，第一供电电源VDD_dri受功率调整管M1控制是否连接栅驱动模块的供电端。一些实施例中，其余内部供电电源如为电荷泵模块供电的第二供电电源VDD也可以由内部电源产生模块产生。

[0047] 栅驱动模块用于根据外部控制信号IN产生GaN功率管栅驱动信号VOUT控制GaN功率管栅极充放电，栅驱动模块可以采用现有的栅驱动逻辑进行设计，如图2所示给出了栅驱动模块的一种实现结构，本实施例中结合欠压保护，将欠压信号UVLO和外部控制信号IN经过与非门后连接第一反相器和逻辑单元的输入，逻辑单元将与非门的输出端信号进行处理后用于驱动上拉PMOS管即第一PMOS管MP和下拉NMOS管即第十一NMOS管MN的栅极，第一反相器的输出端输出栅驱动控制信号VC，栅驱动控制信号VC是一方波信号，栅驱动控制信号VC和GaN功率管栅驱动信号VOUT都是表征GaN功率管栅驱动的信号。

[0048] 电荷泵模块采样表征GaN功率管栅驱动的信号来控制内部电源产生模块是否产生第一供电电源VDD_dri为栅驱动模块供电，从而控制GaN功率管的栅极充电速率，在GaN功率管导通前断开功率调整管M1，仅由外挂电Cout容为栅驱动模块供电，通过加入限流电阻RC限制GaN功率管栅极充电电流的大小，使得GaN功率管的栅极充电速率较慢；在GaN功率管导通并经过设定的延时后将功率调整管M1导通，此时可以认为GaN功率管的密勒平台已经结束，由第一供电电源VDD_dri和外挂电容Cout共同为栅驱动模块供电，加快GaN功率管的栅极充电速率。如图2所示还可以添加使能信号En控制电荷泵模块是否工作。

[0049] 下面结合图3所示的电荷泵模块在实施例中的具体结构详细描述本发明的工作过程。

[0050] 如图3所示，电荷泵模块包括短脉冲产生单元、一级自举反相器单元、二级自举反相器单元和控制开关管MC，短脉冲产生单元包括第一电容C3、第二电容C4、第一电阻R7、第二电阻R8和第一NMOS管M7，第一电容C3一端连接栅驱动控制信号VC，另一端作为短脉冲产生单元的输出端连接第一NMOS管M7的漏极并通过第一电阻R7后接地；第二电阻R8一端连接GaN功率管栅驱动信号VOUT，另一端连接第一NMOS管M7的栅极并通过第二电容C4后接地；第一NMOS管M7的源极接地。

[0051] 其中第一电阻R7为初始化电阻，初始状态下将短脉冲产生单元的输出端即A节点拉至地电位，短脉冲产生单元采样栅驱动控制信号VC的上升沿经过第一电容C3的耦合作用将A节点拉高。第二电阻R8和第二电容C4构成RC延时结构，用于设置延时时间；GaN功率管栅驱动信号VOUT达到阈值电压后经过第二电阻R8和第二电容C4构成的RC延时结构将第一NMOS管M7打开，重新将A点拉低，因此短脉冲产生单元产生的短脉冲的上升沿为采样的栅驱动控制信号VC，GaN功率管达到阈值电压且经过RC延时后短脉冲下降沿产生，短脉冲结束后可以认为功率管密勒平台结束。第二电阻R8和第二电容C4构成RC延时结构实质为低通滤波器，用于设定本发明需要的延时，延时时间根据外挂电阻RC取值范围合理确定即可。短脉冲上升沿由于采样栅驱动控制信号VC，因此不需要第一电容C3也可以通过栅驱动控制信号VC将A节点拉高，但如果去除第一电容C3后，GaN功率管开启时第一NMOS管M7打开，会将A节点重新拉低，从而造成栅驱动信号拉低，将功率管错误关断，所以本发明设置了第一电容C3。

[0052] 如图3所示，第一级自举反相器单元包括第三电阻R9、第三电容C5、第二NMOS管M8、第三NMOS管M9、第四NMOS管M10和第五NMOS管M11，第五NMOS管M11的栅漏短接并连接第二供电电源VDD，其源极连接第三电阻R9的一端和第三电容C5的一端；第二NMOS管M8的栅极连接第三NMOS管M9的栅极和短脉冲产生单元的输出端，其漏极连接第四NMOS管M10的栅极和第三电阻R9的另一端，其源极连接第三NMOS管M9的源极并接地；第四NMOS管M10的漏极连接第二供电电源第二供电电源VDD，其源极连接第三电容C5的另一端和第三NMOS管M9的漏极并作为第一级自举反相器单元的输出端。

[0053] 第一级自举反相器单元将A节点产生的短脉冲信号进行整形，第五NMOS管M11为第三电容C5充电，第四NMOS管M10为反相器上管，第三NMOS管M9为反相器下管，第三电阻R9为去耦电阻。当A节点翻高后第二NMOS管M8和第三NMOS管M9打开，将C节点(第二NMOS管M8的漏端)和为第一级自举反相器单元的输出端VCK拉低，B节点(第五NMOS管M11的源端)充电至约VDD‑Vth，Vth为第五NMOS管M11的阈值电压，第四NMOS管M10实现关断，此时反相器的功耗为第三电阻R9产生的功耗，如果去除第三电阻R9和第二NMOS管M8，则第四NMOS管M10将一直保持开启，在A节点翻高时第四NMOS管M10将产生较大的饱和区电流，因此本发明设置第三电阻R9和第二NMOS管M8可以减小反相器的损耗。A节点翻低将第二NMOS管M8和第三NMOS管M9关断，第三电容C5储存的电荷通过第三电阻R9为C节点充电，第四NMOS管M10管打开，第三电容C5充当自举电容的作用将第一级自举反相器单元的输出端VCK拉至第二供电电源VDD电位。

[0054] 如图3所示，第二级自举反相器单元包括第四电阻R10、第四电容C6、第六NMOS管M12、第七NMOS管M13、第八NMOS管M14、第九NMOS管M15和第十NMOS管M16，第六NMOS管M12的栅漏短接并连接第二供电电源VDD，其源极连接第七NMOS管M13的源极、第四电阻R10的一端和第四电容C6的一端；第七NMOS管M13的栅极连接一级自举反相器单元中第四NMOS管M10的栅极，其漏极连接第二供电电源VDD；第九NMOS管M15的栅极连接第十NMOS管M16的栅极和第一级自举反相器单元的输出端，其漏极连接第八NMOS管M14的栅极、控制开关管MC的栅极和第四电阻R10的另一端，其源极连接第十NMOS管M16的源极并接地；第八NMOS管M14的漏极连接控制开关管MC的源极，其源极连接第四电容C6的另一端和第十NMOS管M16的漏极；功率调整管M1为NMOS管，其漏极连接外部电源VCC，其源极输出第一供电电源VDD_dri；控制开关管MC的漏极连接功率调整管M1的栅极，其源极连接功率调整管M1的源极。

[0055] 第二级自举反相器单元中第六NMOS管M12为自举电容即第四电容C6进行初始化上电，第二级自举反相器单元中的第四电容C6、第四电阻R10、第九NMOS管M15、第八NMOS管M14和第十NMOS管M16与第一级自举反相器单元中的第三电容C5、第三电阻R9、第二NMOS管M8、第三NMOS管M9和第四NMOS管M10作用完全相同，第七NMOS管M13栅极由第一级自举反相器单元的C节点进行控制，当第一级自举反相器单元输出为VDD时，第四电容C6进行充电，此时C节点由于第三电容C5的作用被抬升至2VDD‑Vth的电平，从而将第七NMOS管M13压入深线性区，D节点因此可以充电至VDD，减小了第六NMOS管M12管的阈值电压对D节点充电电位的损失，第三电容C5也是自举电容。当第一级自举反相器单元的输出为低时，C节点和VCK翻低，第七NMOS管M13管关断，第四电容C6将D节点电位抬升，把第八NMOS管M14管压入深线性区。MC管为电荷泵控制开关管，其栅极控制信号由电荷泵模块的第二级自举反相器单元提供，控制开关管MC的漏极和源极分别接内部电源产生模块中的功率调整管M1的栅极和源极，第二级自举反相器单元的上拉管即第八NMOS管M14漏极和控制开关管MC源极接同一个电位，原因是当外挂电容COUT为GaN功率管栅极充电时，第一供电电源VDD_dri无法得到足够的电荷补充而发生下掉，如果第八NMOS管M14管接第二供电电源VDD后会将控制开关管MC的栅源电压瞬间拉大，使控制开关管MC产生栅源击穿风险，因此本发明将第八NMOS管M14的漏端接第一供电电源VDD_dri可以钳位控制开关管MC的栅源电压，保证控制开关管MC不被击穿。

[0056] 本实施例中，在GaN功率管开启过程中，电荷泵模块同时采样栅驱动控制信号VC和GaN功率管栅驱动信号VOUT产生短脉冲信号并进一步控制改变控制开关管MC的栅端控制信号，在GaN功率管导通前将控制开关管MC压入深线性区，从而等效于将内部电源产生模块中的功率调整管M1的栅极和源极之间用MOS管的导通电阻连接，阻值很低的导通电阻可以将功率调整管M1失效，此时栅驱动模块的开启信号传输到GaN功率管，GaN功率管栅极充电，但是由于内部电源产生模块已经失效，无法提供第一供电电源VDD_dri为GaN功率管栅极进行充电，因此只能由片外稳压电容即外挂电容Cout进行充电，在内部电源产生模块的输出引脚VDD_dri和外挂电容Cout之间加入限流电阻RC，作用是限制GaN功率管栅极充电电流的大小，进而控制GaN功率管开启时的di/dt和dv/dt，限流电阻RC设置在片外易于调节，可以根据芯片不同的工作要求更换不同的限流电阻RC来对GaN功率管开启时造成较大的dv/dt进行调节，实现优化芯片EMI的目的。

[0057] 在功率管开启过程中，电荷泵模块同时采样GaN功率管栅驱动信号VOUT，GaN功率管栅驱动信号VOUT的电平达到GaN功率管阈值电压后又经过第二电阻R8和第二电容C4构成RC延时结构设定的一段RC延时，可以认为GaN功率管的密勒平台已经结束，此时控制电荷泵模块将开关管MC关断，内部电源产生模块的功率调整管M1恢复充电功能，第一供电电源VDD_dri和外挂电容Cout共同快速为GaN功率管栅极电平充电，完成GaN功率管的上电过程。

[0058] 外挂电阻RC和GaN功率管开启时的dv/dt之间的关系为：

[0059] dVsw/dt≈(VCout‑VGS,Miller)/[(RC+Rdson)·CGD]

[0060] 其中dVsw是GaN功率管漏端dv/dt，Vcout是外挂电容Cout的电压，VGS,Miller是GaN功率管密勒平台电压，RC是外挂限流电阻，Rdson是驱动级上拉PMOS管即第一PMOS管MP的导通电阻，CGD为GaN功率管等效栅漏电容。

[0061] 如图4所示为GaN功率管开启过程中dv/dt与限流电阻的关系示意图，外挂电阻RC从0Ω到10Ω进行转变，GaN功率管开启时dv/dt的调节可以超过5倍，从而能有效的减少功率GaN功率管在硬开关过程中的EMI及开关噪声。

[0062] 本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。