显示面板及显示装置

摘要

本发明实施例提供一种显示面板及显示装置，能够减小相邻第一数据线和第二数据线之间的影响，改善造成显示不良。显示面板包括，衬底；阵列分布的多个像素驱动电路；多条第一数据线，第一数据线与同一列像素驱动电路中偶数行对应的像素驱动电路电连接；多条第二数据线，第二数据线与同一列像素驱动电路中奇数行对应的像素驱动电路电连接；第一数据线和第二数据线具有正对面积，第一数据线和第二数据线的正对面积的部分形成第一寄生电容器；至少一条屏蔽线，屏蔽线与固定电位端电连接，屏蔽线被配置为与相邻的第一数据线和第二数据线中的第一数据线形成第二电容器，和/或，与相邻的第一数据线和第二数据线中的第二数据线形成第三电容器。

权利要求

1.一种显示面板，其特征在于，包括，

衬底；

阵列分布的多个像素驱动电路；

多条第一数据线，所述第一数据线与同一列像素驱动电路中偶数行对应的像素驱动电路电连接；

多条第二数据线，所述第二数据线与同一列像素驱动电路中奇数行对应的像素驱动电路电连接；所述多条第一数据线与所述多条第二数据线间隔设置；相邻的所述第一数据线和所述第二数据线与不同行的亚像素电连接；所述第一数据线和所述第二数据线具有正对面积，所述第一数据线和所述第二数据线的正对面积的部分形成第一寄生电容器；

至少一条屏蔽线，所述至少一条屏蔽线包括：至少一条第一屏蔽线和至少一条第二屏蔽线；所述第一屏蔽线与所述相邻的所述第一数据线和所述第二数据线中的所述第一数据线形成第二电容器，所述第二屏蔽线与所述相邻的所述第一数据线和所述第二数据线中的所述第二数据线形成第三电容器；所述第一屏蔽线和所述第二屏蔽线与对应的固定电位端电连接。

2.根据权利要求1所述的显示面板，其特征在于，所述第二电容器的电容等于所述第三电容器的电容。

3.根据权利要求1所述的显示面板，其特征在于，所述第一屏蔽线在所述衬底上的正投影与所述第一数据线在所述衬底上的正投影至少部分重叠；所述第二屏蔽线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影至少部分重叠。

4.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：与多个像素驱动电路连接的第一电源线和第二电源线；

所述屏蔽线与第一电源线或所述第二电源电连接；

或者所述显示面板还包括初始化信号线，所述屏蔽线与所述初始化信号线电连接。

5.根据权利要求4所述的显示面板，其特征在于，具有显示区和周边区，在所述周边区，所述屏蔽线与第一电源线、第二电源线或初始化信号线通过过孔电连接。

6.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括驱动晶体管，所述驱动晶体管包括栅极，源极、漏极和半导体有源层；

所述显示面板还包括金属遮光图案，所述金属遮光图案在所述衬底上的正投影覆盖所述半导体有源层在所述衬底上的正投影；

所述屏蔽线与所述金属遮光图案同层。

7.根据权利要求3所述的显示面板，其特征在于，所述屏蔽线与相邻的所述第一数据线和所述第二数据线中的所述第一数据线之间的距离范围为 所述屏蔽线与相邻的所述第一数据线和所述第二数据线中的所述第二数据线之间的距离范围为相邻的所述第一数据线和所述第二数据线之间的距离小于等于15μm。

8.一种显示装置，其特征在于，包括如权利要求1‑7任一项所述的显示面板。

说明书

显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

[0002] 随着显示技术的发展，消费者对于高分辨率和高刷新频率的显示 面板有了越来越高的需求。随着显示面板向高分辨率和高刷新频率的 方向发展，每一行亚像素对应的写入数据的时间和补偿阈值电压的时 间减少。为了增加写入数据的时间和补偿阈值电压的时间，对于同一 列亚像素，通过设置第一数据线和奇数行的亚像素电连接，第二数据 线和偶数行的亚像素电连接，这样一来，对于相邻列的亚像素，第一 数据线和第二数据线之间的间距较小，造成相邻的第一数据线和第二 数据线之间的寄生电容增大，当第一数据线写入数据信号时，第二数 据线处于浮置状态，第一数据线上信号的变化时容易对第二数据线上 的信号造成影响，从而照成横向串扰，出现显示不良。

发明内容

[0003] 本发明的实施例提供一种显示面板及显示装置，能够减小相邻第 一数据线和第二数据线之间的影响，改善造成显示不良。

[0004] 为达到上述目的，本发明的实施例采用如下技术方案：

[0005] 一方面，提供一种显示面板，包括衬底、阵列分布的多个像素驱 动电路、多条第一数据线、多条第二数据线和至少一条屏蔽线。

[0006] 多条第一数据线，所述第一数据线与同一列像素驱动电路中偶数 行对应的像素驱动电路电连接。

[0007] 多条第二数据线，所述第二数据线与同一列像素驱动电路中奇数 行对应的像素驱动电路电连接。

[0008] 所述第一数据线和所述第二数据线具有正对面积，所述第一数据 线和所述第二数据线的正对面积的部分形成第一寄生电容器。

[0009] 至少一条屏蔽线，所述屏蔽线与固定电位端电连接，所述屏蔽线 被配置为与所述相邻的第一数据线和第二数据线中的第一数据线形 成第二电容器，和/或，与所述相邻的第一数据线和第二数据线中的 第二数据线形成第三电容器。

[0010] 可选的，所述第二电容器的电容等于所述第三电容器的电容。

[0011] 可选的，在所述屏蔽线与所述第一数据线形成第二电容器的情况 下，所述屏蔽线在所述衬底上的正投影与所述第一数据线在所述衬底 上的正投影至少部分重叠。

[0012] 在所述屏蔽线与所述第二数据线形成的第三电容器的情况下，所 述屏蔽线在所述衬底上的正投影与所述第二数据线在所述衬底上的 正投影至少部分重叠。可选的，所述至少一条屏蔽线包括：至少一条 第一屏蔽线和至少一条第二屏蔽线，所述第一屏蔽线与所述相邻的第 一数据线和第二数据线中的第一数据线形成第二电容器，所述第二屏 蔽线与所述相邻的第一数据线和第二数据线中的第二数据线形成第 三电容器。

[0013] 可选的，所述显示面板还包括：与多个像素驱动电路连接的第一 电源线和第二电源线。

[0014] 所述屏蔽线与第一电源线或所述第二电源电连接。

[0015] 或者所述显示面板还包括初始化信号线，所述屏蔽线与所述初始 化信号线电连接。

[0016] 可选的，具有显示区和周边区，在所述周边区，所述屏蔽线与第 一电源线、第二电源线或初始化信号线通过过孔电连接。

[0017] 可选的，所述像素驱动电路还包括驱动晶体管，所述驱动晶体管 包括栅极，源极、漏极和半导体有源层。

[0018] 所述显示面板还包括金属遮光图案，所述金属遮光图案在所述衬 底上的正投影覆盖所述半导体有源层在所述衬底上的正投影。

[0019] 所述屏蔽线与所述金属遮光图案同层。

[0020] 可选的，所述屏蔽线与相邻的所述第一数据线和第二数据线中的 第一数据线之间的距离范围为 所述屏蔽线与相邻的 所述第一数据线和第二数据线中的第二数据线之间的距离范围为  相邻的所述第一数据线和所述第
二数据线之间的距 离小于等于15μm。

[0021] 再一方面，本发明实施例提供一种显示装置，包括上述显示面板。

附图说明

[0022] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对 实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地， 下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员 来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附 图。

[0023] 图1为本发明实施例提供的一种显示面板的结构示意图；

[0024] 图2为本发明实施例提供的另一种显示面板的结构示意图；

[0025] 图3为本发明实施例提供的图2中B区域的结构示意图；

[0026] 图4A为本发明实施例提供的图3中的E区域对应的一种结构示 意图；

[0027] 图4B为本发明实施例提供的图4A中的第一数据线和第二数据 线对应的等效电路图；

[0028] 图5A为本发明实施例提供的图3中的E区域对应的另一种结构 示意图；

[0029] 图5B为本发明实施例提供的图5A中沿FF’向的结构示意图；

[0030] 图5C为本发明实施例提供的图5A中部分对应的等效电路图；

[0031] 图6A为本发明实施例提供的图3中的E区域对应的再一种结构 示意图；

[0032] 图6B为本发明实施例提供的图6A中沿GG’向的结构示意图；

[0033] 图6C为本发明实施例提供的图6A中部分对应的等效电路图；

[0034] 图7A为本发明实施例提供的图3中的E区域对应的又一种结构 示意图；

[0035] 图7B为本发明实施例提供的图7A中沿HH’向的结构示意图；

[0036] 图7C为本发明实施例提供的图7A中部分对应的等效电路图；

[0037] 图8A为本发明实施例提供的图3中的E区域对应的再一种结构 示意图；

[0038] 图8B为本发明实施例提供的图8A中沿II’向的结构示意图；

[0039] 图9A为本发明实施例提供的图3中的E区域对应的又一种结构 示意图；

[0040] 图9B为本发明实施例提供的图9A中沿JJ’向的结构示意图；

[0041] 图10为本发明实施例提供的显示面板没有设置屏蔽线时第一数 据线和第二数据线上电位的仿真图；

[0042] 图11为本发明实施例提供的显示面板设置屏蔽线时第一数据线 和第二数据线上电位的仿真图。

具体实施方式

[0043] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进 行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没 有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的 范围。

[0044] 本发明实施例提供一种显示面板，如图1和图2所示，该显示面 板具有显示区(active area，简称AA区)和周边区S。

[0045] 其中，周边区S位于AA区至少一侧。

[0046] 示例的，周边区S可以位于AA区一圈设置。

[0047] 显示面板包括多个亚像素P，多个亚像素P位于AA区。该多个 亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像 素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝 色)。

[0048] 其中，图1和图2中以上述多个亚像素P呈n行m列的阵列形 式排列为例进行示意，其中n和m均为正整数。

[0049] 在此基础上，每个亚像素P中均设置一像素驱动电路和发光器 件，该像素驱动电路与其对应的发光器件电连接，像素驱动电路用于 驱动发光器件工作。该发光器件还与第二电源线VSS电连接。

[0050] 示例的，发光器件L可以为微型发光二极管(Micro Light Emitting Diode，Micro LED)或者迷你发光二极管(Mini Light Emitting Diode，Mini LED)或者有机电致发光二极管(Organic Light Emitting Diode，OLED)。

[0051] 在此基础上，如图1所示，显示面板还包括设置于周边区的扫描 驱动器11、源极驱动器12、时序控制器13和多个选通器14。

[0052] 其中，一个选通器14对应一行亚像素。

[0053] 扫描驱动器11与栅线GATE和时序控制器13电连接。

[0054] 可以理解的是，如图1和图2所示，在显示面板有n行亚像素的 情况下，从与第一行亚像素中的像素驱动电路电连接的栅线GATE_(1) 至与第n行亚像素中的像素驱动电路电连接的栅线GATE(n)，均与扫 描驱动器11电连接。

[0055] 源极驱动器12与选通器14和时序控制器13电连接。

[0056] 选通器15还与时序控制器13,、以及与该选通器14对应的同一 列亚像素中的像素驱动电路电连接的两根数据线电连接。

[0057] 可以理解的是，在显示面板有m列亚像素的情况下，选通器14 的个数相应为m个，且每个选通器14分别通过一根数据线总线与源 极驱动器12电连接，该数据总线的个数为m个。例如，如图1和图 2所示，第一列亚像素对应的选通器14通过一根数据总线D(1)与 源极驱动器12电连接，第二列亚像素对应的选通器14通过一根数据 总线D(2)与源极驱动器12电连接，第m列亚像素对应的选通器 14通过一根数据总线D(m)与源极驱动器12电连接。

[0058] 在此情况下，同一列亚像素中的像素驱动电路与第一数据线D1 和第二数据线D2电连接，其中第一数据线D1与偶数行亚像素中的 像素驱动电路电连接，第二数据线D2与奇数行亚像素中的像素驱动 电路电连接。

[0059] 可以理解的是，一列亚像素中，奇数行亚像素中的像素驱动电路 和与这一列亚像素对应的选通器14通过第二数据线D2电连接，偶 数行亚像素中的像素驱动电路和与这一列亚像素对应的选通器14通 过第一数据线D1电连接。示例的，如图1和图2所示，第一列亚像 素中，奇数行亚像素中的像素驱动电路通过第二数据线D2(1)与第 一列亚像素对应的选通器14电连接，偶数行亚像素中的像素驱动电 路通过第一数据线D1(1)与第一列亚像素对应的选通器14电连接； 第二列亚像素中，奇数行亚像素中的像素驱动电路通过第二数据线D2(2)和与第二列亚像素对应的选通器14电连接，偶数行亚像素 中的像素驱动电路通过第一数据线D1(2)和与第二列亚像素对应的 选通器15电连接；第m列亚像素中，奇数行亚像素中的像素驱动电 路通过第二数据线D2(m)和与第m列亚像素对应的选通器15电连 接，偶数行亚像素中的像素驱动电路通过第一数据线D1(m)与第m 列亚像素对应的选通器14电连接。

[0060] 在此基础上，扫描驱动器11用于在来自时序控制器13的信号的 控制下，向栅线GATE逐行输出栅极扫描信号。

[0061] 可以理解的是，在显示面板有n行亚像素的情况下，扫描驱动器 11在来自时序控制器13的信号的控制下，从第一行至第n行 (GATE_1～GATA_n)逐行依次输出栅极扫描信号。

[0062] 源极驱动器12用于在来自时序控制器13的信号的控制下，向选 通器14输出数据信号。

[0063] 选通器14用于在来自时序控制器13的信号的控制下，在不同时 间段，将来自源极驱动器12的数据信号传输至与该选通器15对应的 同一列亚像素中的像素驱动电路电连接的两根数据线中的第一数据 线、以及与该选通器15对应的同一列亚像素中的像素驱动电路电连 接的两根数据线中的第二数据线。

[0064] 可以理解的是，对于第m列亚像素，在奇数行亚像素写入数据 时，选通器15在时序控制器14的控制下，将来自源极驱动器12的 数据信号传输至与该选通器14电连接的第二数据线D2(m)中，使 得与数据线D(m)电连接的奇数行亚像素写入数据；在偶数行亚像 素写入数据时，选通器14在时序控制器13的控制下，将来自源极驱 动器12的数据信号传输至与该选通器电连接的第一数据线D1(m) 中，使得与数据线D(m)电连接的偶数行亚像素写入数据。

[0065] 在本发明的一些实施例中，如图1和图2所示，选通器14包括 第一晶体管S1和第二晶体管S2。第一晶体管S1的栅极与时序控制 器13电连接，第一晶体管S1的第一极与选通器14电连接，第一晶 体管S1的第二极和与该选通器14对应的同一列亚像素中的像素驱动 电路电连接的第一数据线电连接；第二晶体管S2的栅极与时序控制 器13电连接。

[0066] 示例的，对于第m列亚像素，第一晶体管S1的第二极和与偶数 行亚像素电连接的第二数据线D2(m)电连接，第二晶体管S2的第 二极和与奇数行亚像素电连接的第一数据线D1(m)电连接。在奇 数行亚像素写入数据时，在时序控制器13的控制下，第一晶体管S1 打开，第二晶体管S2截止，来自源极驱动器12的数据信号通过第一 晶体管S1传输至与该第一晶体管S1电连接的第二数据线D2(m) 中，使得与第二数据线D2(m)电连接的奇数行亚像素写入数据； 在偶数行亚像素写入数据时，在时序控制器13的控制下，第二晶体 管S2打开，第二晶体管S1截止，来自源极驱动器12的数据信号通 过第二晶体管S2传输至与该第二晶体管S2电连接的第一数据线D1 (m)中，使得与第一数据线D1(m)电连接的偶数行亚像素写入数 据。

[0067] 如图3所示，为图1中B区域中的像素驱动电路的连接示意图。 图3以像素驱动电路为7T1C(即7个开关晶体管，一个存储电容) 进行示例，像素驱动电路包括第一开关晶体管T1、第二开关晶体管 T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、 第六开关晶体管T6、第七开关晶体管T7和存储电容C。其中，第五 开关晶体管T5为驱动晶体管。

[0068] 如图4A所示，为图3中E区域的像素驱动电路对应的版图。第 一开关晶体管T1的栅极212与使能信号线EM电连接，第一极与VDD 电连接以及作为存储电容的第一极Cst1电连接，第二极与第三开关 晶体管T3的第一极232以及第五开关晶体管T5的第一极252电连 接。

[0069] 第二开关晶体管T2的栅极221与使能信号线EM电连接，第一 极222与第四晶体管T4的第二极242b以及第五晶体管T5的第二极 252电连接。

[0070] 第三开关晶体管T3的栅极231与栅线GATA电连接，第二极232 和数据信号线D1电连接。

[0071] 第四开关晶体管T4，第四开关晶体管T4为双栅型晶体管，第四 开关晶体管的栅极241a和241b为栅线GATA，第一极242a与存储 电容C的第二极Cst2电连接。被配置为对第五晶体管T5的阈值电压 进行补偿。

[0072] 第六开关晶体管T6的栅极261与重置信号线RESET电连接， 第一极262与存储电容C的第二极Cst2电连接，第二极与初始化信 号线电连接。第六开关晶体管T6被配置为在重置信号线RESET的控 制下，通过初始化信号线VINT对第五开关晶体管T5的栅极251进 行初始化。

[0073] 存储电容C的第二极Cst2同时作为第五晶体管T5的栅极251， 存储电容C的第一极Cst1通过过孔连接至第一电压线VDD。

[0074] 像素驱动电路用于驱动发光器件L(图5A、图6A和图7A中未 示出)工作。发光器件L的第一极通过过孔与第一电极28电连接， 发光器件L第二极还与第二电源线VSS电连接，且第一电极28通过 过孔与第二开关晶体管T2的第一极电连接。

[0075] 第七开关晶体管T7的栅极271与重置信号线RESET电连接， 第一极272发光器件L的阳极电连接(图未示)，被配置为在重置信 号线RESET的控制下，通过初始化信号线VINT对发光器件L的阳 极进行初始化。

[0076] 可选的，如图4A。图5A、图6A、图7A、图8A和图9A所示， 在一些实施例中，显示面板还包括金属遮光图案30，金属遮光图案 30在衬底10上的投影覆盖第五晶体管T5(驱动晶体管)的半导体有 源层在衬底10上的正投影。

[0077] 在此基础上，相邻的第一数据线D1和第二数据线D2之间平行 设置，第一数据线D1和第二数据线D2具有正对面积，相邻的第一 数据线D1和第二数据线D2的正对面积的部分形成第一寄生电容器 C1，即第一数据线D1和第二数据线D2分别作为第一寄生电容器C1 的两个极板，第一数据线D1和第二数据线D2之间的绝缘层作为第 一寄生电容器的电介质，则第一寄生电容器的电容为

[0078] 其中，εr1为第一数据线D1和第二数据线D2之间的绝缘层的相 对介电常数，S1为沿平行于显示面板且与第一数据线D1和第二数据 线D2交叠的面积，d1为第一数据线D1和第二数据线D2之间的距离， k为静电力常量，π为圆周率。

[0079] 需要说明的是，第一寄生电容器C1为寄生电容，即原本在相邻 的第一数据线D1和第二数据线D2之间没有设计电容，但是由于相 邻的第一数据线D1和第二数据线D2之间存在互容作用，因此在相 邻的第一数据线D1和第二数据线D2产生了寄生电容。

[0080] 如图4B所示，为第一数据线D1和第二数据线D2之间形成第一 寄生电容器C1的等效电路图。

[0081] 在上述基础上，在通过第二数据线D2向奇数行亚像素写完数据 后，第二数据线D2处于浮置状态，但是由于第二数据线D2与显示 面板其他层之间形成寄生电容，该寄生电容继续向奇数行亚像素写入 数据，以增长数据写入的时间，同时通过第一数据线D1向偶数行亚 像素写入数据，即此时第一数据线D1的电位会发生跳变，跳变量为 ΔV，此时由于第一数据线D1和第二数据线D2形成的电容的作用， 第二数据线D2的电位也会受到影响发生跳变，跳变量为。同理，当 向第二数据线D2向奇数行亚像素写数据时，第一数据线D1的电位 也会受到第二数据线D2的影响发生跳变。因此造成横向串扰，出现 显示不良。

[0082] 为了解决上述问题，本发明实施例提供一种显示面板，如图1 和图2所示，包括，阵列分布的多个像素驱动电路、多条第一数据线 D1、多条第二数据线D2和至少一条屏蔽线。

[0083] 第一数据线D1与同一列亚像素中偶数行对应的像素驱动电路电 连接。

[0084] 第二数据线D2与同一列亚像素中奇数行对应的像素驱动电路电 连接。

[0085] 相邻的第一数据线D1和第二数据线D2之间形成第一寄生电容 器C1。

[0086] 至少一条屏蔽线LS与固定电位端电连接，屏蔽线LS与相邻的 第一数据线D1和第二数据线D2中的第一数据线形成第二电容器 C2，或者，屏蔽线LS与相邻的第一数据线D1和第二数据线D2中 的第二数据线D2形成第三电容器C3，或者同一条屏蔽线LS与相邻 的第一数据线D1和第二数据线D2中的第一数据线形成第二电容器 C2且与相邻的第一数据线D1和第二数据线D2中的第二数据线D2 形成第三电容器C3，或者两条屏蔽线LS分别与相邻的第一数据线 D1和第二数据线D2中的第一数据线D1形成第二电容器C2，且与 相邻的第一数据线D1和第二数据线D2中的第二数据线D2形成第三 电容器C3。

[0087] 需要说明的是，固定电位端指电位固定不变的电压端，固定电位 端的电位例如可以为0V，5V或者15V等，只要该电位端的电位在显 示面板工作过程中保持不变即可，对该固定电位端电位的数值不做要 求。

[0088] 如图5C所示，当通过第二数据线D2向奇数行亚像素写完数据 后，通过第一数据线D1向偶数行亚像素写入数据时，第一数据线 D1的电位会发生跳变，即第一寄生电容器C1的第一极的电位发生跳 变，跳变量为ΔV，通过设置屏蔽线LS，并将屏蔽线LS与固定电位 端U电连接，则第一寄生电容器C1、屏蔽线LS与第二数据线D2形 成的第三电容器C3和固定电位端U的等效电路图如图5C所示，此 时第一寄生电容器C1和第三电容器C3串联，第一寄生电容器C1的 第二极板充当第三电容器C3的第一极板，当第一寄生电容器C1的 第一极的电位发生跳变，且跳变量为ΔV时，基于电容的分压原理， 第一寄生电容器C1的第二极板跳变量为[C1/(C1+C3)]ΔV<ΔV，即第 二数据线D2上的电位的跳变量为[C1/(C1+C3)]ΔV，因而可以减小 第二数据线D2的电位受到的影响，从而减小横向串扰，改善显示不 良。

[0089] 如图6C所示，基于电容的分压原理，当通过第一数据线D1向 奇数行亚像素写完数据后，通过第二数据线D2向偶数行亚像素写入 数据时，第二数据线D1的电位会发生跳变，即第一寄生电容器C1 的第二极的电位发生跳变，跳变量为ΔV，通过设置屏蔽线LS，并将 屏蔽线LS与固定电位端U电连接，则第一寄生电容器C1、屏蔽线 LS与第一数据线D1形成的第二电容器C2和固定电位端U的等效电 路图如图6C所示，此时第一寄生电容器C1和第二电容器C2串联， 第一寄生电容器C1的第二极板充当第二电容器C2的第一极板，当 第一寄生电容器C1的第一极的电位发生跳变，且跳变量为ΔV时，基 于电容的分压原理，第一寄生电容器C1的第二极板跳变量为 [C1/(C1+C2)]ΔV<ΔV，即第一数据线D1上的电位的跳变量为 [C1/(C1+C2)]ΔV，因而可以减小第一数据线D1的电位受到的影响， 从而减小横向串扰，改善显示不良。

[0090] 如图7B所示，屏蔽线LS与第一数据线D1和第二数据线D2中 的第一数据线D1形成第二电容器C2，且同一屏蔽线LS与第一数据 线D1和第二数据线D2中的第二数据线D2形成第三电容器C3，即 同一屏蔽线LS与连接不同行亚像素且相邻的一组第一数据线D1和 第二数据线D2对应。或者如图8B所示，与连接不同行亚像素且相 邻的一组第一数据线D1和第二数据线D2对应的屏蔽线LS的数量为 两根。图7B和图8B的等效电路图均如图7C所示，即相当于第二电 容器C2和第三电容器C3分别串联。屏蔽线LS的作用原理如前文所 述，在此不再赘述。在此基础上，可以减小相邻的第一数据线D1和 第二数据线D2之间的影响，减小横向串扰，改善显示不良。

[0091] 可选的，第一寄生电容器第二电容器C2的电容等于第一寄生电 容器第三电容器C3的电容。

[0092] 可选的，多条第一数据线D1与多条第二数据线D2间隔设置， 相邻的第一数据线D1和第二数据线D2与不同行的亚像素电连接。

[0093] 在此基础上，相邻的第一数据线D1和第二数据线D2距离较近， 造成第一寄生电容器C1的电容较大，相邻的第一数据线D1和第二 数据线D2更容易互相影响，通过设置屏蔽线LS，可以减小相邻的第 一数据线D1和第二数据线D2之间的影响，减小横向串扰，改善显 示不良。

[0094] 可选的，在屏蔽线LS与第一数据线D1形成第二电容器C2的情 况下，如图5B、图7B所示，屏蔽线LS在衬底10上的正投影与第 一数据线D1在衬底10上的正投影至少部分重叠，该重叠部分的面 积为S2，则第二电容器的电容为 其中，εr2为第一数据线 D1和屏蔽线LS之间的绝缘层的相对介电常数，d2为第一数据线D1 屏蔽线LS之间的距离，k为静电力常量。

[0095] 在屏蔽线LS与第二数据线D2形成的第三电容器C3的情况下， 如图6B、图7B所示，屏蔽线LS在衬底10上的正投影与第二数据 线D2在衬底10上的正投影至少部分重叠，该重叠部分的面积为S3， 则第三电容器的电容为 其中，εr3为第二数据线D2和屏蔽 线LS之间的绝缘层的相对介电常数，d3为第二数据线D2屏蔽线 LS之间的距离，k为静电力常量。

[0096] 可选的，如图8A和图8B所示，至少一条屏蔽线LS包括：至少 一条第一屏蔽线LS1和至少一条第二屏蔽线LS2，第一屏蔽线LS1 与相邻的第一数据线D1和第二数据线D2中的第一数据线D1形成第 二电容器C2，第二屏蔽线LS2与相邻的第一数据线D1和第二数据 线中的第二数据线D2形成第三电容器C3。

[0097] 基于此，第一屏蔽线LS1和至少一条第二屏蔽线LS2可以连接 不同的固定电位端。

[0098] 可选的，如图5A、图6A、图7A和图8A所示，显示面板还包 括：与多个像素驱动电路连接的第一电源线VDD和第二电源线VSS (图未示)。

[0099] 屏蔽线LS与第一电源线VDD或第二电源VSS电连接。

[0100] 或者显示面板还包括初始化信号线VINT，屏蔽线LS与初始化 信号线VINT电连接。

[0101] 基于此，第一电源线VDD、第二电源电连接VSS或初始化信号 线VINT的电位固定不变，第一电源线VDD、第二电源VSS或初始 化信号线VINT为屏蔽线LS提供恒定信号，即第一电源线VDD、第 二电源VSS或初始化信号线VINT为固定电位端。

[0102] 其中，初始化信号线VINT用于对第五晶体管T5的栅极251以 及发光器件L的阳极的电位进行初始化。

[0103] 可选的，在周边区S，屏蔽线LS与第一电源线VDD、第二电源 线VSS或初始化信号线VINT通过过孔电连接。

[0104] 可选的，如图5A、图5B、图6A、图6B、图7A、图7B、图8A 和图8B所示，像素驱动电路还包括驱动晶体管，即第五开关晶体管 T5，第五开关晶体管T5包括栅极，源极、漏极和半导体有源层。

[0105] 显示面板还包括金属遮光图案30，金属遮光图案30在衬底10 上的正投影覆盖半导体有源层在衬底10上的正投影。

[0106] 屏蔽线LS与金属遮光图案30同层。

[0107] 需要说明的是，同层指的是采用同一成膜工艺形成用于形成特定 图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。 根据特定图形的不同，同一构图工艺可能包括多次曝光、显影或刻蚀 工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续 的，这些特定图形还可能处于不同的高度或者具有不同的厚度。

[0108] 驱动晶体管的性能对像素驱动电路的性能有较大影响，通过设置 金属遮光图案30，可以避免外界入射至像素驱动电路的光线对驱动 晶体管产生的影响，保证驱动晶体管的稳定性。

[0109] 在此基础上，通过设置屏蔽线LS与金属遮光图案30同层，可 以在制作金属遮光图案30的同时制作屏蔽线LS，简化了制作工艺。

[0110] 可选的，如图9A和图9B所示，屏蔽线LS与相邻的第一数据线 D1和第二数据线D2同材料。相邻的第一数据线D1和第二数据线 D2至连接不同行的亚像素，屏蔽线LS位于相邻的第一数据线D1和 第二数据线D2之间，此时屏蔽线LS与第一数据线D1相对的侧面与 第一数据线D1形成第二电容器C2，屏蔽线LS与第二数据线D2相 对的侧面与第二数据线D2形成第二电容器C2。

[0111] 基于此，可以在制作第一数据线D1和第二数据线D2的同时制 作屏蔽线LS，简化了制作工艺。

[0112] 可选的，屏蔽线LS与相邻的第一数据线D1和第二数据线D2 中的第一数据线D1之间的距离范围为 屏蔽线LS 与相邻的所述第一数据线D1和第二数据线D2中的第二数据线D2 之间的距离范围为 相邻的第一数据线D1和第二
数 据线D2之间的距离小于等于15μm。

[0113] 需要说明的是，第一数据线D1和第二数据线D2同层设置，第 一数据线D1和第二数据线D2与屏蔽线LS之间至少要设置层间绝缘 层和第一栅绝缘层，层间绝缘层的厚度至少为 第一栅绝缘 层的厚度至少为 则第一数据线D1和第二数据线D2与屏蔽 线LS之间的距离至少为 当第一数据线D1和第二数据线D2 与屏蔽线LS之间还设置有第二层间绝缘层时，第二层间绝缘层的厚 度至少为 则第一数据线D1和第二数据线D2与屏蔽线LS 之间的距离至少为

[0114] 当相邻的第一数据线D1和第二数据线D2之间的距离大于15 μm时，第一数据线D1与第二数据线D2之间的第一寄生电容较小， 第一数据线D1与第二数据线D2之间产生的影响较小，可以忽略不 计。

[0115] 仿真实验

[0116] 如图10所示，在相邻的第一数据线D1和第二数据线D2的下方 没有设置屏蔽层LS时，当第二数据线D2上的电位发生跳变时，第 一数据线D1上的电位发生跳变，且跳变量较大，从而第一数据线 D1上的电位产生较大影响，造成横向串扰，出现显示不良。

[0117] 如图11所示，在在相邻的第一数据线D1和第二数据线D2的下 方设置屏蔽层LS，且屏蔽层LS与第一数据线D1形成第二电容器 C2时，当第二数据线D2上的电位发生跳变时，第一数据线D1上的 电位发生跳变。但跳变量较小，从而减小对第一数据线D1上的电位 的影响，减小横向串扰，改善显示不良。

[0118] 另一方面，本发明实施例提供一种显示装置，包括上述显示面板。

[0119] 本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步 骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机 可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤； 而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程 序代码的介质。

[0120] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并 不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范 围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。 因此，本发明的保护范围应以所述权利要求的保护范围为准。