一种使能控制电路及电子设备

摘要

本申请公开了一种使能控制电路及电子设备，所述使能控制电路包括：电流源产生模块、第三支路和输出模块，所述电流源产生模块包括第一支路和第二支路，所述第三支路中产生的第三电流与第一支路中产生的第一电流互为镜像，由于所述第一支路与所述第二支路同为正温度系数或同为负温度系数，消除了温度变化对于第一支路、第二支路和第三支路中产生的电流的影响。

权利要求

1.一种使能控制电路，其特征在于，包括：电流源产生模块、第三支路和输出模块；其中，

所述电流源产生模块包括：第一支路和第二支路，所述第一支路的输入端与所述第二支路的输入端电连接，所述第一支路的输入端用于接收工作电源；所述第一支路的输出端与所述第二支路的输出端以及固定电位端电连接，所述固定电位端的电位小于所述工作电源的电位；

所述第一支路用于在所述工作电源的电位超过第一预设阈值时，产生第一电流；

所述第二支路用于在所述工作电源的电位超过第一预设阈值时，产生与所述第一电流互为镜像的第二电流；所述第一支路与所述第二支路同为正温度系数或同为负温度系数；

所述第三支路的第一输入端与所述第一支路的输入端和第二支路的输入端均电连接，用于接收所述工作电源，所述第三支路的第二输入端用于接收输入信号，所述第三支路的输出端与所述输出模块的输入端电连接，所述第三支路的接地端与所述固定电位端电连接；

所述第三支路用于在当所述工作电源的电位超过所述第一预设阈值时，产生与所述第一电流互为镜像的第三电流，和用于在所述输入信号的幅值大于或等于第二预设阈值时将所述第三支路的输出端的电位下拉为所述固定电位端的电位；

所述输出模块，用于在当所述第三支路的输出端的电位下拉为所述固定电位端的电位时，输出使能信号。

2.根据权利要求1所述的使能控制电路，其特征在于，所述第一支路包括第一温度补偿器件；

所述第二支路包括第二温度补偿器件；

所述第一电流和第二电流的幅值由所述第二温度补偿器件两端的压降与所述第一温度补偿器件的控制端与输出端之间的压降的差值决定，所述第一温度补偿器件和所述第二温度补偿器件均为负温度系数器件或均为正温度系数器件。

3.根据权利要求2所述的使能控制电路，其特征在于，所述第三支路包括控制器件；

所述控制器件的控制端作为所述第三支路的第二输入端，所述控制器件的输出端作为所述第三支路的接地端；所述控制器件用于在所述输入信号的幅值大于或等于第二预设阈值时将所述第三支路的输出端的电位下拉为所述固定电位端的电位。

4.根据权利要求3所述的使能控制电路，其特征在于，所述控制器件与所述第一温度补偿器件为相同工艺的器件。

5.根据权利要求3所述的使能控制电路，其特征在于，所述第一支路包括：第一晶体管、第二晶体管、负载单元；其中，

所述第一晶体管的控制端与所述第二温度补偿器件的输入端电连接，所述第一晶体管的输出端与所述负载单元的输入端电连接，所述第一晶体管的输入端与所述第二晶体管的控制端以及所述第二晶体管的输出端电连接，所述第二晶体管的输入端为所述第一支路的输入端；

所述负载单元的输出端与所述固定电位端电连接；

所述第一晶体管为N型耗尽型MOS管，且所述第一晶体管为所述第一温度补偿器件，所述第一温度补偿器件为负温度系数器件；

所述第二晶体管为P型增强型MOS管。

6.根据权利要求5所述的使能控制电路，其特征在于，所述第二支路包括：第四晶体管和第一二极管；其中，

所述第四晶体管的控制端与所述第二晶体管的控制端电连接，所述第四晶体管的输入端与所述第二晶体管的输入端电连接，所述第四晶体管的输出端与所述第一晶体管的控制端以及所述第一二极管的输入端电连接；

所述第一二极管的输出端与所述固定电位端电连接，所述第一二极管作为所述第二温度补偿器件，所述第二温度补偿器件为负温度系数器件；

所述第四晶体管为P型增强型MOS管。

7.根据权利要求5所述的使能控制电路，其特征在于，所述第三支路包括第三晶体管和第五晶体管；其中，

所述第三晶体管的控制端与所述第二晶体管的控制端电连接，所述第三晶体管的输入端与所述第二晶体管的输入端电连接，作为所述第三支路的输入端，所述第三晶体管的输出端与所述第五晶体管的输入端电连接；

所述第五晶体管的控制端用于接收所述输入信号；

所述第五晶体管的输出端与所述固定电位端电连接，所述第五晶体管为所述控制器件；

所述第三晶体管为P型增强型MOS管，所述第五晶体管为N型增强型MOS管。

8.根据权利要求7所述的使能控制电路，其特征在于，所述第一预设阈值为所述第二晶体管的阈值电压；

所述第二预设阈值为所述第五晶体管的阈值电压。

9.根据权利要求7所述的使能控制电路，其特征在于，所述负载单元还包括第一电阻和第二电阻；其中，

所述第二电阻的一端与所述第一晶体管的输出端电连接，另一端与所述第一电阻的第一端连接；

所述第一电阻的另一端与所述固定电位端电连接；

所述第一电阻和第二电阻的连接节点为中间电位端；

所述第五晶体管的衬底与所述中间电位端电连接，以使所述中间电位端的输出信号为所述第五晶体管提供衬底偏置电位。

10.根据权利要求1所述的使能控制电路，其特征在于，所述固定电位端为零电位端。

11.根据权利要求1所述的使能控制电路，其特征在于，所述输出模块为反相器。

12.一种电子设备，其特征在于，包括如权利要求1‑11任一项所述的使能控制电路。

说明书

一种使能控制电路及电子设备

技术领域

[0001] 本申请涉及电路设计技术领域，更具体地说，涉及一种使能控制电路及电子设备。

背景技术

[0002] 在半导体技术领域中，芯片的使能信号端是控制芯片工作或关闭的输入端口，例如当芯片的使能信号端接收到高电平时，芯片开始工作，当芯片的使能信号端接收到低电
平时，芯片停止工作。

[0003] 而为芯片的使能信号端提供使能信号的电路称之为使能控制电路，使能控制电路接收工作电源和输入信号，在当输入信号达到设定值之前，使能控制电路不输出有效的使
能信号(例如输出低电平)，在当输入信号达到设定值之后，使能控制电路输出有效地使能
信号(例如输出高电平)，通常情况下把这个设定值称之为翻转电平(或转折电平)。

[0004] 但发明人在实际使用过程中发现，由于温度、器件工艺角等的影响，使得使能控制电路的翻转电平会随着温度的变化而波动，导致现有技术中的部分使能控制电路并不能适
用于对于翻转电平的精度要求较高的电路(例如欠压保护电路)。

发明内容

[0005] 为解决上述技术问题，本申请提供了一种使能控制电路和电子设备，以实现提高使能控制电路的翻转电平的精度的目的，降低温度对翻转电平的影响。

[0006] 为实现上述技术目的，本申请实施例提供了如下技术方案：

[0007] 一种使能控制电路，包括：电流源产生模块、第三支路和输出模块；其中，

[0008] 所述电流源产生模块包括：第一支路和第二支路，所述第一支路的输入端与所述第二支路的输入端电连接，所述第一支路的输入端用于接收工作电源；所述第一支路的输
出端与所述第二支路的输出端以及固定电位端电连接，所述固定电位端的电位小于所述工
作电源的电位；

[0009] 所述第一支路用于在所述工作电源的电位超过第一预设阈值时，产生第一电流；

[0010] 所述第二支路用于在所述工作电源的电位超过第一预设阈值时，产生与所述第一电流互为镜像的第二电流；所述第一支路与所述第二支路同为正温度系数或同为负温度系
数；

[0011] 所述第三支路的第一输入端与所述第一支路的输入端和第二支路的输入端均电连接，用于接收所述工作电源，所述第三支路的第二输入端用于接收输入信号，所述第三支
路的输出端与所述输出模块的输入端电连接，所述第三支路的接地端与所述固定电位端电
连接；

[0012] 所述第三支路用于在当所述工作电源的电位超过所述第一预设阈值时，产生与所述第一电流互为镜像的第三电流，和用于在所述输入信号的幅值大于或等于第二预设阈值
时将所述第三支路的输出端的电位下拉为所述固定电位端的电位；

[0013] 所述输出模块，用于在当所述第三支路的输出端的电位下拉为所述固定电位端的电位时，输出使能信号。

[0014] 可选的，所述第一支路包括第一温度补偿器件；

[0015] 所述第二支路包括第二温度补偿器件；

[0016] 所述第一电流和第二电流的幅值由所述第二温度补偿器件两端的压降与所述第一温度补偿器件的控制端与输出端之间的压降的差值决定，所述第一温度补偿器件和所述
第二温度补偿器件均为负温度系数器件或均为正温度系数器件；

[0017] 可选的，所述第三支路包括控制器件；

[0018] 所述控制器件的控制端作为所述第三支路的第二输入端，所述控制器件的输出端作为所述第三支路的接地端；所述控制器件用于在所述输入信号的幅值大于或等于第二预
设阈值时将所述第三支路的输出端的电位下拉为所述固定电位端的电位。

[0019] 可选的，所述控制器件与所述第一温度补偿器件为相同工艺的器件。

[0020] 可选的，所述第一支路包括：第一晶体管、第二晶体管、负载单元；其中，

[0021] 所述第一晶体管的控制端与所述第二温度补偿器件的输入端电连接，所述第一晶体管的输出端与所述负载单元的输入端电连接，所述第一晶体管的输入端与所述第二晶体
管的控制端以及所述第二晶体管的输出端电连接，所述第二晶体管的输入端为所述第一支
路的输入端；

[0022] 所述负载单元的输出端与所述固定电位端电连接；

[0023] 所述第一晶体管为N型耗尽型MOS管，且所述第一晶体管为所述第一温度补偿器件，所述第一温度补偿器件为负温度系数器件；

[0024] 所述第二晶体管为P型增强型MOS管。

[0025] 可选的，所述第二支路包括：第四晶体管和第一二极管；其中，

[0026] 所述第四晶体管的控制端与所述第二晶体管的控制端电连接，所述第四晶体管的输入端与所述第二晶体管的输入端电连接，所述第四晶体管的输出端与所述第一晶体管的
控制端以及所述第一二极管的输入端电连接；

[0027] 所述第一二极管的输出端与所述固定电位端电连接，所述第一二极管作为所述第二温度补偿器件，所述第二温度补偿器件为负温度系数器件；

[0028] 所述第四晶体管为P型增强型MOS管。

[0029] 可选的，所述第三支路包括第三晶体管和第五晶体管；其中，

[0030] 所述第三晶体管的控制端与所述第二晶体管的控制端电连接，所述第三晶体管的输入端与所述第二晶体管的输入端电连接，作为所述第三支路的输入端，所述第三晶体管
的输出端与所述第五晶体管的输入端电连接；

[0031] 所述第五晶体管的控制端用于接收所述输入信号；

[0032] 所述第五晶体管的输出端与所述固定电位端电连接；

[0033] 所述第三晶体管为P型增强型MOS管，所述第五晶体管为N型增强型MOS管。

[0034] 可选的，所述第一预设阈值为所述第二晶体管的阈值电压；

[0035] 所述第二预设阈值为所述第五晶体管的阈值电压。

[0036] 可选的，所述负载单元包括第一电阻和第二电阻；其中，

[0037] 所述第二电阻的一端与所述第一晶体管的输出端电连接，另一端与所述第一电阻的第一端连接；

[0038] 所述第一电阻的另一端与所述固定电位端电连接；

[0039] 所述第一电阻和第二电阻的连接节点为所述中间电位端；

[0040] 所述第五晶体管的衬底与所述中间电位端电连接，以使所述中间电位端的输出信号为所述第五晶体管提供衬底偏置电位。

[0041] 可选的，所述固定电位端为零电位端。

[0042] 可选的，所述输出模块为反相器。

[0043] 一种电子设备，包括如上述任一项所述的使能控制电路。

[0044] 从上述技术方案可以看出，本申请实施例提供了一种使能控制电路和电子设备，其中，所述使能控制电路包括：电流源产生模块、第三支路和输出模块，所述电流源产生模
块包括第一支路和第二支路，所述第三支路中产生的第三电流与第一支路中产生的第一电
流互为镜像，由于所述第一支路与所述第二支路同为正温度系数或同为负温度系数，消除
了温度变化对于第一支路、第二支路和第三支路中产生的电流的影响。

附图说明

[0045] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据
提供的附图获得其他的附图。

[0046] 图1为现有技术中的一种使能控制电路的结构示意图；

[0047] 图2为现有技术中的另一种使能控制电路的结构示意图；

[0048] 图3为本申请的一个实施例提供的一种使能控制电路的结构示意图；

[0049] 图4为本申请的另一个实施例提供的一种使能控制电路的结构示意图。

具体实施方式

[0050] 正如背景技术中所述，现有技术中的使能控制电路的翻转电平会受到工作电源、温度、器件工艺角的影响而在一定范围内波动，这种波动对于某些高精度应用场景是无法
忍受的。

[0051] 因此，对于一些对于翻转电平的精度要求较高的电路(例如欠压保护电路)，现有技术中多采用如图1所示的电路结构，该电路结构由带隙基准电路BG、比较器Comp以及两个
电阻R构成的分压电路构成，该电路结构的翻转电平的精度高，但是其功耗也很高，这使得
其难以应用于功耗有要求的应用场景中。

[0052] 参考图2，图2为现有技术中提供的另一种使能控制电路结构，该电路结构包括反相器和第一晶体管至第十一晶体管(在图2中分别以M1‑M11表示)，具体连接关系参考图2，
图2中的VDD表示工作电源，EN表示输入信号，Vout表示使能控制电路的输出信号。

[0053] 图2所示的电路结构可以使得电路的翻转电平波动范围较小，但是这种电路结构的翻转电平的具体值仍然会受到器件工艺角及温度变化的影响，使得其翻转电平的精度仍
然较低。

[0054] 有鉴于此，本申请实施例提供了一种使能控制电路，包括：电流源产生模块、第三支路和输出模块；其中，

[0055] 所述电流源产生模块包括：第一支路和第二支路，所述第一支路的输入端与所述第二支路的输入端电连接，所述第一支路的输入端用于接收工作电源；所述第一支路的输
出端与所述第二支路的输出端以及固定电位端电连接，所述固定电位端的电位小于所述工
作电源的电位；

[0056] 所述第一支路用于在所述工作电源的电位超过第一预设阈值时，产生第一电流；

[0057] 所述第二支路用于在所述工作电源的电位超过第一预设阈值时，产生与所述第一电流互为镜像的第二电流；所述第一支路与所述第二支路同为正温度系数或同为负温度系
数；

[0058] 所述第三支路的第一输入端与所述第一支路的输入端和第二支路的输入端均电连接，用于接收所述工作电源，所述第三支路的第二输入端用于接收输入信号，所述第三支
路的输出端与所述输出模块的输入端电连接，所述第三支路的接地端与所述固定电位端电
连接；

[0059] 所述第三支路用于在当所述工作电源的电位超过所述第一预设阈值时，产生与所述第一电流互为镜像的第三电流，和用于在所述输入信号的幅值大于或等于第二预设阈值
时将所述第三支路的输出端的电位下拉为所述固定电位端的电位；

[0060] 所述输出模块，用于在当所述第三支路的输出端的电位下拉为所述固定电位端的电位时，输出使能信号。

[0061] 所述使能控制电路包括：电流源产生模块、第三支路和输出模块，所述电流源产生模块包括第一支路和第二支路，所述第三支路中产生的第三电流与第一支路中产生的第一
电流互为镜像，由于所述第一支路与所述第二支路同为正温度系数或同为负温度系数，消
除了温度变化对于第一支路、第二支路和第三支路中产生的电流的影响。

[0062] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本申请保护的范围。

[0063] 本申请实施例提供了一种使能控制电路，如图3所示，包括：电流源产生模块100、第三支路200和输出模块300；其中，

[0064] 所述电流源产生模块100包括：第一支路110和第二支路120，所述第一支路110的输入端IN1与所述第二支路120的输入端IN2电连接，所述第一支路110的输入端IN1用于接
收工作电源VDD；所述第一支路110的输出端OUT1与所述第二支路120的输出端OUT2以及固
定电位端例如GND电连接，所述固定电位端GND的电位小于所述工作电源VDD的电位；

[0065] 所述第一支路110用于在所述工作电源VDD的电位超过第一预设阈值时，产生第一电流I1；

[0066] 所述第二支路120用于在所述工作电源VDD的电位超过第一预设阈值时，产生与所述第一电流I1互为镜像的第二电流I2；所述第一支路110与所述第二支路120同为正温度系
数或同为负温度系数；

[0067] 所述第三支路200的第一输入端与所述第一支路110的输入端和第二支路120的输入端均电连接，用于接收所述工作电源VDD，所述第三支路200的第二输入端用于接收输入
信号EN，所述第三支路200的输出端与所述输出模块300的输入端电连接，所述第三支路200
的接地端与所述固定电位端电连接；

[0068] 所述第三支路200用于在当所述工作电源VDD的电位超过所述第一预设阈值时，产生与所述第一电流I1互为镜像的第三电流I3，和用于在所述输入信号EN的幅值大于或等于
第二预设阈值时将所述第三支路200的输出端的电位下拉为所述固定电位端的电位；

[0069] 所述输出模块300，用于在当所述第三支路200的输出端的电位下拉为所述固定电位端的电位时，输出使能信号。

[0070] 图3中，VO表示所述使能控制电路的输出端，所述输入信号EN用于控制所述第三支路200的状态，具体地，在当所述输入信号EN达到或超过第二预设阈值时，所述第三支路200
将输出端的电位下拉为所述固定电位端的电位，此时所述输出模块300的输入端的电位等
于所述固定电位端的电位，此时使能控制电路输出有效的使能信号。

[0071] 在本实施例中，由于所述第一支路110与所述第二支路120同为正温度系数或同为负温度系数，消除了温度变化对于第一支路110、第二支路120和第三支路200中产生的电流
的影响。

[0072] 为了实现所述第一支路110和所述第二支路120同为正温度系数或同为负温度系数，所述第一支路110包括第一温度补偿器件；

[0073] 所述第二支路120包括第二温度补偿器件。

[0074] 所述第一电流I1和第二电流I2的幅值由所述第二温度补偿器件两端的压降与所述第一温度补偿器件的控制端与输出端之间的压降的差值决定，所述第一温度补偿器件和
所述第二温度补偿器件均为负温度系数器件或均为正温度系数器件。

[0075] 在本实施例中，由于所述第一温度补偿器件和第二温度补偿器件均为负温度系数器件或均为正温度系数器件，使得所述第一支路110和所述第二支路120同为正温度系数或
同为负温度系数。

[0076] 且由于所述第一电流I1的幅值由所述第二温度补偿器件两端的压降与所述第一温度补偿器件的控制端与输出端之间的压降的差值决定，与工作电源VDD无关，消除了工作
电源VDD对于第一支路110、第二支路120和第三支路200中产生的电流的影响。

[0077] 另外，在本申请的一个实施例中，所述第三支路包括控制器件，所述控制器件的控制端作为所述第三支路200的第二输入端，所述控制器件的输出端作为所述第三支路200的
接地端GND；所述控制器件用于在所述输入信号的幅值大于或等于第二预设阈值时将所述
第三支路200的输出端的电位下拉为所述固定电位端的电位，所述控制器件与所述第一温
度补偿器件为相同工艺的器件。

[0078] 这样所述第三支路中的控制器件在当所述输入信号幅值大于或等于第二预设阈值时将所述第三支路的输出端的电位下拉，以使所述使能控制电路的输出模块输出使能信
号，由于所述第三支路中负责下拉所述第三支路的输出端电位的控制器件与所述第一温度
补偿器件的工艺相同，消除了器件工艺角对于翻转电平(即所述第二预设阈值)的影响。

[0079] 在本实施例中，所述固定电位端的电位小于所述工作电源VDD的电位是指所述固定电位端的电位小于任意时刻的所述工作电源VDD的电位，那么可选的，所述固定电位端可
以为零电位端或负电位端，只要保证所述固定电位端的电位小于所述工作电源VDD的电位
即可。

[0080] 所述第一支路110产生的第一电流由所述第一温度补偿器件和所述第二温度补偿器件决定，具体地，所述第一支路110产生的第一电流的幅值由所述第二温度补偿器件两端
的压降与所述第一温度补偿器件的控制端与输出端之间的压降的差值决定，而由于所述第
一温度补偿器件和第二温度补偿器件均为负温度系数器件或均为正温度系数器件，即所述
第一温度补偿器件的控制端与输出端之间的压降与所述第二温度补偿器件两端的压降随
温度的变化趋势相同，可以消除或降低由于温度变化而导致的第一电流的波动；

[0081] 而由于所述第二电流和第三电流均为所述第一电流的镜像，因此也可以消除或降低由于温度变化而导致的第二电流和第三电流的波动；

[0082] 仍然参考图3，在当所述输入信号EN的幅值达到所述第二预设阈值之前，所述控制器件未将所述第三支路200的输出端的电位下拉为所述固定电位端的电位，此时所述第三
支路200的输出端的电位与所述工作电源VDD的电位相同，所述输出模块300在接收到与所
述工作电源VDD的电位相同的高电平时，不输出有效的使能信号，在当所述输入信号EN的幅
值达到或超过所述第二预设阈值时，所述控制器件将所述第三支路200的输出端的电位下
拉为所述固定电位端的电位，此时所述输出模块300的输入端的电位为所述固定电位端的
电位，此时输出有效的使能信号，那么相应的，所述第二预设阈值即为所述使能控制电路的
翻转电平。

[0083] 由于用于下拉所述第三支路200的输出端电位的控制器件与所述第一温度补偿器件的工艺相同，消除或降低了器件工艺角对于所述使能控制电路的翻转电平的影响。

[0084] 下面对本申请实施例提供的使能控制电路的各个支路或模块的可行结构进行描述。

[0085] 在上述实施例的基础上，在本申请的一个实施例中，仍然参考图3，所述第一支路包括：第一晶体管M1、第二晶体管M2、负载单元111；其中，

[0086] 所述第一晶体管M1的控制端与所述第二温度补偿器件的输入端电连接，所述第一晶体管M1的输出端与所述负载单元111的输入端电连接，所述第一晶体管M1的输入端与所
述第二晶体管M2的控制端以及所述第二晶体管M2的输出端电连接，所述第二晶体管M2的输
入端为所述第一支路的输入端；

[0087] 所述负载单元111的输出端与所述固定电位端电连接；

[0088] 所述第一晶体管M1为N型耗尽型MOS管，且所述第一晶体管M1为所述第一温度补偿器件，所述第一温度补偿器件为负温度系数器件；

[0089] 所述第二晶体管M2为P型增强型MOS管。

[0090] 所述第二支路包括：第四晶体管M4和第一二极管D1；其中，

[0091] 所述第四晶体管M4的控制端与所述第二晶体管M2的控制端电连接，所述第四晶体管M4的输入端与所述第二晶体管M2的输入端电连接，所述第四晶体管M4的输出端与所述第
一晶体管M1的控制端以及所述第一二极管D1的输入端电连接；

[0092] 所述第一二极管D1的输出端与所述固定电位端电连接，所述第一二极管D1作为所述第二温度补偿器件，所述第二温度补偿器件为负温度系数器件；

[0093] 所述第四晶体管M4为P型增强型MOS管。

[0094] 所述第三支路包括第三晶体管M3和第五晶体管M5；其中，

[0095] 所述第三晶体管M3的控制端与所述第二晶体管M2的控制端电连接，所述第三晶体管M3的输入端与所述第二晶体管M2的输入端电连接，作为所述第三支路的输入端，所述第
三晶体管M3的输出端与所述第五晶体管M5的输入端电连接；

[0096] 所述第五晶体管M5的控制端用于接收所述输入信号；

[0097] 所述第五晶体管M5的输出端与所述固定电位端电连接，所述第五晶体管M5为所述控制器件；

[0098] 所述第三晶体管M3为P型增强型MOS管，所述第五晶体管M5为N型增强型MOS管。

[0099] 在图3中，所述第一晶体管M1和第五晶体管M5的控制端为栅极，输入端为漏极，输出端为源极；所述第二晶体管M2、第三晶体管M3和第四晶体管M4的控制端为栅极，输入端为
源极，输出端为漏极。

[0100] 在本实施例中，所述第一支路和第二支路共同构成了电流源产生模块，在电路开始上电时，图3中的V1节点的电压为0，由于第一晶体管M1为N型耗尽型MOS管，其阈值电压小
于0，因此第一晶体管M1处于导通状态，随着上电过程的进行，工作电源的电压逐渐增大，当
工作电压的电压大于第二晶体管M2的阈值电压时，由于第二晶体管M2的栅源电压的幅值等
于所述工作电压的电压幅值，因此此时所述第二晶体管M2所在支路(即所述第一支路)导
通，由于第二支路的第四晶体管M4和所述第三支路的第三晶体管M3为所述第二晶体管M2的
镜像，因此第二支路和第三支路导通，整个电路开始正常工作，通过上述描述可知，图3所示
的电路可以自启动，且所述第一预设阈值即为所述第二晶体管M2的阈值电压。

[0101] 当第二晶体管M2和第三晶体管M3的宽长比为1时，所述第一电流、第二电流和第三电流由以下对数方程决定：

[0102]

[0103] 其中，I为所述第一电流、第二电流和第三电流，k为玻尔兹曼常数，T为绝对温度，I0为第一二极管D1的反向漏电流，gm1为第一晶体管M1的跨导。上述方程很难求解，经过近似
计算流程第二晶体管M2的电流可以表示为：

[0104]

[0105] 其中，Vbe为第一二极管D1两端的压降，VGS1为第一晶体管M1的栅源电压，R1+R2表示所述负载单元111的总电阻。

[0106] 由于第一二极管D1两端的压降和第一晶体管M1的栅源电压均为负温度系数，则第一二极管D1两端的压降和第一晶体管M1的栅源电压随温度变化趋势相同，因此可以使得第
一电流得到温度补偿，降低或消除第一电流随温度的变化。

[0107] 由于第二电流和第三电流为所述第一电流的镜像，基于同样的理由，可以降低或消除第二电流和第三电流随温度的变化。

[0108] 在图3所示的电路结构中，第一晶体管M1、第二晶体管M2和第四晶体管M4构成了一个正反馈回路，忽略沟道长度调制效应，则环路增益为：

[0109]

[0110] 其中，VT为所述第一晶体管M1的阈值电压，gm4为所述第四晶体管M4的跨导，gm2为所述第二晶体管M2的跨导，I表示所述第一电流、第二电流或第三电流。

[0111] 为降低功耗，负载单元111的总电阻取值较大，因此环路增益小于1。

[0112] 考虑到电流源产生模块的第一温度补偿器件为N型器件，则为了减小工艺角对于翻转电平的影响，因此所述第五晶体管M5也采用N型器件，从而使得第五晶体管M5的参数与
第一晶体管M1的参数随工艺角的变化趋势相同，进而消除或降低工艺角对于翻转电平的影
响。

[0113] 当所述第五晶体管M5接收的输入信号大于或等于所述第二预设阈值时，所述第五晶体管M5的栅源电压满足导通要求，第五晶体管M5导通，从而所述第三支路的输出端的电
位下拉为所述固定电位端的电位，使得输出模块开始输出有效的使能信号，通过上述描述
可知，所述第二预设阈值为所述第五晶体管M5的阈值电压。

[0114] 假设第二晶体管M2和第三晶体管M3的宽长比为1，则有：

[0115]

[0116] 则相应的，翻转电平(即所述第二预设阈值)为：

[0117]

[0118] 其中，Vtn为所述第四晶体管M4的阈值电压，μn为电子迁移率，W和L分别为第四晶体管M4的宽和长，Cox为单位面积的栅电容。

[0119] 可选的，所述输出模块可以为反相器，以使所述第三支路的输出端的电位在下拉为固定电位端的电位之前，所述反相器的输入为高电平(即工作电源电位)，经过反相后输
出低电平(即非有效的使能信号)，当所述第三支路的输出端下拉为固定电位端的电位后，
所述反相器的输入为低电平(即所述固定电位端的电位)，经过反相后输出高电平(即有效
的使能信号)。

[0120] 在上述实施例的基础上，在本申请的另一个实施例中，如图4所示，所述负载单元111还包括中间电位端；

[0121] 所述第五晶体管M5的衬底与所述中间电位端电连接，以使所述中间电位端的输出信号为所述第五晶体管M5提供衬底偏置电位。

[0122] 其中，仍然参考图4，所述负载单元111包括第一电阻R1和第二电阻R2；其中，

[0123] 所述第二电阻R2的一端与所述第一晶体管M1的输出端电连接，另一端与所述第一电阻R1的第一端连接；

[0124] 所述第一电阻R1的另一端与所述固定电位端电连接；

[0125] 所述第一电阻R1和第二电阻R2的连接节点为所述中间电位端。

[0126] 所述中间电位端用于给所述第五晶体管M5提供衬底偏置电位，以使所述第五晶体管M5中存在衬底偏置效应，避免出现第五晶体管M5的场感应结以及源极‑衬底结正偏的现
象，避免由于该现象导致的第五晶体管M5失效的情况出现。

[0127] 相似的，在图4中，所述第一晶体管M1和第五晶体管M5的控制端为栅极，输入端为漏极，输出端为源极；所述第二晶体管M2、第三晶体管M3和第四晶体管M4的控制端为栅极，
输入端为源极，输出端为漏极。

[0128] 相应的，在当所述负载单元111由第一电阻R1和第二电阻R2构成时，公式(1)‑(5)中的R1即为所述第一电阻R1的阻值，R2即为所述第二电阻R2的阻值。

[0129] 相应的，本申请实施例还提供了一种电子设备，包括如上述任一实施例所述的使能控制电路。

[0130] 综上所述，本申请实施例提供了一种使能控制电路及电子设备，其中，所述使能控制电路包括：电流源产生模块、第三支路和输出模块，所述电流源产生模块包括第一支路和
第二支路，所述第三支路中产生的第三电流与第一支路中产生的第一电流互为镜像，由于
所述第一支路中产生的电流的幅值由所述第二温度补偿器件两端的压降与所述第一温度
补偿器件的控制端与输出端之间的压降的差值决定，且所述第一温度补偿器件和所述第二
温度补偿器件均为负温度系数器件或均为正温度系数器件，消除了温度变化对于第一支
路、第二支路和第三支路中产生的电流的影响，且由于所述第一电流的幅值与工作电源无
关，消除了工作电源对于第一支路、第二支路和第三支路中产生的电流的影响；

[0131] 另外，所述第三支路中的控制器件在当所述输入信号幅值大于或等于第二预设阈值时将所述第三支路的输出端的电位下拉，以使所述使能控制电路的输出模块输出使能信
号，由于所述第三支路中负责下拉所述第三支路的输出端电位的控制器件与所述第一温度
补偿器件的工艺相同，消除了器件工艺角对于翻转电平(即所述第二预设阈值)的影响。

[0132] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

[0133] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的
一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请
将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一
致的最宽的范围。