本发明公开了一种基于过渡金属硫族化合物(TMDCs)横向PIN同质结的光电二极管及制备方法。通过局域化表面掺杂技术，在本征或轻掺杂的TMDCs薄膜中引入P型重掺杂区与N型重掺杂区，上述两种重掺杂区与未经过局域化表面掺杂处理的本征或轻掺杂I区横向排布，构成横向PIN三明治结构，其中P型重掺杂区与N型重掺杂区各自被金属电极覆盖。P型重掺杂区、本征或轻掺杂I区与N型重掺杂区之间载流子浓度梯度引发载流子扩散，最终热平衡状态下本征或轻掺杂I区完全耗尽，内建电场基本落在I区。入射光照射下，I区TMDCs吸收入射光子产生电子‑空穴对，并在I区内建电场左右下分离、漂移，产生电压或电流在电路中输出，实现光电探测。
1.一种基于过渡金属硫族化合物横向PIN同质结的光电二极管，其特征在于，过渡金属硫族化合物TMDCs薄膜按掺杂类型和浓度分为P型重掺杂区、N型重掺杂区与本征或轻掺杂I区三种区域，这三种区域横向排布，构成横向PIN三明治结构，并且其中的所述P型重掺杂区与所述N型重掺杂区还各自被金属电极所覆盖；利用P型重掺杂区、本征或轻掺杂I区与N型重掺杂区之间载流子浓度梯度引发载流子扩散，最终热平衡状态下在本征或轻掺杂I区内形成空间电荷区，产生内建电场，从而能够在入射光照射下，I区TMDCs吸收入射光子产生电子‑空穴对，并在I区内建电场作用下分离、漂移，产生电压或电流在电路中输出，实现光电
探测；其中，所述本征或轻掺杂I区的掺杂浓度不高于10 cm ，所述P型重掺杂区与所述N型
并且，所述N型重掺杂区与所述P型重掺杂区被严格限定在金属电极接触区域，不参与光吸收，使该光电二极管以沟道区域的本征或轻掺杂TMDCs，作为唯一光敏探测区域，从而能够有效抑制相对于漂移过程来说较慢的光生载流子扩散过程。
2.如权利要求1所述的光电二极管，其特征在于，所述光电二极管为单个器件或者周期性阵列结构。
3.如权利要求1所述的光电二极管，其特征在于，所述N型重掺杂区、所述P型重掺杂区与对应金属电极之间分别为N型欧姆接触、P型欧姆接触。
4.如权利要求1所述的光电二极管，其特征在于，热平衡状态下沟道区域的本征或轻掺杂TMDCs完全耗尽。
5.制备如权利要求1－4任意一项所述的光电二极管的制备方法，其特征在于，包括以下步骤：
(1)提供绝缘衬底，该绝缘衬底上具有本征或轻掺杂的TMDCs薄膜；
(2)采用光刻工艺将所述本征或轻掺杂的TMDCs薄膜进行图形化处理，形成暴露部分TMDCs薄膜的窗口；
(3)以光刻胶为掩模在窗口区域TMDCs表面形成N型界面层，实现局域N型掺杂；
(4)以光刻胶为掩模沉积金属，在窗口区域形成N型接触电极；
(5)采用光刻工艺再次对所述形成N型接触电极的TMDCs薄膜进行图形化处理，形成暴露部分TMDCs薄膜的另一窗口，两次光刻曝光窗口之间的TMDCs用于作为导电沟道；
(6)以光刻胶为掩模在二次光刻窗口区域TMDCs表面形成P型界面层，实现局域P型掺杂；
(7)以光刻胶为掩模沉积金属，在二次光刻窗口区域形成P型接触电极；
(8)在所述形成N型与P型接触电极的图形结构TMDCs薄膜表面形成钝化层，使所述钝化层覆盖所述本征或轻掺杂导电沟道表面。
6.如权利要求5所述制备方法，其特征在于，所述步骤(1)中，所述绝缘衬底是无机绝缘材料玻璃、石英、陶瓷以及蓝宝石中的任意一种或者它们组成的复合结构，或者是有机柔性衬底或者为含有绝缘层的半导体衬底；
其中，所述含有绝缘层的半导体衬底其半导体材料具体为元素半导体Si、Ge，以及化合物半导体GaAs、InP中的其中一种或者它们中的两者及两者以上组成的合金中的任意一种；
该半导体衬底中含有的所述绝缘层为SiO2、Al2O3、HfO2中的任意一种或者是它们中的两者及两者以上组成的化合物或叠层中的任一种；
所述步骤(1)中，所述TMDCs薄膜层具体是直接生长或者转移至所述绝缘衬底上的；
所述步骤(1)中，所述TMDCs薄膜层为MoS2、MoSe2、WS2、WSe2中的其中一种或者它们组成的三元及三元以上化合物晶体中的任一种，该TMDCs薄膜层数为2‑30个分子层；
所述步骤(1)中，所述TMDCs为本征或轻掺杂，轻掺杂的浓度10 ‑10 cm ；
所述步骤(3)中，所述N型界面层是高电子掺杂浓度的TMDCs，或者是高掺杂浓度的其他
导电性材料，掺杂浓度10 ‑10 cm ，能够作为电子传输层；
所述步骤(3)中，所述N型界面层费米能级位置低于TMDCs的导带并且两者之间能量之差的绝对值在室温下不大于0.078eV，或者N型界面层费米能级位置不低于TMDCs的导带，以促进电子从N型界面层转移至TMDCs，实现对TMDCs局域电子掺杂；
所述步骤(3)中，所述N型界面层是通过物理沉积或者化学沉积形成，或者是采用等离子体工艺等表面处理方法使窗口区域TMDCs发生物理或者化学变化而形成，N型界面层厚度为1‑5nm；
所述步骤(4)中，所述N型接触电极材料为Ni、Ti、Cr、Al、Ag、Mo、W中的其中一种或者它们的合金或叠层中的任一种，所述电极层的厚度为5‑200nm；
所述步骤(6)中，所述P型界面层是高空穴掺杂浓度的TMDCs，或者是高掺杂浓度的其他
导电性材料，掺杂浓度10 ‑10 cm ，能够作为空穴传输层；
所述步骤(6)中，所述P型界面层费米能级位置高于TMDCs的价带并且两者之间能量之差的绝对值在室温下不大于0.078eV，或者P型界面层费米能级位置不高于TMDCs的价带，以促进电子从TMDCs转移至P型界面层，实现对TMDCs局域空穴掺杂；
所述步骤(6)中，所述P型界面层是通过物理沉积或者化学沉积形成，或者是采用等离子体工艺等表面处理方法使窗口区域TMDCs发生物理或者化学变化而形成，P型界面层厚度为1‑5nm；
所述步骤(7)中，所述P型接触电极材料为Au、Pd、Pt、Co中的其中一种或者它们的合金或叠层中的任一种，所述电极层的厚度为5‑200nm；
所述步骤(8)中，所述钝化层采用无机绝缘材料或者有机绝缘材料；该钝化层采用物理气相沉积、化学气相沉积或旋涂方法制备。
7.如权利要求6所述制备方法，其特征在于，所述步骤(1)中，所述TMDCs薄膜层是采用化学气相沉积方法直接在所述绝缘衬底表面生长形成的。
8.如权利要求6所述制备方法，其特征在于，所述步骤(8)中，所述无机绝缘材料优选为SiO2、Al2O3或HfO2。
9.如权利要求8所述制备方法，其特征在于，所述步骤(8)中，所述钝化层具体为采用原子层沉积工艺沉积得到的厚度为20‑2000nm的Al2O3钝化层。
一种基于TMDCs横向PIN同质结的光电二极管及制备方法
技术领域
[0001] 本发明属于光电探测技术领域，更具体地，涉及一种基于过渡金属硫族化合物(TMDCs)横向PIN同质结的光电二极管及制备方法。
背景技术
[0002] 过渡金属硫族化合物(TMDCs)是一类典型的二维层状材料，最常见半导体性TMDCs是以第VIB族过渡金属Mo、W与S、Se组成的MoS2、MoSe2、WS2和WSe2。研究表明基于TMDCs的光
电探测器具有不少优势之处，如非常高的响应度和比探测率。但另一方面，现阶段TMDCs光
电器件的性能还存在诸多尚待提高的地方，其中最主要的就是响应速度慢，以致于带宽低。
大多数研究报道的响应时间在毫秒(ms)到秒(s)量级，严重限制了TMDCs基光电探测器的应
用。
[0003] 光电探测器主要有电阻型(photoconductor)、场效应晶体管型(photo‑field effect transistor)与二极管型(photodiode)三种器件结构。二极管型具有高响应速度、
高线性响应、低噪声、低功耗等固有优势，因而在光电探测器中占据主流市场地位。光伏模
式下二极管型光电探测器总的响应时间主要由三个时间分量共同决定，这三个时间分量分
别是RC时间常数、载流子漂移时间、载流子扩散时间。上述时间分量均与半导体吸收层的材
料特性及器件结构息息相关。二维TMDCs是一种不同传统体材料的层状晶体，其层间与面内
的物理性能存在显著差异。材料特性的根本性差异必然导致TMDCs光电二极管的设计将有
别于传统体材料。因此，结合TMDCs二维层状材料的特性，设计合理的器件结构，抑制RC时间
常数与载流子扩散时间对TMDCs光电二极管响应速度的影响，使载流子漂移过程成为限制
探测响应速度的唯一主要因素，从而大幅提升TMDCs基光电探测器带宽。
发明内容
[0004] 针对现有技术的缺点或改进需求，综合考虑限制TMDCs基光电探测器带宽的因素，结合TMDCs不同于传统Si等体材料的二维层状晶体的特性，本发明创新性的提出了一种基
于TMDCs横向PIN同质结的光电二极管及制备方法。在沉积金属电极前，以光刻胶为掩模在
金属电极接触区域TMDCs表面形成高载流子浓度的导电性界面层，以该界面层为掺杂物，凭
借该掺杂物与TMDCs间功函数差异产生的表面电荷转移，实现对TMDCs的高浓度局域化掺
杂。通过该局域化掺杂技术，在TMDCs薄膜中形成P型重掺杂区与N型重掺杂区，而在两者中
间的TMDCs导电沟道未经过上述局域化掺杂处理，保留其本征或轻掺杂状态，从而构成横向
PIN三明治结构。P型重掺杂区、本征或轻掺杂I区与N型重掺杂区之间载流子浓度梯度引发
载流子扩散，最终热平衡状态下本征或轻掺杂I区形成空间电荷区，产生内建电场。入射光
照射下，I区TMDCs吸收入射光子产生电子‑空穴对，并在I区内建电场左右下分离、漂移，产
生电压或电流在电路中输出，实现光电探测。
[0005] 为实现上述目的，按照本发明的一个方面，本发明提供了一种基于过渡金属硫族化合物横向PIN同质结的光电二极管，其特征在于，过渡金属硫族化合物TMDCs薄膜按掺杂
类型和浓度分为P型重掺杂区、N型重掺杂区与本征或轻掺杂I区三种区域，这三种区域横向
排布，构成横向PIN三明治结构，并且其中的所述P型重掺杂区与所述N型重掺杂区还各自被
金属电极所覆盖；利用P型重掺杂区、本征或轻掺杂I区与N型重掺杂区之间载流子浓度梯度
引发载流子扩散，最终热平衡状态下在本征或轻掺杂I区内形成空间电荷区，产生内建电
场，从而能够在入射光照射下，I区TMDCs吸收入射光子产生电子‑空穴对，并在I区内建电场
作用下分离、漂移，产生电压或电流在电路中输出，实现光电探测；其中，所述本征或轻掺杂
17 ‑3
I区的掺杂浓度不高于10 cm ，所述P型重掺杂区与所述N型重掺杂区的掺杂浓度均不低于
19 ‑3
10 cm 。
[0006] 作为本发明的进一步优选，所述光电二极管为单个器件或者周期性阵列结构。
[0007] 作为本发明的进一步优选，所述N型重掺杂区与所述P型重掺杂区被严格限定在金属电极接触区域，不参与光吸收，使该光电二极管以沟道区域的本征或轻掺杂TMDCs，作为
唯一光敏探测区域，从而能够有效抑制相对于漂移过程来说较慢的光生载流子扩散过程。
[0008] 作为本发明的进一步优选，所述N型重掺杂区、所述P型重掺杂区与对应金属电极之间分别为N型欧姆接触、P型欧姆接触。
[0009] 作为本发明的进一步优选，热平衡状态下沟道区域的本征或轻掺杂TMDCs完全耗尽。
[0010] 按照本发明的另一方面，本发明提供了制备上述基于TMDCs横向PIN同质结的光电二极管的制备方法，其特征在于，包括以下步骤：
[0011] (1)提供绝缘衬底，该绝缘衬底上具有本征或轻掺杂的TMDCs薄膜；
[0012] (2)采用光刻工艺将所述本征或轻掺杂的TMDCs薄膜进行图形化处理，形成暴露部分TMDCs薄膜的窗口；
[0013] (3)以光刻胶为掩模在窗口区域TMDCs表面形成N型界面层，实现局域N型掺杂；
[0014] (4)以光刻胶为掩模沉积金属，在窗口区域形成N型接触电极；
[0015] (5)采用光刻工艺再次对所述形成N型接触电极的TMDCs薄膜进行图形化处理，形成暴露部分TMDCs薄膜的另一窗口，两次光刻曝光窗口之间的TMDCs用于作为导电沟道；
[0016] (6)以光刻胶为掩模在二次光刻窗口区域TMDCs表面形成P型界面层，实现局域P型掺杂；
[0017] (7)以光刻胶为掩模沉积金属，在二次光刻窗口区域形成P型接触电极；
[0018] (8)在所述形成N型与P型接触电极的图形结构TMDCs薄膜表面形成钝化层，使所述钝化层覆盖所述本征或轻掺杂导电沟道表面。
[0019] 作为本发明的进一步优选，所述步骤(1)中，所述绝缘衬底是无机绝缘材料玻璃、石英、陶瓷以及蓝宝石中的任意一种或者它们组成的复合结构，或者是有机柔性衬底或者
为含有绝缘层的半导体衬底；
[0020] 其中，所述含有绝缘层的半导体衬底其半导体材料具体为元素半导体Si、Ge，以及化合物半导体GaAs、InP中的其中一种或者它们中的两者及两者以上组成的合金中的任意
一种；该半导体衬底中含有的所述绝缘层为SiO2、Al2O3、HfO2中的任意一种或者是它们中的
两者及两者以上组成的化合物或叠层中的任一种；
[0021] 所述步骤(1)中，所述TMDCs薄膜层具体是直接生长或者转移至所述绝缘衬底上的；优选的，所述TMDCs薄膜层是采用化学气相沉积方法直接在所述绝缘衬底表面生长形成
的；
[0022] 所述步骤(1)中，所述TMDCs薄膜层为MoS2、MoSe2、WS2、WSe2中的其中一种或者它们组成的三元及三元以上化合物晶体中的任一种，该TMDCs薄膜层数为2‑30个分子层；
[0023] 所述步骤(1)中，所述TMDCs为本征或轻掺杂，轻掺杂的浓度1013‑1017cm‑3；
[0024] 所述步骤(3)中，所述N型界面层是高电子掺杂浓度的TMDCs，或者是高掺杂浓度的19 21 ‑3
其他导电性材料，掺杂浓度10 ‑10 cm ，能够作为电子传输层；
[0025] 所述步骤(3)中，所述N型界面层费米能级位置低于TMDCs的导带并且两者之间能量之差的绝对值在室温下不大于0.078eV，或者N型界面层费米能级位置不低于TMDCs的导
带，以促进电子从N型界面层转移至TMDCs，实现对TMDCs局域电子掺杂；
[0026] 所述步骤(3)中，所述N型界面层是通过物理沉积或者化学沉积形成，或者是采用等离子体工艺等表面处理方法使窗口区域TMDCs发生物理或者化学变化而形成，N型界面层
厚度为1‑5nm；
[0027] 所述步骤(4)中，所述N型接触电极材料为Ni、Ti、Cr、Al、Ag、Mo、W中的其中一种或者它们的合金或叠层中的任一种，所述电极层的厚度为5‑200nm；
[0028] 所述步骤(6)中，所述P型界面层是高空穴掺杂浓度的TMDCs，或者是高掺杂浓度的19 21 ‑3
其他导电性材料，掺杂浓度10 ‑10 cm ，能够作为空穴传输层；
[0029] 所述步骤(6)中，所述P型界面层费米能级位置高于TMDCs的价带并且两者之间能量之差的绝对值在室温下不大于0.078eV，或者P型界面层费米能级位置不高于TMDCs的价
带，以促进电子从TMDCs转移至P型界面层，实现对TMDCs局域空穴掺杂；
[0030] 所述步骤(6)中，所述P型界面层是通过物理沉积或者化学沉积形成，或者是采用等离子体工艺等表面处理方法使窗口区域TMDCs发生物理或者化学变化而形成，P型界面层
厚度为1‑5nm；
[0031] 所述步骤(7)中，所述P型接触电极材料为Au、Pd、Pt、Co中的其中一种或者它们的合金或叠层中的任一种，所述电极层的厚度为5‑200nm；
[0032] 所述步骤(8)中，所述钝化层采用无机绝缘材料或者有机绝缘材料，其中所述无机绝缘材料优选为SiO2、Al2O3或HfO2；该钝化层采用物理气相沉积、化学气相沉积或旋涂方法
制备；优选的，所述钝化层具体为采用原子层沉积工艺沉积得到的厚度为20‑2000nm的Al2O3
钝化层。
[0033] 与现有TMDCs基PN同质结光电二极管相比，本发明在N型重掺区域和P型重掺区域中间增加本征或轻掺杂区域，空间电荷区集中于本征或轻掺的I区域。光伏模式下光生载流
子在空间电荷区的漂移过程是光电二极管响应时间的主要限制因素，不同于现有TMDCs基
PN同质结光电二极管，为了排除较慢的光生载流子扩散过程，该TMDCs横向PIN同质结光电
二极管将本征或轻掺的I区域作为唯一的光敏区域。概括讲，该TMDCs横向PIN同质结光电二
极管具有如下优点：1)将掺杂限定在接触区域，在形成欧姆接触的同时不影响沟道光吸收；
2)掺杂区域不参与光吸收，从而有效抑制较慢的光生载流子扩散过程；3)结电容极小，导致
RC时间常数极小；4)利用TMDCs高层内迁移率，减小载流子漂移时间。基于上述特点，该横向
PIN同质结光电二极管在光伏模式下的响应时间仅由光生载流子漂移过程决定，在不牺牲
响应度的前提下能大幅提升现在TMDCs基光电探测器带宽。与此同时，该光电二极管制备工
艺兼容主流半导体平面工艺，易于实现周期性面阵列结构TMDCs基光电探测器。
[0034] 与常规垂直结构的PIN结构(即，PIN三层垂直堆叠)不同，针对TMDCs有别于Si等体材料的特殊层状结构，本发明通过采用PIN横向结构(即水平结构，PIN三者水平排布)，首次
实现了TMDCs的PIN水平结构。本发明尤其通过控制基于TMDCs横向PIN同质结的细节结构，
使热平衡状态下沟道区域的本征轻掺杂TMDCs完全耗尽；通过使I区全部耗尽作为唯一的光
敏区域，能够有效利用光生载流子更快的层内漂移提升探测器响应速度。本发明还通过对
与金属电极接触区域TMDCs的N型与P型重掺杂，有效降低了TMDCs与金属电极接触势垒，分
别形成了N型与P型欧姆接触。
附图说明
[0035] 图1为本发明提供的一种基于TMDCs横向PIN同质结的光电二极管平面结构示意图。
[0036] 图2为本发明提供的一种基于TMDCs横向PIN同质结的光电二极管剖面结构示意图。
[0037] 图3为本发明提供的一种基于TMDCs横向PIN同质结的光电二极管周期性阵列平面结构示意图。
[0038] 图中各附图标记的含义如下：
[0039] 101‑1 半导体晶圆片
[0040] 101‑2 绝缘层
[0041] 201‑1 本征或轻掺杂TMDCs区域
[0042] 201‑2 N型重掺杂TMDCs区域
[0043] 201‑3 P型重掺杂TMDCs区域
[0044] 301‑1 N型界面层
[0045] 301‑2 P型界面层
[0046] 401‑1 N型接触电极
[0047] 401‑2 P型接触电极
[0048] 501 钝化层
具体实施方式
[0049] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并
不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要
彼此之间未构成冲突就可以相互组合。
[0050] 图1与图2本发明提供的一种基于TMDCs横向PIN同质结的光电二极管的平面与剖面结构示意图。图3所示为本发明提供的一种基于TMDCs横向PIN同质结的光电二极管周期
性阵列平面结构示意图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发
明的基本构想，图示中仅显示与本发明中有关的组件而非按照实际实施的组件数目、形状
及尺寸绘制，其实际实施时各组件的型态、数量及比例皆可改变，且组件的布局型态也可能
更为复杂。
[0051] 如图1与图2所示，本实施方式的基于TMDCs横向PIN同质结的光电二极管至少包括：绝缘衬底，其中包含半导体晶圆片101‑1，以及绝缘层101‑2；TMDCs薄膜层，其中包括本
征或轻掺杂TMDCs区域201‑1，N型重掺杂TMDCs区域201‑2，P型重掺杂TMDCs区域201‑3；界面
层，其中包括N型界面层301‑1与P型界面层301‑2；金属电极层，其中包括N型接触电极401‑1
与P型接触电极401‑2；钝化层501。
[0052] 本实施方式的一种基于TMDCs横向PIN同质结的光电二极管制备方法至少包括：
[0053] 步骤S1，提供绝缘衬底，所述绝缘衬底上具有TMDCs薄膜层，具体为：
[0054] 将TMDCs薄膜层直接生长或者转移至所述绝缘衬上，例如采用化学气相沉积、原子层沉积等方法直接在绝缘衬底表面形成二维TMDCs薄膜；
[0055] 所述绝缘衬底可以为无机绝缘材料玻璃、石英、陶瓷以及蓝宝石中的任意一种或者它们组成的复合结构；
[0056] 可选地，所述绝缘衬底也可以为有机柔性衬底；
[0057] 可选地，所述绝缘衬底也可以为表面设置有绝缘层101‑2的半导体晶圆片101‑1；
[0058] 所述半导体晶圆片101‑1具体例如可以为元素半导体Si、Ge，以及化合物半导体GaAs、InP中的其中一种或者它们中的两者及两者以上组成的合金中的任意一种；
[0059] 所述绝缘层101‑2可以为SiO2、Al2O3、HfO2中的任意一种或者是它们中的两者及两者以上组成的化合物或叠层中的任一种；
[0060] 所述TMDCs薄膜层为MoS2、MoSe2、WS2、WSe2中的其中一种或者它们组成的三元及三元以上化合物晶体中的任一种，该TMDCs薄膜层数为2‑30个分子层(TMDCs二维材料单个分
子层的厚度约为0.65nm，2‑30个分子层厚度约为1.3‑20nm)；
[0061] 所述TMDCs薄膜层为本征或轻掺杂，掺杂浓度1013‑1017cm‑3；
[0062] 本实施例中，绝缘衬底选用硅作为半导体晶圆片101‑1，300nm热氧化SiO2作为绝缘层101‑2。采用机械剥离法在上述绝缘衬底101上制备多分子层(3‑6nm)WSe2薄膜，作为二
维TMDCs薄膜层。
[0063] 步骤S2，采用光刻工艺将所述本征或轻掺杂的TMDCs薄膜进行图形化处理，形成暴露部分TMDCs薄膜的窗口，具体为：
[0064] 于所述二维TMDCs层表面形成光刻胶，藉由一预设有版图的光掩膜对所述光刻胶层曝光，之后显影，图形化所述光刻胶；
[0065] 例如，具体可以为：
[0066] 步骤S201，于WSe2表面旋涂S1815光刻胶，先500转/分钟匀胶5s，接着4000转/分钟旋涂60s，形成约1500nm厚光刻胶膜层，之后110℃烘干3min；
[0067] 步骤S202，光刻，通过一预设有版图的光掩膜对光刻胶曝光，曝光剂量40mJ/cm2，显影20s后立即在大量去离子水中定影，从而在光刻胶上形成图形结构；
[0068] 步骤S3，以光刻胶为掩模于所述窗口区域TMDCs表面形成N型界面层301‑1，使得实现窗口区域TMDCs成为N型重掺杂TMDCs区域201‑2，具体为：
[0069] 以所述图形化光刻胶作为掩模，通过物理沉积或者化学沉积形成N型界面层，或者采用等离子体工艺等表面处理方法使窗口区域TMDCs发生物理或者化学变化而形成N型界
面层；
[0070] 所述N型界面层301‑1既可以是高电子掺杂浓度的TMDCs，也可以是高掺杂浓度的19 21 ‑3
其他导电性材料，掺杂浓度10 ‑10 cm ，可作为电子传输层；
[0071] 所述N型界面层301‑1费米能级位置低于本征或轻掺杂TMDCs的导带并且两者之间能量之差的绝对值在室温下不大于0.078eV，或者N型界面层301‑1费米能级位置不低于本
征或轻掺杂TMDCs的导带，以促进电子从N型界面层301‑1转移至TMDCs薄膜层，形成N型重掺
杂TMDCs区域201‑2；
[0072] 本实施例中，采用Ar等离子体处理在TMDCs晶体表层的数个分子层内人为产生大量硫族元素空位，形成富含硫族元素空位的界面层，硫族元素空位掺杂在该界面层中引入
高浓度电子，导致其N型重掺杂，作为N型界面层301‑1，进而通过电荷转移使得与N型界面层
301‑1接触的TMDCs掺杂成为N型重掺杂TMDCs区域201‑2；
[0073] 所述Ar等离子体处理中，各参数条件的设置可以如下：Ar流量80sccm，功率为200W，处理时间为10s。
[0074] 步骤S4，以光刻胶为掩模沉积金属，在窗口区域形成N型接触电极层401‑1，具体为：
[0075] 以所述图形化光刻胶作为掩模，采用物理气相沉积方法沉积金属，之后去除光刻胶，形成金属电极层；
[0076] 所述N型接触电极层401‑1为低功函数金属如Ni、Ti、Cr、Al、Ag、Mo、W中的其中一种或者它们的合金或叠层中的任一种；
[0077] 本实施例中，选用电子束蒸发10nm Ti与60nm Au叠层，之后去胶形成N型接触电极层401‑1。
[0078] 步骤S5，采用光刻工艺再次对所述形成N型接触电极401‑1的TMDCs薄膜进行图形化处理，形成暴露部分TMDCs薄膜的窗口，两次光刻曝光窗口之间的本征或轻掺杂TMDCs区
域201‑1作为导电沟道，具体为：
[0079] 于形成N型接触电极的TMDCs层表面旋涂光刻胶，藉由一预设有版图的光掩膜对所述光刻胶层曝光，之后显影，图形化所述光刻胶；
[0080] 例如，具体可以为：
[0081] 步骤S501，于WSe2表面旋涂S1815光刻胶，先500转/分钟匀胶5s，接着4000转/分钟旋涂60s，形成约1500nm厚光刻胶膜层，之后110℃烘干3min；
[0082] 步骤S502，光刻，通过一预设有版图的光掩膜对光刻胶曝光，曝光剂量40mJ/cm2，显影20s后立即在大量去离子水中定影，从而在光刻胶上形成图形结构；
[0083] 步骤S6，以光刻胶为掩模于所述窗口区域TMDCs表面形成P型界面层301‑2，使得实现窗口区域TMDCs成为P型重掺杂TMDCs区域201‑3，具体为：
[0084] 以所述图形化光刻胶作为掩模，通过物理沉积或者化学沉积形成P型界面层，或者采用等离子体工艺等表面处理方法使窗口区域TMDCs发生物理或者化学变化而形成P型界
面层；
[0085] 所述P型界面层301‑2既可以是高空穴掺杂浓度的TMDCs，也可以是高掺杂浓度的19 21 ‑3
其他导电性材料，掺杂浓度10 ‑10 cm ，可作为空穴传输层；
[0086] 所述P型界面层301‑2费米能级位置高于本征或轻掺杂TMDCs的价带并且两者之间能量之差的绝对值在室温下不大于0.078eV，或者P型界面层301‑2费米能级位置不高于本
征或轻掺杂TMDCs的价带，以促进电子从TMDCs薄膜层转移至P型界面层301‑2，形成P型重掺
杂TMDCs区域201‑3；
[0087] 本实施例中，采用O2等离子体处理使TMDCs晶体表层的数个分子层氧化为非化学计量比的过渡金属氧化物MoOx或者WOx界面层；该界面层富含氧空位，氧空位掺杂在其中引
入高浓度电子，导致其N型重掺杂；与此同时，该过渡金属氧化物功函数高，费米能级低于
TMDCs价带，可作为P型界面层301‑2，TMDCs电子转移至P型界面层301‑2使得与其接触的
TMDCs掺杂成为P型重掺杂TMDCs区域201‑3；
[0088] 所述O2等离子体处理中，各参数条件的设置可以如下：O2流量40sccm，功率为200W，处理时间为20s。
[0089] 步骤S7，以光刻胶为掩模沉积金属，在二次光刻窗口区域形成P型接触电极401‑2，具体为：
[0090] 以所述图形化光刻胶作为掩模，采用物理气相沉积方法沉积金属，之后去除光刻胶，形成金属电极层；
[0091] 所述P型接触电极层401‑2为高功函数金属如Au、Pd、Pt、Co中的其中一种或者它们的合金或叠层中的任一种；
[0092] 本实施例中，选用电子束蒸发10nm Pd与60nm Pt叠层，之后去胶形成P型接触电极层401‑2。
[0093] 步骤S8，在所述形成N型接触电极401‑1与P型接触电极401‑2的图形结构TMDCs薄膜表面形成钝化层，使所述钝化层覆盖所述本征或轻掺杂导电沟道201‑1表面，具体为：
[0094] 所述钝化层为SiO2、Al2O3、HfO2等无机或者有机绝缘材料，可采用物理气相沉积、化学气相沉积、旋涂等方法制备；
[0095] 本实施例中，选用原子层沉积工艺制备的Al2O3薄膜作为钝化层501，将样品放入原子层沉积设备反应腔，以H2O和TMA(三甲基铝)作为反应源，在120℃沉积30nm Al2O3薄膜，作
为钝化层501。
[0096] 本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含
在本发明的保护范围之内。
