3D NAND闪存及其操作方法转让专利
申请号 : CN202080000832.7
文献号 : CN111630600B
文献日 : 2021-08-31
发明人 : 刘红涛 , 黄德佳 , 魏文喆 , 黄莹
申请人 : 长江存储科技有限责任公司
摘要 :
权利要求 :
1.一种用于三维(3D)NAND闪存的增量步进脉冲编程ISPP的编程方法，包括：对所述3D NAND闪存的未选择位线的选择字线进行编程；
至少利用验证电压对所述选择字线执行第一验证过程；
确定用于所述选择字线的所述第一验证过程的第一验证电压是否高于默认电压；以及当所述第一验证电压高于所述默认电压时，去除所述ISPP的预脉冲阶段，所述ISPP被配置为利用编程验证操作在两次编程操作之间进行交错，所述编程验证操作包括所述预脉冲阶段；
其中，所述第一验证电压为紧随在所述第一验证过程之后的验证电压。
2.根据权利要求1所述的编程方法，还包括：当所述第一验证电压低于或等于所述默认电压时，对所述3D NAND闪存的所述选择字线进行编程。
3.根据权利要求1所述的编程方法，还包括：确定所述第一验证电压是否满足目标阈值电压。
4.根据权利要求3所述的编程方法，还包括：当所述第一验证电压不满足目标阈值电压时，对所述3D NAND闪存的所述选择字线进行编程；以及
对所述3D NAND闪存的所述选择字线执行第二验证过程。
5.根据权利要求4所述的编程方法，还包括：当所述第二验证过程的第二验证电压满足所述目标阈值电压时，禁止所述3D NAND闪存的所述选择字线；
其中，所述第二验证电压为紧随在所述第二验证过程之后的验证电压。
6.根据权利要求3所述的编程方法，还包括：当所述第一验证电压满足所述目标阈值电压时，禁止所述3D NAND闪存的所述选择字线。
7.一种三维(3D)NAND闪存，具有多条位线，其中，所述多条位线包括多个字线(WL)层，所述3D NAND闪存包括：
选择位线；
至少一条未选择位线；以及
控制器，其被配置为对所述3D NAND的所述未选择位线的选择字线进行编程，至少利用验证电压对所述选择字线执行第一验证过程，确定用于所述选择字线的所述第一验证过程的第一验证电压是否高于默认电压，并且当所述第一验证电压高于所述默认电压时，去除ISPP的预脉冲阶段，所述ISPP被配置为利用编程验证操作在两次编程操作之间进行交错，所述编程验证操作包括所述预脉冲阶段；
其中，所述第一验证电压为紧随在所述第一验证过程之后的验证电压。
8.根据权利要求7所述的3DNAND闪存，其中，所述控制器被配置为当所述第一验证电压低于或等于所述默认电压时，对所述3DNAND闪存的所述选择字线进行编程。
9.根据权利要求7所述的3DNAND闪存，其中，所述控制器被配置为确定所述第一验证电压是否满足目标阈值电压。
10.根据权利要求9所述的3DNAND闪存，其中，所述控制器被配置为当所述第一验证电压不满足目标阈值电压时，对所述3DNAND闪存的所述选择字线进行编程，并对所述3D NAND闪存的所述选择字线执行第二验证过程。
11.根据权利要求10所述的3D NAND闪存，其中，所述控制器被配置为当所述第二验证过程的第二验证电压满足所述目标阈值电压时，禁止所述3D NAND闪存的所述选择字线，其中，所述第二验证电压为紧随在所述第二验证过程之后的验证电压。
12.根据权利要求9所述的3D NAND闪存，其中，所述控制器被配置为当所述第一验证电压满足所述目标阈值电压时，禁止所述3D NAND闪存的所述选择字线。
13.一种具有三维(3D)NAND闪存的电子装置，所述3D NAND闪存包括具有多个字线(WL)层的多条位线，并且所述3D NAND闪存包括：选择位线；
至少一条未选择位线；以及
控制器，其被配置为对所述3D NAND的所述未选择位线的选择字线进行编程，至少利用验证电压对所述选择字线执行第一验证过程，确定用于所述选择字线的所述第一验证过程的第一验证电压是否高于默认电压，并且当所述第一验证电压高于所述默认电压时，去除ISPP的预脉冲阶段，所述ISPP被配置为利用编程验证操作在两次编程操作之间进行交错，所述编程验证操作包括所述预脉冲阶段；
其中，所述第一验证电压为紧随在所述第一验证过程之后的验证电压。
14.根据权利要求13所述的电子装置，其中，所述控制器被配置为当所述第一验证电压低于或等于所述默认电压时，对所述3DNAND闪存的所述选择字线进行编程。
15.根据权利要求13所述的电子装置，其中，所述控制器被配置为确定所述第一验证电压是否满足目标阈值电压。
16.根据权利要求15所述的电子装置，其中，所述控制器被配置为当所述第一验证电压不满足目标阈值电压时，对所述3D NAND闪存的所述选择字线进行编程，并且对所述3D NAND闪存的所述选择字线执行第二验证过程。
17.根据权利要求16所述的电子装置，其中，所述控制器被配置为当所述第二验证过程的第二验证电压满足所述目标阈值电压时，禁止所述3DNAND闪存的所述选择字线，其中，所述第二验证电压为紧随在所述第二验证过程之后的验证电压。
18.根据权利要求15所述的电子装置，其中，所述控制器被配置为当所述第一验证电压满足所述目标阈值电压时，禁止所述3D NAND闪存的所述选择字线。
说明书 :
3D NAND闪存及其操作方法
技术领域
背景技术
编程验证操作进行交错。通过编程验证操作的NAND闪存存储器的存储单元被执行禁止编
程；未通过编程验证操作的NAND闪存存储器的存储单元先于ISPP技术发生。ISPP技术包括
预充电阶段和编程阶段，其中，预充电阶段增强了沟道的耦合电势并减少了编程干扰。编程
验证操作通常包括预脉冲阶段、验证阶段和预切断阶段，其中，预脉冲阶段和预切断阶段用
于减少电子的注入。
导通并共享。然而，对于未选择串，当与该未选择串的字线WLn相对应的存储单元处于编程
过程中时，该字线WLn是选择字线并且由验证电压来验证。当验证电压小于存储单元的阈值
电压时，选择存储单元的未选择串被截止，字线WLn和字线WLn+1之间的沟道电势差出现，并
且由于字线WLn+1的电子注入而产生干扰。对于上述问题的常规解决方案是在验证阶段之
前添加预脉冲阶段，但是由此增加了写入时间。因此，现有技术需要改进。
发明内容
对选择字线执行第一验证过程；确定用于所述选择字线的第一验证过程的第一验证电压是
否高于默认电压；以及当第一验证电压高于默认电压时，去除ISPP的预脉冲阶段；其中，第
一验证电压为紧随在第一验证过程之后的验证电压。
以及控制器，其被配置为对3DNAND的未选择位线的选择字线进行编程，至少利用验证电压
对选择字线执行第一验证过程，确定用于所述选择字线的第一验证过程的第一验证电压是
否高于默认电压，并且当第一验证电压高于默认电压时，去除ISPP的预脉冲阶段；其中，第
一验证电压为紧随在第一验证过程之后的验证电压。
附图说明
具体实施方式
(WL)层。用于3D NAND闪存的编程过程10包括以下步骤：
择位线包括顶部选择栅TSG、多个上部字线层、字线WLn层、多个下部字线层和底部选择栅
BSG。
他实施例中，可以从顶部选择栅TSG到底部选择栅BSG开始3D NAND闪存的写入操作。
第一验证过程，通过验证电压PV1、PV2、PV3将3D NAND闪存的存储单元编程为对应于位码
11、10、01、00的四个状态，即编程状态P0、P1、P2、P3。在另一个实施例中，当3D NAND闪存是
三级单元(TLC)3D NAND闪存时，可以基于第一验证过程，通过验证电压PV1‑PV7将3D NAND
闪存的存储单元编程为与位码111、110、010、011、001、000、100、101相对应的八个状态。因
此，可以在编程状态P1、P2或P3下对MLC 3D NAND闪存的未选择位线的选择字线WLn进行编
程。
的未选择位线的选择字线WLn被编程在编程状态P1下时，第一验证过程的第一验证电压为
验证电压PV2，并用于步骤108的确定。
PV3时的沟道电势的分布以及当选择字线WLn层通过具有预脉冲阶段的任何验证电压时的
沟道电势的分布。
从处于擦除状态的字线层WLn+1注入到处于编程状态的字线层WLn的电子。
于验证电压PV1、PV2、PV3分别验证3D NAND闪存的存储单元，即从较低的编程状态到较高的
编程状态，与第一验证过程不同，第二验证过程被配置为从较高编程状态到较低编程状态
验证3D NAND闪存的存储单元。例如，如果在第一验证过程中在编程状态P0下对MLC 3D
NAND闪存进行了编程，并且第一验证电压高于默认电压，则第二验证过程首先在编程状态
P2下对MLC 3D NAND闪存进行验证，并且然后验证编程状态P1，这会减少MLC 3D NAND闪存
的要在较低编程状态下进行验证的单元的数量。
NAND闪存的未选择位线的选择字线WLn进行编程时，第二验证过程的第二验证电压为编程
状态P3，并用于步骤118的确定。
选择字线、选择字线WLn层、下部选择字线、公共源极线和衬底。在图4中，在包括预充电阶段
和编程阶段的第N编程操作之后，执行包括验证阶段和预切断阶段的第N编程验证操作。
和字线WLn之间的电子注入。这样，减少了干扰。
本发明的范围内，并且不限于此。
注入。