3D NAND存储器及其形成方法

摘要

一种3D NAND存储器及其形成方法，所述形成方法，包括提供半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；在栅极隔槽的侧壁和底部表面上形成多晶硅层；在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；进行退火，将所述无定型硅层转化为多晶硅层，在栅极隔槽中形成阵列共源极。该方法形成的阵列共源极的应力较小，防止了堆叠结构的弯曲或变形。

权利要求

1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；

在栅极隔槽的侧壁和底部表面上形成多晶硅层；

在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；

进行退火，将所述无定型硅层转化为多晶硅层，在栅极隔槽中形成阵列共源极。

2.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述多晶硅层的形成工艺为化学气相沉积工艺。

3.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述无定型硅层的形成工艺为化学气相沉积。

4.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，在进行退火之前，回刻蚀去除栅极隔槽中部分厚度的多晶硅层和无定型硅层，在所述栅极隔槽中剩余的多晶硅层和无定型硅层表面上形成金属层，所述金属层填充满栅极隔槽，所述金属层为阵列共源极的一部分。

5.如权利要求4所述的3D NAND存储器的形成方法，其特征在于，所述金属层的材料为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。

6.如权利要求1或4所述的3D NAND存储器的形成方法，其特征在于，所述退火为尖峰退火，所述退火的温度为950摄氏度-1050摄氏度。

7.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，在所述栅极隔槽的侧壁和底部表面上形成多晶硅层之前，在所述栅极隔槽的侧壁上形成隔离侧墙。

8.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干沟道通孔，所述沟道通孔中形成有存储结构。

9.如权利要求8所述的3D NAND存储器的形成方法，其特征在于，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。

10.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干伪沟道通孔，所述伪沟道通孔中形成有伪沟道结构。

11.一种3D NAND存储器，其特征在于，包括：半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；

位于所述栅极隔槽中的阵列共源极，所述阵列共源极的材料为多晶硅层，所述多晶硅的阵列共源极通过在栅极隔槽的侧壁和底部表面上形成多晶硅层；在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；进行退火，将所述无定型硅层转化为多晶硅层的工艺形成。

12.如权利要求11所述的3D NAND存储器，其特征在于，所述阵列共源极还包括位于无定型硅层表面上的金属层。

13.如权利要求11所述的3D NAND存储器，其特征在于，所述栅极隔槽的侧壁上还具有隔离侧墙。

14.如权利要求11所述的3D NAND存储器，其特征在于，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干沟道通孔，所述沟道通孔中形成有存储结构，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。

15.如权利要求14所述的3D NAND存储器，其特征在于，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。

16.如权利要求11所述的3D NAND存储器，其特征在于，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干伪沟道通孔，所述伪沟道通孔中形成有伪沟道结构。

说明书

3D NAND存储器及其形成方法

技术领域

[0001] 本发明涉及半导体制作领域，尤其涉及一种降低3D NAND存储器及其方法。

背景技术

[0002] NAND闪存是一种功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容
量，降低每比特的存储成本，提出了3D结构NAND存储器。

[0003] 现有3D NAND存储器的形成过程一般包括：在衬底上形成隔离层和牺牲层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成沟道通孔，在形成沟道通孔后，刻蚀
沟道通孔底部的衬底，在衬底中形成凹槽；在沟道通孔底部的凹槽中，通过选择性外延生长
(Selective Epitaxial Growth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道通
孔中形成电荷存储层和沟道层，所述沟道层与外延硅层连接；形成贯穿所述堆叠结构的栅
极隔槽；沿栅极隔槽去除牺牲层，在去除牺牲层的位置形成控制栅或字线；在所述栅极隔槽
中填充多晶硅层，形成阵列共源极。

[0004] 现有形成的阵列共源极的应力较高，容易带来堆叠结构的弯曲或变形。

发明内容

[0005] 本发明所要解决的技术问题是在怎样减小阵列共源极的应力，防止堆叠结构的弯曲或变形。

[0006] 为此，本发明提供了一种3D NAND存储器的形成方法，包括：

[0007] 提供半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；

[0008] 在栅极隔槽的侧壁和底部表面上形成多晶硅层；

[0009] 在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；

[0010] 进行退火，将所述无定型硅层转化为多晶硅层，在栅极隔槽中形成阵列共源极。

[0011] 可选的，所述多晶硅层形成工艺为化学气相沉积工艺。

[0012] 可选的，所述无定型硅层的形成工艺为化学气相沉积。

[0013] 可选的，在进行退火之前，回刻蚀去除栅极隔槽中部分厚度的多晶硅层和无定型硅层，在所述栅极隔槽中剩余的多晶硅层和无定型硅层表面上形成金属层，所述金属层填
充满栅极隔槽，所述金属层为阵列共源极的一部分。

[0014] 可选的，所述金属层的材料为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。

[0015] 可选的，所述退火为尖峰退火，所述退火的温度为950摄氏度-1050摄氏度。

[0016] 可选的，在所述栅极隔槽的侧壁和底部表面上形成多晶硅层之前，在所述栅极隔槽的侧壁上形成隔离侧墙。

[0017] 可选的，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干沟道通孔，所述沟道通孔中形成有存储结构。

[0018] 可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻
挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。

[0019] 可选的，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干伪沟道通孔，所述伪沟道通孔中形成有伪沟道结构。

[0020] 本发明还提供了一种3D NAND存储器，包括：

[0021] 半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；

[0022] 位于所述栅极隔槽中的阵列共源极，所述阵列共源极的材料为多晶硅层，所述多晶硅的阵列共源极通过在栅极隔槽的侧壁和底部表面上形成多晶硅层；在所述多晶硅层的
表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；进行退火，将所述无定型硅
层转化为多晶硅层的工艺形成。

[0023] 可选的，所述阵列共源极还包括位于无定型硅层表面上的金属层。

[0024] 可选的，所述栅极隔槽的侧壁上还具有隔离侧墙。

[0025] 可选的，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干沟道通孔，所述沟道通孔中形成有存储结构，所述存储结构包括位于沟道通孔侧壁表面上的电
荷存储层和位于电荷存储层侧壁表面的沟道层。

[0026] 可选的，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。

[0027] 可选的，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干伪沟道通孔，所述伪沟道通孔中形成有伪沟道结构。

[0028] 与现有技术相比，本发明技术方案具有以下优点：

[0029] 本发明的3D NAND存储器的形成方法，包括提供半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中形成有沿垂直方向贯穿堆叠结
构的栅极隔槽；在栅极隔槽的侧壁和底部表面上形成多晶硅层；在所述多晶硅层的表面上
形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；进行退火，将所述无定型硅层转化
为多晶硅层，在栅极隔槽中形成阵列共源极。该方法通过前述的特定步骤使得形成的阵列
共源极的应力较小，防止了堆叠结构的弯曲或变形。

[0030] 本发明的3D NAND存储器的阵列共源极的应力较小，防止了堆叠结构的弯曲或变形。

附图说明

[0031] 图1-图6为本发明实施例3D NAND存储器形成过程的结构示意图。

具体实施方式

[0032] 如背景技术所言，现有形成的阵列共源极的应力较高，容易带来堆叠结构的弯曲或变形。

[0033] 研究发现，在一实施例中，所述阵列共源极的形成过程包括：在堆叠结构的栅极隔槽中填充满无定型硅层；进行退火，将所述无定型硅层转化为多晶硅层，形成阵列共源极。
现有这种形成阵列共源极的过程，形成的阵列共源极的应力较高。

[0034] 为此，本发明提供了一种3D NAND存储器及其形成方法，所述形成方法，包括提供半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结
构中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；在栅极隔槽的侧壁和底部表面上形成多
晶硅层；在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；
进行退火，将所述无定型硅层转化为多晶硅层，在栅极隔槽中形成阵列共源极。该方法形成
的阵列共源极的应力较小，防止了堆叠结构的弯曲或变形。

[0035] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比
例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实
际制作中应包含长度、宽度及深度的三维空间尺寸。

[0036] 图1-图6为本发明另一实施例3D NAND形成过程的结构示意图。

[0037] 参考图1，提供半导体衬底100，所述半导体衬底100上形成有控制栅127和隔离层104交替层叠的堆叠结构111，所述堆叠结构111中形成有沿垂直方向贯穿堆叠结构111的栅
极隔槽205。

[0038] 所述半导体衬底100的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷
化镓等Ⅲ-Ⅴ族化合物。本实施例中，所述半导体衬底100的材料为单晶硅(Si)。

[0039] 所述控制栅127和隔离层104交替层叠是指：一层控制栅127上相应的具有一层隔离层104，控制栅127和隔离层104交替分布。本实施例中，所述堆叠结构111的最底层为一层
控制栅，最顶层为一层隔离层104，并将堆叠结构中最底层的一层控制栅作为底部选择栅
(Bottom Selective Gate，BSG)128，将堆叠结构111中最顶层的一层控制栅作为顶部选择
栅(Top Selective Gate，TSG)129。所述堆叠结构111的层数，根据垂直方向所需形成的存
储单元的个数来确定，所述堆叠结构111的层数可以为8层、32层、64层等，堆叠结构111的层
数越多，越能提高集成度。

[0040] 在一实施例中，所述控制栅127包括高K介质层和位于高K介质层表面的金属栅极，所述金属栅极的材料可以为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。所述高K介质层的
材料HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。在其他实施例
中，所述控制栅127可以包括氧化硅介质层和位于介质层上的多晶硅栅极。所述隔离层104
的材料可以为氧化硅、氮化硅、氮氧化硅、氮碳化硅中的一种。

[0041] 所述栅极隔槽205两侧的堆叠结构中形成有垂直贯穿堆叠结构111的若干沟道通孔和伪沟道通孔，所述沟道通孔中形成有存储结构119，所述伪沟道通孔中形成有伪沟道结
构(图中未示出)。

[0042] 所述存储结构119包括位于沟道通孔侧壁表面上的电荷存储层118和位于电荷存储层118侧壁表面的沟道层117。

[0043] 在一实施例中，所述电荷存储层118包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层；所述沟道层
117填充满剩余的沟道通孔。所述隧穿层可以包括氧化硅、氮氧化硅或其任何组合。所述电
荷捕获层可以包括氮化硅、氮氧化硅、硅或其任何组合。所述阻挡层可以包括氧化硅、氮氧
化硅、高介电常数(高k)电介质或其任何组合，所述沟道层117材料可以为掺杂N型杂质离子
(比如磷离子)的多晶硅。在一个具体的实施例中，所述电荷存储层118可以为氧化硅/氮氧
化硅(或氮化硅)/氧化硅(ONO)的复合层。

[0044] 所述伪沟道结构可以为单层或多层堆叠结构，所述伪沟道结构用于在制程堆叠结构。

[0045] 在一实施例中，所述在沟道通孔底部的半导体衬底100中形成有凹槽，所述凹槽中以及部分沟道通孔中形成有第一半导体外延层116，所述第一半导体外延层116的顶部表面
高于底部选择栅128的顶部表面低于最底层的隔离层104的顶部表面，所述第一半导体外延
层116的材料可以为硅、锗或硅锗，所述存储结构119位于第一半导体外延层116上的沟道通
孔中；所述存储结构119顶部表面高于顶部选择栅106的顶部表面低于最顶层的隔离层104
的顶部表面，所述存储结构119的顶部表面上形成有连接插塞120，所述连接插塞120的材料
可以为硅、锗、硅锗或金属。

[0046] 在一具体的实施例中，所述控制栅127、第一半导体外延层116、存储结构119和栅极隔槽205形成过程一般包括：在半导体衬底上形成隔离层104和牺牲层交替层叠的堆叠结
构；刻蚀所述堆叠结构，在堆叠结构中形成沟道通孔；在形成沟道通孔后，刻蚀沟道通孔底
部的衬底，在衬底中形成凹槽；在沟道通孔底部的凹槽中以及凹槽上的部分沟道通孔中，通
过选择性外延生长(Selective Epitaxial Growth)形成第一半导体外延层116(SEG)；在所
述第一半导体外延层116上的沟道通孔中形成电荷存储层和沟道层；形成贯穿所述堆叠结
构的栅极隔槽205；沿栅极隔槽去除牺牲层，在去除牺牲层的位置形成控制栅127或字线。

[0047] 在一实施例中，所述电荷存储层118和沟道层117的形成过程包括：在沟道通孔的侧壁和底部形成电荷存储层118，电荷存储层118包括位于沟道通孔侧壁和底部表面上的阻
挡层、位于阻挡层表面上的电荷捕获层以及位于电荷捕获层表面上的隧穿层；在电荷存储
层118上形成第一沟道层；刻蚀去除沟道通孔底部上的第一沟道层和电荷存储层，形成暴露
出第一半导体外延层116表面的开口；在所述开口中以及第一沟道层表面形成第二沟道层，
所述第二沟道层和第一沟道层构成沟道层117。需要说明的是，所述沟槽层117可以填充满
或不填满沟道通孔，当所述沟道层117不填充满沟道通孔时，在所述沟道层117表面还需要
形成填充满沟道通孔的填充层，所述填充层的材料可以为氧化硅。

[0048] 在一实施例中，请参考图2，在所述栅极隔槽205的侧壁上形成隔离侧墙121。

[0049] 所述隔离侧墙121用于后续栅极隔槽205中形成的阵列共源极与控制栅127之间的隔离。所述隔离侧墙121的材料可以氧化硅、氮化硅、氮氧化硅、碳氧化硅中的一种或几种。
本实施例中，所述隔离侧墙121的材料为氧化硅。

[0050] 在一实施例中，所述隔离侧墙121的形成过程为：在所述栅极隔槽205的侧壁和底部表面以及堆叠结构的表面形成侧墙材料层；无掩膜刻蚀去除所述栅极隔槽底部以及堆叠
结构表面上的侧墙材料层，在所述栅极隔槽205的侧壁表面上形成侧墙121。

[0051] 参考图3，在所述栅极隔槽205的侧壁和底部表面上形成多晶硅层122。

[0052] 在一实施例中，所述多晶硅层122的厚度为25-35nm左右，具体可以为30nm。

[0053] 所述多晶硅层122为第一多晶硅层，所述多晶硅层后续作为阵列共源极的一部分。

[0054] 参考图4，在所述多晶硅层122的表面上形成无定型硅层123，所述无定型硅层123填充满所述栅极隔槽。

[0055] 形成所述无定型硅层123的目的是：后续通过退火可以使得无定型硅层转化为多晶硅层，转化后的多晶硅层也作为形成阵列共源极的一部分。

[0056] 所述无定型硅层的形成工艺为化学气相沉积。

[0057] 需要说明的是，所述形成的多晶硅层122和无定型硅层123可以覆盖在栅极隔槽两侧的堆叠结构表面。

[0058] 在一实施例中，参考图5，在形成无定型硅层123后，回刻蚀去除栅极隔槽中部分厚度的多晶硅层122和无定型硅层123，在所述栅极隔槽中剩余的多晶硅层122和无定型硅层
123表面上形成金属层124，所述金属层124填充满栅极隔槽，所述金属层124作为阵列共源
极的一部分。

[0059] 所述金属层124的材料可以为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。

[0060] 在其他实施例中，可以先对无定型硅层123进行退火，在栅极隔槽中形成阵列共源极；退火形成阵列共源极之后，回刻蚀去除栅极隔槽中部分厚度的阵列共源极；在所述栅极
隔槽中剩余的阵列共源极表面上形成金属层124，所述金属层124填充满栅极隔槽，所述金
属层124作为阵列共源极的一部分。

[0061] 参考图6，进行退火，将所述无定型硅层123(参考图4或图5)化为多晶硅层125，在栅极隔槽中形成阵列共源极。

[0062] 所述多晶硅层125为第二多晶硅层，所述多晶硅层125为阵列共源极的一部分。

[0063] 所述退火为尖峰退火，所述退火的温度为950摄氏度-1050摄氏度，具体可以为950摄氏度，980摄氏度，1000摄氏度，1050摄氏度，在该退火温度下，使得无定型硅层123可以较
快的转化为多晶硅层125，并且形成的多晶硅层125应力很小，多晶硅层125与多晶硅层122
之间的应力也很小。

[0064] 本发明前述形成阵列共源极的方法，在栅极隔槽的侧壁和底部表面上先形成多晶硅层后，在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；
进行退火，将所述无定型硅层转化为多晶硅层，在栅极隔槽中形成阵列共源极。该方法通过
前述的特定步骤使得形成的阵列共源极的应力较小，防止了堆叠结构的弯曲或变形。

[0065] 本发明实施例还提供了3D NAND存储器，参考图6，包括：

[0066] 半导体衬底100，所述半导体衬底100上形成有控制栅127和隔离层104交替层叠的堆叠结构111，所述堆叠结构111中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；

[0067] 位于所述栅极隔槽中的阵列共源极126，所述阵列共源极126的材料为多晶硅层，所述多晶硅的阵列共源极通过在栅极隔槽的侧壁和底部表面上形成多晶硅层(第一多晶硅
层)；在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；进
行退火，将所述无定型硅层转化为多晶硅层(第二多晶硅层)的工艺形成。

[0068] 具体的，在一实施例中，所述阵列共源极还包括位于无定型硅层表面126上的金属层124。

[0069] 所述栅极隔槽的侧壁上还具有隔离侧墙121，所述隔离侧墙位于栅极隔槽的侧壁表面与阵列共源极126之间。

[0070] 所述栅极隔槽两侧的堆叠结构111中还形成有垂直贯穿堆叠结构的若干沟道通孔，所述沟道通孔中形成有存储结构119，所述存储结构119包括位于沟道通孔侧壁表面上
的电荷存储层118和位于电荷存储层118侧壁表面的沟道层117。

[0071] 在一实施例中，所述电荷存储层118包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。

[0072] 在一实施例中，所述栅极隔槽两侧的堆叠结构中还形成有垂直贯穿堆叠结构的若干伪沟道通孔，所述伪沟道通孔中形成有伪沟道结构。

[0073] 需要说明的是，本实施例中关于3D NAND存储器的其他限定或描述，在本实施例中不在赘述，具体请您参考前述实施例中3D NAND存储器形成过程部分的相关限定或描述。

[0074] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为
本发明的保护范围。