层叠型滤波器装置

摘要

本发明提供一种层叠型滤波器装置，其包括层叠体、带通滤波器、第1带阻滤波器和第2带阻滤波器。带通滤波器和第1和第2带阻滤波器使用层叠体构成。带通滤波器包括多个两端开放型的第1共振器。各带阻滤波器包括连接路径和与连接路径耦合的第2共振器。连接路径包括阻抗转换器。第2共振器包括构成分布常数线路的导体线路。

权利要求

1.一种层叠型滤波器装置，其特征在于，包括：层叠体，其包括层叠的多个电介质层和多个导体层；

与所述层叠体一体地形成的第1输入输出端口和第2输入输出端口；和使用所述层叠体构成，并且在电路结构上设置在所述第1输入输出端口与所述第2输入输出端口之间的带通滤波器和带阻滤波器，所述带通滤波器至少包括1个两端开放型的第1共振器，所述带阻滤波器包括：第1输入输出端；第2输入输出端；连接所述第1输入输出端和所述第2输入输出端的连接路径；和与所述连接路径耦合的第2共振器，所述连接路径包括阻抗转换器，所述第2共振器包括构成分布常数线路的导体线路，所述带阻滤波器，在所述第1输入输出端口与所述第2输入输出端口之间的插入损耗的频率特性中，与没有所述带阻滤波器的情况相比，增大所述带通滤波器的通带的中心频率的2倍频率的插入损耗。

2.一种层叠型滤波器装置，其特征在于，包括：

层叠体，其包括层叠的多个电介质层和多个导体层；

与所述层叠体一体地形成的第1输入输出端口和第2输入输出端口；和使用所述层叠体构成，并且在电路结构上设置在所述第1输入输出端口与所述第2输入输出端口之间的带通滤波器和带阻滤波器，所述带通滤波器至少包括1个两端开放型的第1共振器，所述带阻滤波器包括：第1输入输出端；第2输入输出端；连接所述第1输入输出端和所述第2输入输出端的连接路径；和与所述连接路径耦合的第2共振器，所述连接路径包括阻抗转换器，所述阻抗转换器包括通孔线路部，所述通孔线路部包括设置在所述层叠体内的至少1个通孔，所述第2共振器包括构成分布常数线路的导体线路。

3.一种层叠型滤波器装置，其特征在于，包括：

层叠体，其包括层叠的多个电介质层和多个导体层；

与所述层叠体一体地形成的第1输入输出端口和第2输入输出端口；和使用所述层叠体构成，并且在电路结构上设置在所述第1输入输出端口与所述第2输入输出端口之间的带通滤波器和带阻滤波器，所述带通滤波器至少包括1个两端开放型的第1共振器，所述带阻滤波器包括：第1输入输出端；第2输入输出端；连接所述第1输入输出端和所述第2输入输出端的连接路径；和与所述连接路径耦合的第2共振器，所述连接路径包括阻抗转换器，所述第2共振器包括构成分布常数线路的导体线路，所述导体线路具有：与所述连接路径直接连接的第1端；和在电路结构上，离所述连接路径最远的第2端。

4.如权利要求3所述的层叠型滤波器装置，其特征在于：所述导体线路的所述第2端开放。

5.一种层叠型滤波器装置，其特征在于，包括：

层叠体，其包括层叠的多个电介质层和多个导体层；

与所述层叠体一体地形成的第1输入输出端口和第2输入输出端口；和使用所述层叠体构成，并且在电路结构上设置在所述第1输入输出端口与所述第2输入输出端口之间的带通滤波器和带阻滤波器，所述带通滤波器至少包括1个两端开放型的第1共振器，所述带阻滤波器包括：第1输入输出端；第2输入输出端；连接所述第1输入输出端和所述第2输入输出端的连接路径；和与所述连接路径耦合的第2共振器，所述连接路径包括阻抗转换器，所述第2共振器包括构成分布常数线路的导体线路，所述带通滤波器包括以电路结构上相邻的2个第1共振器电磁耦合的方式构成的多个第1共振器，作为所述至少1个第1共振器，所述多个第1共振器各自具有由导体线路构成的共振器导体部，所述共振器导体部包括处于线路的两端并开放的第1端和第2端。

6.如权利要求5所述的层叠型滤波器装置，其特征在于：所述多个第1共振器包括：电路结构上离所述第1输入输出端口最近的第1输入输出级共振器；电路结构上离所述第2输入输出端口最近的第2输入输出级共振器；和电路结构上位于所述第1输入输出级共振器与所述第2输入输出级共振器之间的至少1个中间共振器，所述第1输入输出级共振器和所述第2输入输出级共振器，与所述至少1个中间共振器相比，连结所述共振器导体部的所述第1端和所述第2端的最短路径较短。

说明书

层叠型滤波器装置

技术领域

[0001] 本发明涉及包括带通滤波器的层叠型滤波器装置。

背景技术

[0002] 现在，正在进行第5代移动通信系统(以下，称为5G。)的标准化。在5G中，为了扩大频段，正在研究利用10GHz以上的频段，尤其是利用10～30GHz的准毫米波段、30～300GHz的
毫米波段。

[0003] 作为用于通信装置的电子部件，有包括滤波器、且使用层叠体构成的部件。层叠体包括层叠的多个电介质层和多个导体层。以下，将包括滤波器、且使用层叠体而构成的电子
部件称为层叠型滤波器装置。这样的层叠型滤波器装置，例如日本国专利申请公开2003‑
8385号公报、中国专利申请公开第109216837A号说明书中有记载。

[0004] 日本国专利申请公开2003‑8385号公报记载了一种层叠型滤波器装置，其包括低通滤波器、高通滤波器和带阻滤波器。

[0005] 中国专利申请公开第109216837A号说明书中记载了一种包括第1和第2带阻滤波器和带通滤波器的层叠型滤波器装置。带通滤波器包括电磁耦合的2个共振器和1个电感
器。在中国专利申请公开第109216837A号说明书记载的层叠型滤波器装置中，带通滤波器
的2个共振器由1个导体层中的彼此不同的部分构成。在该导体层中，构成电感器的通孔被
连接。

[0006] 以下，对具有包括共振器的带通滤波器的层叠型滤波器装置中的问题进行说明。在该层叠型滤波器装置中，在通孔与构成共振器的导体层连接着的情况下，存在如下所述
的问题：因导体层和通孔的形状、位置的偏差，容易产生带通滤波器的特性的偏差。

[0007] 在该层叠型滤波器装置中，构成共振器的导体层，除了具有决定带通滤波器的通带的基本共振频率的基本共振模式之外，有时还具有高次谐波的共振模式即高次谐波共振
模式。在此情况下，在层叠型滤波器装置中，存在比带通滤波器的通带高的频率区域的衰减
特性变差的问题。

发明内容

[0008] 本发明的目的在于提供一种包括带通滤波器的层叠型滤波器装置，其能够抑制带通滤波器的特性的偏差，并且能够防止比带通滤波器的通带高的频率区域的衰减特性变
差。

[0009] 本发明的层叠型滤波器装置包括：层叠体，其包括层叠的多个电介质层和多个导体层；与层叠体一体地形成的第1输入输出端口和第2输入输出端口；和使用层叠体构成，并
且在电路结构上设置在第1输入输出端口与第2输入输出端口之间的带通滤波器和带阻滤
波器。

[0010] 带通滤波器包括至少1个两端开放型的第1共振器。带阻滤波器包括：第1输入输出端；第2输入输出端；连接第1输入输出端和第2输入输出端的连接路径；和与连接路径耦合
的第2共振器。连接路径包括阻抗转换器。第2共振器包括构成分布常数线路的导体线路。

[0011] 在本发明的层叠型滤波器装置也可以构成为，带阻滤波器在第1输入输出端口与第2输入输出端口之间的插入损耗的频率特性中，与没有带阻滤波器的情况相比，增大带通
滤波器的通带的中心频率的2倍频率的插入损耗。

[0012] 本发明的层叠型滤波器装置也可以构成为，阻抗转换器包括通孔线路部。通孔线路部包括设置在层叠体内的至少1个通孔。

[0013] 本发明的层叠型滤波器装置也可以构成为，导体线路具有：与连接路径直接连接的第1端；和在电路结构上离连接路径最远的第2端。在此情况下，导体线路的第2端可以开
放。

[0014] 本发明的层叠型滤波器装置也可以构成为，带通滤波器，包括以在电路结构上相邻的2个第1共振器电磁耦合的方式构成的多个第1共振器，作为至少1个第1共振器。多个第
1共振器各自也可以具有由导体的线路构成的共振器导体部。共振器导体部也可以包括位
于线路的两端且开放的第1端和第2端。

[0015] 也可以构成为，多个第1共振器包括：在电路结构上离第1输入输出端口最近的第1输入输出级共振器；在电路结构上离第2输入输出端口最近的第2输入输出级共振器；和在
电路结构上位于第1输入输出级共振器与第2输入输出级共振器之间的至少1个中间共振
器。在此情况下，第1和第2输入输出级共振器，与至少1个中间共振器相比，连结共振器导体
部的第1端和第2端的最短路径较短。

[0016] 在本发明的层叠型滤波器装置中，通过使用层叠体构成的带通滤波器包括至少1个两端开放型的第1共振器，能够抑制带通滤波器的特性的偏差，并且通过包括使用层叠体
构成的带阻滤波器，能够防止比带通滤波器的通带高的频率区域的衰减特性变差。

[0017] 本发明的其他目的、特征和效果，通过以下的说明变得非常清楚。

附图说明

[0018] 图1是表示本发明的第1实施方式的层叠型滤波器装置的结构的立体图。

[0019] 图2是表示本发明的第1实施方式的层叠型滤波器装置的电路结构的电路图。

[0020] 图3是表示图1所示的层叠体的第1层电介质层的图案形成面的说明图。

[0021] 图4是表示图1所示的层叠体的第2层电介质层的图案形成面的说明图。

[0022] 图5是表示图1所示的层叠体的第3层～第7层电介质层的图案形成面的说明图。

[0023] 图6是表示图1所示的层叠体的第8层电介质层的图案形成面的说明图。

[0024] 图7是表示图1所示的层叠体的第9层电介质层的图案形成面的说明图。

[0025] 图8是表示图1所示的层叠体的第10层～第16层电介质层的图案形成面的说明图。

[0026] 图9是表示图1所示的层叠体的第17层电介质层的图案形成面的说明图。

[0027] 图10是表示本发明的第1实施方式的层叠型滤波器装置的带通滤波器的插入损耗和反射损耗的频率特性的在一个例子中的特性图。

[0028] 图11是表示层叠型滤波器装置的第1实施例的插入损耗和反射损耗的频率特性的特性图。

[0029] 图12是表示层叠型滤波器装置的第2实施例的插入损耗和反射损耗的频率特性的特性图。

[0030] 图13是表示层叠型滤波器装置的第3实施例的插入损耗和反射损耗的频率特性的特性图。

[0031] 图14是表示第1～第3实施例的第2共振器的阻抗与最优最短路径长度的关系的特性图。

[0032] 图15是表示本发明的第2实施方式的层叠型滤波器装置的结构的立体图。

[0033] 图16是本发明的第2实施方式的层叠型滤波器装置的截面图。

[0034] 图17是表示图15所示的层叠体的第1层电介质层的图案形成面的说明图。

[0035] 图18是表示图15所示的层叠体的第2层电介质层的图案形成面的说明图。

[0036] 图19是表示图15所示的层叠体的第3层和第4层电介质层的图案形成面的说明图。

[0037] 图20是表示图15所示的层叠体的第5层电介质层的图案形成面的说明图。

[0038] 图21是表示图15所示的层叠体的第6层和第7层电介质层的图案形成面的说明图。

[0039] 图22是表示图15所示的层叠体的第8层电介质层的图案形成面的说明图。

[0040] 图23是表示图15所示的层叠体的第9层电介质层的图案形成面的说明图。

[0041] 图24是表示图15所示的层叠体的第10层电介质层的图案形成面的说明图。

[0042] 图25是表示图15所示的层叠体的第11层和第12层电介质层的图案形成面的说明图。

[0043] 图26是表示图15所示的层叠体的第13层电介质层的图案形成面的说明图。

[0044] 图27是表示图15所示的层叠体的第14层和第15层电介质层的图案形成面的说明图。

[0045] 图28是表示图15所示的层叠体的第16层电介质层的第1图案形成面的说明图。

[0046] 图29是表示图15所示的层叠体的第16层电介质层的第2图案形成面的说明图。

具体实施方式

[0047] [第1实施方式]

[0048] 以下，参照附图对本发明的实施方式进行详细说明。首先，参照图1和图2，说明本发明的第1实施方式的层叠型滤波器装置的结构。图1是表示本实施方式的层叠型滤波器装
置的结构的立体图。图2是表示本实施方式的层叠型滤波器装置的电路结构的电路图。

[0049] 如图1所示，本实施方式的层叠型滤波器装置1包括层叠体2、与层叠体2一体化的第1输入输出端口3和第2输入输出端口4。层叠体2包括层叠的多个电介质层和多个导体层。

[0050] 如图2所示，层叠型滤波器装置1进一步包括第1带阻滤波器10A、第2带阻滤波器10B和带通滤波器15。第1和第2带阻滤波器10A、10B和带通滤波器15使用层叠体2构成并且
电路结构上设置在第1输入输出端口3与第2输入输出端口4之间。另外，在本申请中，“电路
结构上”这种说法并不是指物理结构上的配置，而是用于指电路图上的配置。

[0051] 第1带阻滤波器10A包括电路结构上离第1输入输出端口3最近的第1输入输出端10Aa和电路结构上离第2输入输出端口4最近的第2输入输出端10Ab。第1输入输出端10Aa与
第1输入输出端口3连接。

[0052] 第2带阻滤波器10B包括电路结构上离第2输入输出端口4最近的第1输入输出端10Ba和电路结构上离第1输入输出端口3最近的第2输入输出端10Bb。第1输入输出端10Ba与
第2输入输出端口4连接。

[0053] 带通滤波器15包括电路结构上离第1输入输出端口3最近的第1输入输出端15a和电路结构上离第2输入输出端口4最近的第2输入输出端15b。带通滤波器15的第1输入输出
端15a与第1带阻滤波器10A的第2输入输出端10Ab连接。带通滤波器15的第2输入输出端15b
与第2带阻滤波器10B的第2输入输出端10Bb连接。

[0054] 带通滤波器15进一步包括至少1个两端开放型的第1共振器。在本实施方式中，带通滤波器15包括以电路结构上相邻的2个第1共振器电磁耦合的方式构成的多个第1共振
器，作为至少1个第1共振器。

[0055] 在本实施方式中，尤其是多个第1共振器包括电路结构上离第1输入输出端口3最近的第1输入输出级共振器51、电路结构上离第2输入输出端口4最近的第2输入输出级共振
器56、电路结构上位于第1输入输出级共振器51与第2输入输出级共振器56之间的至少1个
中间共振器。在本实施方式中，尤其是至少1个中间共振器为4个中间共振器52、53、54、55。
因此，在本实施方式中，带通滤波器15包括6个共振器51～56。6个共振器51～56均为两端开
放型的第1共振器且为1/2波长共振器。

[0056] 6个共振器51、52、53、54、55、56在电路结构上从第1输入输出端口3侧起依次配置。共振器51～56按以下构成，共振器51、52在电路结构上相邻而电磁耦合，共振器52、53在电
路结构上相邻而电磁耦合，共振器53、54在电路结构上相邻而电磁耦合，共振器54、55在电
路结构上相邻而电磁耦合，共振器55、56在电路结构上相邻而电磁耦合。此外，在本实施方
式中，尤其在电路结构上相邻的2个共振器之间的电磁耦合电容耦合。

[0057] 带通滤波器15进一步包括用以实现共振器51、52间的电容耦合的电容器C12、用以实现共振器52、53间的电容耦合的电容器C23、用以实现共振器53、54间的电容耦合的电容
器C34、用以实现共振器54、55间的电容耦合的电容器C45和用以实现共振器55、56间的电容
耦合的电容器C56。

[0058] 此处，将包括以在电路结构上相邻的2个共振器耦合的方式构成的3个以上共振器的带通滤波器的、电路结构上不相邻的2个共振器之间的电磁耦合称为转移耦合(飞越耦
合)。如以下说明的那样，带通滤波器15具有2个转移耦合。

[0059] 在本实施方式中，6个共振器51～56中在电路结构上离第1输入输出端口3第2近的共振器52与6个共振器51～56中电路结构上离第2输入输出端口4第2近的共振器55虽然在
电路结构上不相邻但是磁耦合。

[0060] 此外，在本实施方式中，6个共振器51～56中在电路结构上离第1输入输出端口3最近的共振器51与6个共振器51～56中离电路结构上第2输入输出端口4最近的共振器56虽然
在电路结构上不相邻但是电容耦合。在图2中，标注附图标记C16的电容器的标记表示共振
器51、56间的电容耦合。

[0061] 带通滤波器15进一步包括设置在第1输入输出端15a与共振器51之间的电容器C1和设置在第2输入输出端15b与共振器56之间的电容器C2。

[0062] 第1带阻滤波器10A进一步包括连接第1输入输出端10Aa与第2输入输出端10Ab的连接路径11A和与连接路径11A耦合的共振器12A。共振器12A对应于本发明中的第2共振器。
连接路径11A包括阻抗转换器14A。阻抗转换器14A包括图1所示的通孔线路部14AT。通孔线
路部14AT包括设置在层叠体2内的至少1个通孔。

[0063] 共振器12A包括构成分布常数线路的导体线路13A。导体线路13A具有与连接路径11A直接连接的第1端13Aa和在电路结构上离连接路径11A最远的第2端13Ab。第2端13Ab开
放。

[0064] 第2带阻滤波器10B进一步包括连接第1输入输出端10Ba与第2输入输出端10Bb的连接路径11B和与连接路径11B耦合的共振器12B。共振器12B对应于本发明中的第2共振器。
连接路径11B包括阻抗转换器14B。阻抗转换器14B包括图1所示的通孔线路部14BT。通孔线
路部14BT包括设置在层叠体2内的至少1个通孔。

[0065] 共振器12B包括构成分布常数线路的导体线路13B。导体线路13B具有与连接路径11B直接连接的第1端13Ba和在电路结构上离连接路径11B最远的第2端13Bb。第2端13Bb开
放。

[0066] 如图1所示，层叠型滤波器装置1进一步包括屏蔽部件6和耦合调节部7。屏蔽部件6由导体构成，与层叠体2一体化地形成。屏蔽部件6接地。屏蔽部件6具有防止电磁波向层叠
型滤波器装置1的周围辐射的功能。耦合调节部7由导体构成，在层叠体2内设置，与屏蔽部
件6电连接。

[0067] 此处，如图1所示那样定义X方向、Y方向和Z方向。X方向、Y方向和Z方向相互正交。在本实施方式中，以多个电介质层的层叠方向(在图1中为朝向上侧的方向)为Z方向。

[0068] 层叠体2具有长方体形状。层叠体2具有位于Z方向上的层叠体2的两端的第1端面2A和第2端面2B，以及连接第1端面2A与第2端面2B的4个侧面2C、2D、2E、2F。第1端面2A还是
层叠体2的下表面。第2端面2B还是层叠体2的上表面。侧面2C、2D位于X方向上的层叠体2的
两端。侧面2E、2F位于Y方向上的层叠体2的两端。

[0069] 屏蔽部件6包括在Z方向上空出间隔配置的第1部分61和第2部分62，以及连接第1部分61与第2部分62的连接部63。第1部分61、第2部分62和连接部63以包围6个共振器51～
56的方式配置。第1部分61由导体层313构成。第2部分62由导体层471构成。

[0070] 共振器51、52、53、54、55、56分别具有由导体的线路构成的共振器导体部510、520、530、540、550、560。共振器导体部510、520、530、540、550、560分别向与Z方向正交的方向延
伸。

[0071] 共振器导体部510、520、530、540、550、560分别具有处于线路的两端并开放的第1端和第2端。共振器导体部510、520、530、540、550、560分别具有与带通滤波器15的通带的中
心频率对应的波长的1/2或与其相近的长度。

[0072] 耦合调节部7用于调节共振器51、56间的电容耦合的大小和共振器52、55间的磁耦合的大小。耦合调节部7向Z方向延伸，与第1部分61和第2部分62相接。耦合调节部7的一部
分以从共振器导体部510与共振器导体部560之间通过的方式延伸。耦合调节部7的另一部
分以从共振器导体部520与共振器导体部550之间通过的方式延伸。

[0073] 此外，耦合调节部7包括多个通孔列7T。在图1中，以圆柱表示各个通孔列7T。多个通孔列7T分别包括串联连接的2个以上的通孔。多个通孔列7T分别向Z方向延伸。此外，多个
通孔列7T以在X方向上并列的方式排列。在本实施方式中，通孔列7T的数量为7。

[0074] 屏蔽部件6的连接部63包括多个通孔列63T。在图1中，以圆柱表示各个通孔列63T。在图1中，7个通孔列7T以外的以多个圆柱表示的多个通孔列全部为通孔列63T。多个通孔列
63T分别包括串联连接的2个以上的通孔。多个通孔列63T分别向Z方向延伸。

[0075] 接着，参照图3至图9，对构成层叠体2的多个电介质层、在该多个电介质层形成的多个导体层和多个通孔的结构的一个例子进行说明。在该例子中，层叠体2具有层叠的17层
电介质层。以下，将该17层电介质层由下至上依次称为第1层至第17层电介质层。此外，将第
1层至第17层电介质层以附图标记31～47表示。在图3至图8中，多个圆表示多个通孔。

[0076] 图3表示第1层电介质层31的图案形成面。在电介质层31的图案形成面，形成有构成第1输入输出端口3的导体层311、构成第2输入输出端口4的导体层312和构成屏蔽部件6
的第1部分61的导体层313。

[0077] 此外，在电介质层31，形成有与导体层311连接的通孔31T1和与导体层312连接的通孔31T2。在电介质层31，进一步形成有构成7个通孔列7T的一部分的7个通孔7T1和构成多
个通孔列63T的一部分的多个通孔63T1。在图3中，通孔31T1、31T2、7T1以外的以多个圆表示
的多个通孔全部为通孔63T1。通孔7T1、63T1与导体层313连接。

[0078] 图4表示第2层电介质层32的图案形成面。在电介质层32的图案形成面，形成有构成导体线路13A的导体层321和构成导体线路13B的导体层322。导体层321、322分别具有位
于彼此相反侧的第1端和第2端。在导体层321的第1端的附近部分，连接有在第1层电介质层
31形成的通孔31T1。在导体层322的第1端的附近部分，连接有在第1层电介质层31形成的通
孔31T2。导体层321的第2端的附近的一部分和导体层322的第2端的附近的一部分隔着电介
质层31与图3所示的导体层313相对。

[0079] 此外，在电介质层32，形成有与导体层321的第1端的附近部分连接的通孔32T1和与导体层322的第1端的附近部分连接的通孔32T2。在电介质层32，进一步形成有构成7个通
孔列7T的一部分的7个通孔7T2。在7个通孔7T2连接有图3所示的7个通孔7T1。

[0080] 在电介质层32，进一步形成有构成多个通孔列63T的一部分的多个通孔63T2。在图4中，通孔32T1、32T2、7T2以外的以多个圆表示的多个通孔全部为通孔63T2。在多个通孔
63T2连接有图3所示的多个通孔63T1。

[0081] 图5表示第3层至第7层电介质层33～37的图案形成面。在电介质层33～37分别形成有通孔33T1、33T2。在形成于第3层电介质层33的通孔33T1、33T2，分别连接有图4所示的
通孔32T1、32T2。

[0082] 在电介质层33～37分别进一步形成有构成7个通孔列7T的一部分的7个通孔7T3。在形成于第3层电介质层33的7个通孔7T3，连接有图4所示的7个通孔7T2。

[0083] 在电介质层33～37分别进一步形成有构成多个通孔列63T的一部分的多个通孔63T3。在图5中，通孔33T1、33T2、7T3以外的以多个圆表示的多个通孔全部为通孔63T3。在形
成于第3层电介质层33的多个通孔63T3，连接有图4所示的多个通孔63T2。

[0084] 电在介质层33～37，上下相邻的相同附图标记的通孔彼此相互连接。

[0085] 图6表示第8层电介质层38的图案形成面。在电介质层38的图案形成面，形成有用于构成图2所示的电容器C1的导体层381和用于构成图2所示的电容器C2的导体层382。在导
体层381，连接有在第7层电介质层37形成的通孔33T1。在导体层382，连接有在第7层电介质
层37形成的通孔33T2。

[0086] 在电介质层38的图案形成面，进一步形成有分别用于构成图2所示的电容器C12、C23、C34、C45、C56的导体层383、384、385、386、387。

[0087] 此外，在电介质层38，形成有构成7个通孔列7T的一部分的7个通孔7T8。在7个通孔7T8，连接有在第7层电介质层37形成的7个通孔7T3。

[0088] 在电介质层38，进一步形成有构成多个通孔列63T的一部分的多个通孔63T8。在图6中，7个通孔7T8以外的以多个圆表示的多个通孔全部为通孔63T8。在多个通孔63T8，连接
有在第7层电介质层37形成的多个通孔63T3。

[0089] 图7表示第9层电介质层39的图案形成面。在电介质层39的图案形成面，形成有共振器导体部510、520、530、540、550、560。共振器导体部510包括作为线路的两端的第1端51a
和第2端51b。共振器导体部520包括作为线路的两端的第1端52a和第2端52b。共振器导体部
530包括作为线路的两端的第1端53a和第2端53b。共振器导体部540包括作为线路的两端的
第1端54a和第2端54b。共振器导体部550包括作为线路的两端的第1端55a和第2端55b。共振
器导体部560包括作为线路的两端的第1端56a和第2端56b。

[0090] 在图7中，对各共振器导体部510、520、530、540、550、560，以粗箭头表示连接第1端与第2端的最短路径51P、52P、53P、54P、55P、56P。各最短路径对应各共振器导体部的最短电
流路径。

[0091] 共振器导体部510、560分别向Y方向延伸。此外，共振器导体部510、560按存在与它们交叉而向Y方向延伸的1个直线的位置关系配置。共振器导体部510的第2端51b与共振器
导体部560的第2端56b隔着规定的间隔相邻。第2端51b与第2端56b的间隔与共振器导体部
510、560各自的长度相比非常小。

[0092] 共振器导体部520、550分别向X方向延伸。此外，共振器导体部520、550隔着规定的间隔在Y方向上相邻。共振器导体部520、550的间隔与共振器导体部520、550各自的长度相
比非常小。

[0093] 共振器导体部520的第1端52a配置在共振器导体部510的第2端51b的附近。共振器导体部550的第1端55a配置在共振器导体部560的第2端56b的附近。

[0094] 共振器导体部530包括第1部分53A、第2部分53B和第3部分53C。第1部分53A包括第1端53a，第2部分53B包括第2端53b。第1部分53A向Y方向延伸第2部分53B向X方向延伸。第3
部分53C将第1部分53A的与第1端53a相反侧的端部和第2部分53B的与第2端53b相反侧的端
部连接。在图7中，以虚线表示第1部分53A与第3部分53C的边界和第2部分53B与第3部分53C
的边界。第1端53a配置在共振器导体部520的第2端52b的附近。

[0095] 共振器导体部540包括第1部分54A、第2部分54B和第3部分54C。第1部分54A包括第1端54a，第2部分54B包括第2端54b。第1部分54A向Y方向延伸，第2部分54B向X方向延伸。第3
部分54C将第1部分54A的与第1端54a相反侧的端部和第2部分54B的与第2端54b相反侧的端
部连接。在图7中，以虚线表示第1部分54A与第3部分54C的边界和第2部分54B与第3部分54C
的边界。第1端54a配置在共振器导体部550的第2端55b的附近。

[0096] 共振器导体部530的第1端53a与共振器导体部540的第1端54a隔着规定的间隔相邻。

[0097] 在电介质层39的图案形成面，进一步形成有构成耦合调节部7的一部分的导体层7C。导体层7C向X方向延伸。导体层7C的一部分位于共振器导体部510与共振器导体部560之
间。导体层7C的另一部分位于共振器导体部520与共振器导体部550之间。

[0098] 此外，在电介质层39，形成有构成7个通孔列7T的一部分的7个通孔7T9。7个通孔7T9与导体层7C连接。此外，在7个通孔7T9连接有图6所示的7个通孔7T8。

[0099] 电介质层39，进一步形成有构成多个通孔列63T的一部分的多个通孔63T9。在图7中，7个通孔7T9以外的以多个圆表示的多个通孔全部为通孔63T9。在多个通孔63T9连接有
图6所示的多个通孔63T8。

[0100] 图8表示第10层至第16层电介质层40～46的图案形成面。在电介质层40～46分别形成有构成7个通孔列7T的一部分的7个通孔7T10。在形成于第10层电介质层40的7个通孔
7T10，连接有图7所示的7个通孔7T9。

[0101] 电介质层40～46分别进一步形成有构成多个通孔列63T的一部分的多个通孔63T10。在图8中，7个通孔7T10以外的以多个圆表示的多个通孔全部为通孔63T10。在形成于
第10层电介质层40的多个通孔63T10，连接有图7所示的多个通孔63T9。

[0102] 在电介质层40～46，上下相邻的相同附图标记的通孔彼此相互连接。

[0103] 图9表示第17层电介质层47的图案形成面。在电介质层47的图案形成面，形成有构成屏蔽部件6的第2部分62的导体层471。在导体层471，连接有在第16层电介质层46形成的
通孔7T10、63T10。

[0104] 本实施方式的层叠型滤波器装置1以第1层电介质层31的图案形成面朝下、第17层电介质层47的与图案形成面相反侧的面朝上的方式层叠第1层至第17层电介质层31～47而
构成。

[0105] 共振器51～56各自的共振器导体部510、520、530、540、550、560在Z方向上配置在层叠体2内的相同位置。

[0106] 以下，对图2所示的层叠型滤波器装置1的电路的构成要素与图3至图9所示的层叠体2的构成要素的对应关系进行说明。

[0107] 首先，说明带通滤波器15。构成第1输入输出端口3的导体层311通过通孔31T1、32T1、33T1和导体层321与图6所示的导体层381连接。导体层381隔着电介质层38与图7所示
的共振器导体部510的第1端51a的附近部分相对。图2所示的电容器C1由导体层381、共振器
导体部510和它们之间的电介质层38构成。

[0108] 构成第2输入输出端口4的导体层312通过通孔31T2、32T2、33T2和导体层322与图6所示的导体层382连接。导体层382隔着电介质层38与图7所示的共振器导体部560的第1端
56a的附近部分相对。图2所示的电容器C2由导体层382、共振器导体部560和之间的电介质
层38构成。

[0109] 图6所示的导体层383隔着电介质层38，与共振器导体部510的第2端51b的附近部分和共振器导体部520的第1端52a的附近部分相对。图2所示的电容器C12由导体层383、共
振器导体部510、520和它们之间的电介质层38构成。

[0110] 图6所示的导体层384隔着电介质层38，与共振器导体部520的第2端52b的附近部分和共振器导体部530的第1端53a的附近部分相对。图2所示的电容器C23由导体层384、共
振器导体部520、530和它们之间的电介质层38构成。

[0111] 图6所示的导体层385隔着电介质层38，与共振器导体部530的第1端53a的附近部分和共振器导体部540的第1端54a的附近部分相对。图2所示的电容器C34由导体层385、共
振器导体部530、540和它们之间的电介质层38构成。

[0112] 图6所示的导体层386隔着电介质层38，与共振器导体部540的第1端54a的附近部分和共振器导体部550的第2端55b的附近部分相对。图2所示的电容器C45由导体层386、共
振器导体部540、550和它们之间的电介质层38构成。

[0113] 图6所示的导体层387隔着电介质层38，与共振器导体部550的第1端55a的附近部分和共振器导体部560的第2端56b的附近部分相对。图2所示的电容器C56由导体层387、共
振器导体部550、560和它们之间的电介质层38构成。

[0114] 接着，说明第1带阻滤波器10A。图2所示的连接路径11A和阻抗转换器14A由通孔31T1、32T1、33T1和导体层321构成。阻抗转换器14A包括通孔线路部14AT。通孔线路部14AT
包括通孔31T1、32T1、33T1。

[0115] 构成共振器12A的导体线路13A由图4所示的导体层321构成。导体层321与通孔31T1的连接位置对应导体线路13A的第1端13Aa。如图4所示，导体线路13A的第2端13Ab是在
导体层321离导体层321与通孔31T1的连接位置最远的端部。

[0116] 共振器12A为1/4波长共振器。共振器12A的共振频率是与第1带阻滤波器10A的阻带的中心频率一致的或与其相近的频率。导体线路13A的第1端13Aa至第2端13Ab的距离是
与第1带阻滤波器10A的阻带的中心频率对应的波长的1/4或与其相近的值。

[0117] 接着，说明第2带阻滤波器10B。图2所示的连接路径11B和阻抗转换器14B由通孔31T2、32T2、33T2和导体层322构成。阻抗转换器14B包括通孔线路部14BT。通孔线路部14BT
包括通孔31T2、32T2、33T2。

[0118] 构成共振器12B的导体线路13B由图4所示的导体层322构成。导体层322与通孔31T2的连接位置对应导体线路13B的第1端13Ba。如图4所示，导体线路13B的第2端13Bb是在
导体层322离导体层322与通孔31T2的连接位置最远的端部。

[0119] 共振器12B为1/4波长共振器。共振器12B的共振频率是与第2带阻滤波器10B的阻带的中心频率一致或与其相近的频率。导体线路13B的第1端13Ba至第2端13Bb的距离是与
第2带阻滤波器10B的阻带的中心频率的波长的1/4或与其相近的值。

[0120] 接着，说明耦合调节部7和屏蔽部件6。耦合调节部7由7个通孔列7T和图7所示的导体层7C构成。7个通孔列7T分别通过在Z方向上串联连接通孔7T1、7T2、7T3、7T8、7T9、7T10而
构成。

[0121] 屏蔽部件6包括第1部分61，第2部分62和连接部63。第1部分61由导体层313构成。第2部分62由导体层471构成。连接部63包括多个通孔列63T。多个通孔列63T分别通过在Z方
向上串联连接通孔63T1、63T2、63T3、63T8、63T9、63T10而构成。

[0122] 接着，说明本实施方式的层叠型滤波器装置1的特征。带通滤波器15例如以使得通带处于10～30GHz的准毫米波段或30～300GHz的毫米波段的方式进行设计和构成。

[0123] 带通滤波器15包括6个共振器51～56。6个共振器51～56均为两端开放型的第1共振器。构成共振器51～56的共振器导体部510、520、530、540、550、560分别具有处于线路的
两端并开放的第1端和第2端。在各个共振器导体部510、520、530、540、550、560并不连接通
孔。

[0124] 在本实施方式中，通过对共振器51～56采用两端开放型的第1共振器，能够将共振器导体部510、520、530、540、550、560分别由结构单纯且不连接通孔的导体层构成。由此，能
够使用层叠体2高精度地制作共振器51～56，其结果是，能够抑制带通滤波器15的特性的偏
差。

[0125] 共振器导体部510、520、530、540、550、560各自除了具有决定带通滤波器15的通带的基本共振频率的基本共振模式以外，还存在具有1个以上高次谐波共振模式的情况，该高
次谐波共振模式是基于1个以上的次数的高次谐波的共振模式。1个以上高次谐波共振模式
中，共振频率最低的高次谐波共振模式(以下，称为最低次高次谐波共振模式。)的共振频率
为基本共振频率的2倍的频率。在带通滤波器15中，根据共振器导体部510、520、530、540、
550、560各自的最低次高次谐波共振模式，分别存在作为比带通滤波器15的通带高的频率
区域且为包含通带的中心频率的2倍的频率的频率区域的、衰减特性悪化的问题。

[0126] 本实施方式的层叠型滤波器装置1除带通滤波器15以外还包括第1和第2带阻滤波器10A、10B。第1和第2带阻滤波器10A、10B在第1输入输出端口3与第2输入输出端口4之间的
插入损耗的频率特性中，与没有第1和第2带阻滤波器10A、10B的情况相比，使带通滤波器15
的通带的中心频率的2倍的频率的插入损耗大。第1和第2带阻滤波器10A、10B各自的阻带的
中心频率为带通滤波器15的通带的中心频率的2倍或与其相近的值。由此，作为层叠型滤波
器装置1的整体的特性来看，能够防止比带通滤波器15的通带高的频率区域的衰减特性的
悪化。

[0127] 通过以上说明，根据本实施方式，包括带通滤波器15的层叠型滤波器装置1，其能够抑制带通滤波器15的特性的偏差，且能够防止比带通滤波器15的通带高的频率区域的衰
减特性的悪化。

[0128] 第1带阻滤波器10A包括共振器12A和阻抗转换器14A。共振器12A包括构成分布常数线路的导体线路13A。阻抗转换器14A包括通孔线路部14AT。同样，第2带阻滤波器10B包括
共振器12B和阻抗转换器14B。共振器12B包括构成分布常数线路的导体线路13B。阻抗转换
器14B包括通孔线路部14BT。这样的结构的第1和第2带阻滤波器10A、10B能够使用层叠体2
高精度地制作。因此，根据根据本实施方式，能够抑制第1和第2带阻滤波器10A、10B的特性
的偏差。

[0129] 此外，在本实施方式中，阻抗转换器14A、14B分别包括通孔线路部14AT、14BT，由此，与阻抗转换器14A、14B仅由导体线路构成的情况相比，能够使垂直投影于层叠体2的第1
端面2A的阻抗转换器14A、14B的投影像的面积小。由此，在安装层叠型滤波器装置1的基板，
能够使层叠型滤波器装置1的占有面积小。

[0130] 在本实施方式中，输入输出级共振器的共振器导体部的最短路径的最优长度根据与该输入输出级共振器连接的带阻滤波器的第2共振器的阻抗变化。即，第1输入输出级共
振器51的共振器导体部510的最短路径51P的最优长度与第1带阻滤波器10A的共振器12A的
阻抗相应地变化。此外，最短路径51P的最优长度比没有第1带阻滤波器10A时短。同样，第2
输入输出级共振器56的共振器导体部560的最短路径56P的最优长度与第2带阻滤波器10B
的共振器12B的阻抗相应地变化。此外，最短路径56P的最优长度比没有第2带阻滤波器10B
时短。

[0131] 在本实施方式中，根据上述的特征，如图7所示那样，共振器导体部510、560的最短路径51P、56P比中间共振器52～55的共振器导体部520、530、540、550的最短路径52P、53P、
54P、55P短。根据本实施方式，由于最短路径51P、56P短，所以在安装层叠型滤波器装置1的
基板，能够使层叠型滤波器装置1的占有面积小。

[0132] 以下，参照模拟的结果，对上述的特征进行详细说明。图10表示带通滤波器15的插入损耗和反射损耗的频率特性的一个例子。图11表示层叠型滤波器装置1的第1实施例的插
入损耗和反射损耗的频率特性。图12表示层叠型滤波器装置1的第2实施例的插入损耗和反
射损耗的频率特性。图13表示层叠型滤波器装置1的第3实施例的插入损耗和反射损耗的频
率特性。图10至图13所示的插入损耗和反射损耗的频率特性通过模拟求取。

[0133] 以下，将插入损耗的值和反射损耗的值统称为衰减量。在图10至图13中，横轴表示频率，纵轴表示衰减量。在图10中，用标注附图标记80IL的曲线表示插入损耗的频率特性，
用标注附图标记80RL的曲线表示反射损耗的频率特性。在图11中，用标注附图标记81IL的
曲线表示插入损耗的频率特性，用标注附图标记81RL的曲线表示反射损耗的频率特性。图
12，用标注附图标记82IL的曲线表示插入损耗的频率特性，用标注附图标记82RL的曲线表
示反射损耗的频率特性。图13，用标注附图标记83IL的曲线表示插入损耗的频率特性，用标
注附图标记83RL的曲线表示反射损耗的频率特性。

[0134] 图10所示的带通滤波器15的插入损耗的频率特性80IL与没有第1和第2带阻滤波器10A、10B的情况下的层叠型滤波器装置1的插入损耗即第1输入输出端口3与第2输入输出
端口4之间的插入损耗的频率特性相当。此外，图10所示的带通滤波器15的反射损耗的频率
特性80RL与没有第1和第2带阻滤波器10A、10B的情况下的层叠型滤波器装置1的反射损耗
的频率特性相当。图11至图13所示的插入损耗的频率特性81IL、82IL、83IL均为第1输入输
出端口3与第2输入输出端口4之间的插入损耗的频率特性。

[0135] 在第1实施例中，令共振器12A、12B的阻抗为50ohm(欧姆)。在第2实施例中，令共振器12A、12B的阻抗为35ohm。在第3实施例中，令共振器12A、12B的阻抗为20ohm。

[0136] 在图10至图13所示的例子中，带通滤波器15的通带大致相同。通带为从插入损耗的最小值起插入损耗增大3dB的2个频率之间的频段。在图10至图13所示的例子中，通带的
中心频率为约28GHz。

[0137] 此外，在图10至图13所示的例子中，将最短路径51P、56P的长度设定为最优长度。以下，称为最短路径51P、56P的最优长度、最优最短路径长度。最优最短路径长度为带通滤
波器15的通带的反射损耗的值(衰减量)最大时的最短路径51P、56P的长度。

[0138] 比较图10与图11至图13可知，通过设置第1和第2带阻滤波器10A、10B，在第1输入输出端口3与第2输入输出端口4之间的插入损耗的频率特性中，与没有第1和第2带阻滤波
器10A、10B的情况相比，带通滤波器15的通带的中心频率的2倍的频率的插入损耗更大。

[0139] 最优最短路径长度在图10所示的例子中为1583μm，在第1实施例中为1249μm，在第2实施例中为1100μm，在第3实施例中为854μm。

[0140] 图14是表示第1至第3实施例的第2共振器(12A、12B)的阻抗与最优最短路径长度的关系的特性图。在图14中，横轴表示第2共振器的阻抗，纵轴表示最优最短路径长度。由图
14可知，最优最短路径长度与第2共振器的阻抗相应地变化。具体而言，如图14所示，第2共
振器的阻抗越大，最优最短路径长度就越长。没有第1和第2带阻滤波器10A、10B的情况是
指，第2共振器的阻抗接近无限大的情况。

[0141] [第2实施方式]

[0142] 接着，说明本发明的第2实施方式的层叠型滤波器装置100。层叠型滤波器装置100的电路结构与第1实施方式的层叠型滤波器装置1相同，如图2所示。因此，层叠型滤波器装
置100包括第1输入输出端口3、第2输入输出端口4、第1带阻滤波器10A、第2带阻滤波器10B
和带通滤波器15。

[0143] 图15是表示层叠型滤波器装置100的结构的立体图。如图15所示，层叠型滤波器装置100包括层叠体102。层叠体102包括层叠的多个电介质层和多个导体层。第1输入输出端
口3和第2输入输出端口4与层叠体102一体化地形成。第1和第2带阻滤波器10A、10B和带通
滤波器15使用层叠体102构成。

[0144] 层叠型滤波器装置100进一步包括屏蔽部件106和耦合调节部107。屏蔽部件106由导体构成，与层叠体102一体化地形成。屏蔽部件106接地。屏蔽部件106具有防止电磁波向
层叠型滤波器装置100的周围辐射的功能。耦合调节部107由导体构成，设置在层叠体102
内，与屏蔽部件106电连接。

[0145] 此处，如图15所示那样定义X方向、Y方向和Z方向。X方向、Y方向和Z方向相互正交。在本实施方式中，以多个电介质层的层叠方向(在图15中为朝向上侧的方向)为Z方向。

[0146] 层叠体102具有长方体形状。层叠体102具有位于Z方向上的层叠体102的两端的第1端面102A和第2端面102B，以及连接第1端面102A与第2端面102B的4个侧面102C、102D、
102E、102F。第1端面102A还是层叠体102的下表面。第2端面102B还是层叠体102的上表面。
侧面102C、102D位于X方向上的层叠体102的两端。侧面102E、102F位于Y方向上的层叠体102
的两端。

[0147] 屏蔽部件106包括在Z方向上空出间隔配置的第1部分161和第2部分162，以及连接第1部分161与第2部分162的连接部163。第1部分161、第2部分162和连接部163以包围带通
滤波器15的6个共振器51～56的方式配置。第1部分161由导体层1310构成。第2部分162由导
体层1470构成。

[0148] 共振器51、52、53、54、55、56分别具有由导体的线路构成的共振器导体部1510、1520、1530、1540、1550、1560。共振器导体部1510、1520、1530、1540、1550、1560分别向与Z方
向正交的方向延伸。

[0149] 共振器导体部1510、1520、1530、1540、1550、1560分别具有处于线路的两端并开放的第1端和第2端。共振器导体部1510、1520、1530、1540、1550、1560分别具有与带通滤波器
15的通带的中心频率对应的波长的1/2或与其相近的长度。

[0150] 耦合调节部107用于调节共振器51、56间的电容耦合的大小和共振器52、55间的磁耦合的大小。耦合调节部107向Z方向延伸，与第1部分161和第2部分162相接。耦合调节部
107的一部分以从共振器导体部1510与共振器导体部1560之间通过的方式延伸。耦合调节
部107的另一部分以从共振器导体部1520与共振器导体部1550之间通过的方式延伸。

[0151] 此外，耦合调节部107包括多个通孔列107T。在图15中，以圆柱表示各个通孔列107T。多个通孔列107T分别包括串联连接的2个以上的通孔。多个通孔列107T分别向Z方向
延伸。此外，多个通孔列107T以在X方向上并列的方式排列。在本实施方式中，通孔列107T的
数量为6。

[0152] 屏蔽部件106的连接部163包括多个通孔列163T。在图15中，以圆柱表示各个通孔列163T。在图15中，6个通孔列107T以外的以多个圆柱表示的多个通孔列全部为通孔列
163T。多个通孔列163T分别包括串联连接的2个以上的通孔。多个通孔列163T分别向Z方向
延伸。

[0153] 接着，参照图17至图29，对构成层叠体102的多个电介质层、在该多个电介质层形成的多个导体层和多个通孔的结构的一个例子进行说明。在该例子中，层叠体102具有层叠
的16层电介质层。以下，将该16层电介质层由下至上依次称为第1层至第16层电介质层。此
外，将第1层至第16层电介质层以附图标记131～146表示。在图17至图27中，电介质层的图
案形成面为电介质层的下表面。在图17至图27中，以从电介质层的顶面看的状态表示在图
案形成面形成的导体层。第16层电介质层146具有作为电介质层146的下表面的第1图案形
成面和作为电介质层146的上表面的第2图案形成面。在图28中，以从电介质层146的顶面看
的状态表示在第1图案形成面形成的导体层。图29表示第2图案形成面。此外，在图17至图
28，多个圆表示多个通孔。

[0154] 图17表示第1层电介质层131的图案形成面。在电介质层131的图案形成面，形成有构成屏蔽部件106的第1部分161的导体层1310和构成第1输入输出端口3的导体层1311。在
导体层1310，形成有圆形的孔1310a。导体层1311配置在孔1310a的内侧，不与导体层1310相
接。

[0155] 此外，在电介质层131，形成有与导体层1311连接的通孔131T1、构成6个通孔列107T的一部分的6个通孔107T1和构成多个通孔列163T的一部分的多个通孔163T1。在图17
中，通孔131T1、107T1以外的以多个圆表示的多个通孔全部为通孔163T1。通孔107T1、163T1
与导体层1310连接。

[0156] 图18表示第2层电介质层132的图案形成面。在电介质层132的图案形成面形成有构成导体线路13A的导体层1321。导体层1321具有位于彼此相反侧的第1端和第2端13Ab。导
体层1321的第2端13Ab的附近的一部分隔着电介质层131与图17所示的导体层1310相对。

[0157] 此外，在电介质层132，形成有与导体层1321的第1端的附近部分连接的通孔132T1。在通孔132T1，连接有在第1层电介质层131形成的通孔131T1。在电介质层132，进一
步形成有构成6个通孔列107T的一部分的6个通孔107T2。在6个通孔107T2连接有图17所示
的6个通孔107T1。

[0158] 在电介质层132，进一步形成有构成多个通孔列163T的一部分的多个通孔163T2。在图18，通孔132T1、107T2以外的以多个圆表示的多个通孔全部为通孔163T2。在多个通孔
163T2连接有图17所示的多个通孔163T1。

[0159] 图19表示第3层和第4层电介质层133、134的图案形成面。在电介质层133、134分别形成有通孔133T1。在形成于第3层电介质层133的通孔133T1，连接有图18所示的通孔
132T1。

[0160] 电介质层133、134，分别进一步形成有构成6个通孔列107T的一部分的6个通孔107T3。在形成于第3层电介质层133的6个通孔107T3连接有图18所示的6个通孔107T2。

[0161] 电介质层133、134分别进一步形成有构成多个通孔列163T的一部分的多个通孔163T3。在图19中，通孔133T1、107T3以外的以多个圆表示的多个通孔全部为通孔163T3。在
形成于第3层电介质层133的多个通孔163T3，连接有图18所示的多个通孔163T2。

[0162] 在电介质层133、134，上下相邻的相同附图标记的通孔彼此相互连接。

[0163] 图20表示第5层电介质层135的图案形成面。在电介质层135的图案形成面形成有导体层1351。在导体层1351，连接有在第4层电介质层134形成的通孔133T1。

[0164] 此外，在电介质层135，形成有与导体层1351连接的通孔135T1。在电介质层135，进一步形成有构成6个通孔列107T的一部分的6个通孔107T5。在6个通孔107T5，连接有在第4
层电介质层134形成的6个通孔107T3。

[0165] 在电介质层135，进一步形成有构成多个通孔列163T的一部分的多个通孔163T5。在图20中，通孔135T1、107T5以外的以多个圆表示的多个通孔全部为通孔163T5。在多个通
孔163T5，连接有在第4层电介质层134形成的多个通孔163T3。

[0166] 图21表示第6层和第7层电介质层136、137的图案形成面。在电介质层136、137分别形成有通孔136T1。在形成于第6层电介质层136的通孔136T1，连接有图20所示的通孔
135T1。

[0167] 在电介质层136、137分别进一步形成有构成6个通孔列107T的一部分的6个通孔107T6。在形成于第6层电介质层136的6个通孔107T6，连接有图20所示的6个通孔107T5。

[0168] 在电介质层136、137分别进一步形成有构成多个通孔列163T的一部分的多个通孔163T6。在图21中，通孔136T1、107T6以外的以多个圆表示的多个通孔全部为通孔163T6。在
形成于第6层电介质层136的多个通孔163T6，连接有图20所示的多个通孔163T5。

[0169] 在电介质层136、137，上下相邻的相同附图标记的通孔彼此相互连接。

[0170] 图22表示第8层电介质层138的图案形成面。在电介质层138的图案形成面，形成有用于构成图2所示的电容器C1的导体层1381。在导体层1381，连接有在第7层电介质层137形
成的通孔136T1。

[0171] 在电介质层138的图案形成面，进一步形成有分别用于构成图2所示的电容器C12、C23、C34、C45、C56的导体层1382、1383、1384、1385、1386。

[0172] 此外，在电介质层138形成有构成6个通孔列107T的一部分的6个通孔107T8。在6个通孔107T8，连接有在第7层电介质层137形成的6个通孔107T6。

[0173] 在电介质层138，进一步形成有构成多个通孔列163T的一部分的多个通孔163T8。在图22中，6个通孔107T8以外的以多个圆表示的多个通孔全部为通孔163T8。在多个通孔
163T8，连接有在第7层电介质层137形成的多个通孔163T6。

[0174] 图23表示第9层电介质层139的图案形成面。在电介质层139的图案形成面，形成有共振器导体部1510、1520、1530、1540、1550、1560。共振器导体部1510包括作为线路的两端
的第1端51a和第2端51b。共振器导体部1520包括作为线路的两端的第1端52a和第2端52b。
共振器导体部1530包括作为线路的两端的第1端53a和第2端53b。共振器导体部1540包括作
为线路的两端的第1端54a和第2端54b。共振器导体部1550包括作为线路的两端的第1端55a
和第2端55b。共振器导体部1560包括作为线路的两端的第1端56a和第2端56b。

[0175] 在图23，对共振器导体部1510、1520、1530、1540、1550、1560，分别以表示粗箭头连结第1端与第2端的最短路径51P、52P、53P、54P、55P、56P。

[0176] 共振器导体部1510、1560分别向Y方向延伸。此外，共振器导体部1510、1560按存在与它们交叉而向Y方向延伸的1个直线的位置关系配置。共振器导体部1510的第2端51b与共
振器导体部1560的第2端56b隔着规定的间隔相邻。第2端51b与第2端56b的间隔与共振器导
体部1510、1560各自的长度相比充分小。

[0177] 共振器导体部1520、1550分别向X方向延伸。此外，共振器导体部1520、1550隔着规定的间隔在Y方向上相邻。共振器导体部1520、1550的间隔与共振器导体部1520、1550各自
的长度相比充分小。

[0178] 共振器导体部1520的第1端52a配置在共振器导体部1510的第2端51b的附近。共振器导体部1550的第1端55a配置在共振器导体部1560的第2端56b的附近。

[0179] 共振器导体部1530、1540分别向Y方向延伸。此外，共振器导体部1530、1540按存在与它们交叉而向Y方向延伸的1个直线的位置关系配置。共振器导体部1530的第1端53a与共
振器导体部1540的第1端54a隔着规定的间隔相邻。第1端53a与第1端54a的间隔与共振器导
体部1530、1540各自的长度相比非常小。第1端53a配置在共振器导体部1520的第2端52b的
附近。第1端54a配置在共振器导体部1550的第2端55b的附近。

[0180] 此外，在电介质层139形成有构成6个通孔列107T的一部分的6个通孔107T9。在6个通孔107T9连接有图22所示的6个通孔107T8。

[0181] 在电介质层139，进一步形成有构成多个通孔列163T的一部分的多个通孔163T9。在图23中，6个通孔107T9以外的以多个圆表示的多个通孔全部为通孔163T9。在多个通孔
163T9连接有图22所示的多个通孔163T8。

[0182] 图24表示第10层电介质层140的图案形成面。在电介质层140的图案形成面，形成有用于构成图2所示的电容器C2的导体层1401。

[0183] 此外，在电介质层140，形成有与导体层1401连接的通孔140T1。在电介质层140，进一步形成有构成6个通孔列107T的一部分的6个通孔107T10。在6个通孔107T10连接有图23
所示的6个通孔107T9。

[0184] 在电介质层140，进一步形成有构成多个通孔列163T的一部分的多个通孔163T10。在图24中，通孔140T1、107T10以外的以多个圆表示的多个通孔全部为通孔163T10。在多个
通孔163T10连接有图23所示的多个通孔163T9。

[0185] 图25表示第11层和第12层电介质层141、142的图案形成面。在电介质层141、142分别形成有通孔141T1。在形成于第11层电介质层141的通孔141T1连接有图24所示的通孔
140T1。

[0186] 在电介质层141、142分别进一步形成有构成6个通孔列107T的一部分的6个通孔107T11。在形成于第11层电介质层141的6个通孔107T11，连接有图24所示的6个通孔
107T10。

[0187] 在电介质层141、142，分别进一步形成有构成通孔列163T的一部分的多个通孔163T11。在图25中，通孔141T1、107T11以外的以多个圆表示的多个通孔全部为通孔163T11。
在形成于第11层电介质层141的多个通孔163T11，连接有图24所示的多个通孔163T10。

[0188] 在电介质层141、142，上下相邻的相同附图标记的通孔彼此相互连接。

[0189] 图26表示第13层电介质层143的图案形成面。在电介质层143的图案形成面形成有导体层1431。在导体层1431，连接有在第12层电介质层142形成的通孔141T1。

[0190] 此外，在电介质层143，形成有与导体层1431连接的通孔143T1。在电介质层143，进一步形成有构成6个通孔列107T的一部分的6个通孔107T13。6个通孔107T13，连接有在第12
层电介质层142形成的6个通孔107T11。

[0191] 在电介质层143，进一步形成有构成多个通孔列163T的一部分的多个通孔163T13。在图26中，通孔143T1、107T13以外的以多个圆表示的多个通孔全部为通孔163T13。在多个
通孔163T13，连接有在第12层电介质层142形成的多个通孔163T11。

[0192] 图27表示第14层和第15层电介质层144、145的图案形成面。在电介质层144、145分别形成有通孔144T1。在形成于第14层电介质层144的通孔144T1，连接有图26所示的通孔
143T1。

[0193] 在电介质层144、145，分别进一步形成有构成6个通孔列107T的一部分的6个通孔107T14。在形成于第14层电介质层144的6个通孔107T14，连接有图26所示的6个通孔
107T13。

[0194] 在电介质层144、145，分别进一步形成有构成通孔列163T的一部分的多个通孔163T14。在图27中，通孔144T1、107T14以外的以多个圆表示的多个通孔全部为通孔163T14。
在形成于第14层电介质层144的多个通孔163T14，连接有图26所示的多个通孔163T13。

[0195] 在电介质层144、145，上下相邻的相同附图标记的通孔彼此相互连接。

[0196] 图28表示第16层电介质层146的第1图案形成面。在电介质层146的第1图案形成面，形成有构成导体线路13B的导体层1461。导体层1461具有位于彼此相反侧的第1端和第2
端13Bb。

[0197] 此外，在电介质层146，形成有与导体层1461的第1端的附近部分连接的通孔146T1。在通孔146T1，连接有在第15层电介质层145形成的通孔144T1。在电介质层146，进一
步形成有构成6个通孔列107T的一部分的6个通孔107T16。在6个通孔107T16，连接有在第15
层电介质层145形成的6个通孔107T14。

[0198] 在电介质层146，进一步形成有构成多个通孔列163T的一部分的多个通孔163T16。在图28中，通孔146T1、107T16以外的以多个圆表示的多个通孔全部为通孔163T16。在多个
通孔163T16，连接有在第15层电介质层145形成的多个通孔163T14。

[0199] 图29表示第16层电介质层146的第2图案形成面。在电介质层146的第2图案形成面，形成有构成屏蔽部件106的第2部分162的导体层1470和构成第2输入输出端口4的导体
层1471。在导体层1470形成有圆形的孔1470a。导体层1471配置在孔1470a的内侧，不与导体
层1470相接。

[0200] 图28所示的通孔146T1与导体层1471连接。图28所示的通孔107T16、163T16与导体层1470连接。图28所示的导体层1461的第2端13Bb的附近的一部分隔着电介质层146与导体
层1470相对。

[0201] 本实施方式的层叠型滤波器装置100以第1层电介质层131的图案形成面朝下、第16层电介质层146的第2图案形成面朝上的方式层叠第1层至第16层电介质层131～146而构
成。

[0202] 共振器51～56各自的共振器导体部1510、1520、1530、1540、1550、1560在Z方向上配置在层叠体102内的相同位置。在本实施方式中，如图23所示，共振器导体部1510、1560的
最短路径51P、56P比中间共振器52～55的共振器导体部1520、1530、1540、1550的最短路径
52P、53P、54P、55P短。

[0203] 以下，对图2所示的电路的构成要素与图17至图29所示的层叠体102的构成要素的对应关系进行说明。

[0204] 首先，说明带通滤波器15。构成第1输入输出端口3的导体层311通过通孔131T1、132T1、133T1、135T1、136T1和导体层1351与图22所示的导体层1381连接。导体层1381隔着
电介质层138与图23所示的共振器导体部1510的第1端51a的附近部分相对。图2所示的电容
器C1由导体层1381、共振器导体部1510和它们之间的电介质层238构成。

[0205] 构成第2输入输出端口4的导体层1471通过通孔146T1、144T1、143T1、141T1、140T1和导体层1431与图24所示的导体层1401连接。导体层1401隔着电介质层139与图23所示的
共振器导体部1560的第1端56a的附近部分相对。图2所示的电容器C2由导体层1401、共振器
导体部1560和之间的电介质层139构成。

[0206] 图22所示的导体层1382隔着电介质层138，与共振器导体部1510的第2端51b的附近部分和共振器导体部1520的第1端52a的附近部分相对。图2所示的电容器C12由导体层
1382、共振器导体部1510、1520和它们之间的电介质层138构成。

[0207] 图22所示的导体层1383隔着电介质层138，与共振器导体部1520的第2端52b的附近部分和共振器导体部1530的第1端53a的附近部分相对。图2所示的电容器C23由导体层
1383、共振器导体部1520、1530和它们之间的电介质层138构成。

[0208] 图22所示的导体层1384隔着电介质层138，与共振器导体部1530的第1端53a的附近部分和共振器导体部1540的第1端54a的附近部分相对。图2所示的电容器C34由导体层
1384、共振器导体部1530、1540和它们之间的电介质层138构成。

[0209] 图22所示的导体层1385隔着电介质层138，与共振器导体部1540的第1端54a的附近部分和共振器导体部1550的第2端55b的附近部分相对。图2所示的电容器C45由导体层
1385、共振器导体部1540、1550和它们之间的电介质层138构成。

[0210] 图22所示的导体层1386隔着电介质层138，与共振器导体部1550的第1端55a的附近部分和共振器导体部1560的第2端56b的附近部分相对。图2所示的电容器C56由导体层
1386、共振器导体部1550、1560和它们之间的电介质层138构成。

[0211] 接着，还参照图16，说明第1带阻滤波器10A。图16是层叠型滤波器装置100的截面图。图2所示的连接路径11A和阻抗转换器14A由通孔131T1、132T1、133T1、135T1、136T1和导
体层1351构成。阻抗转换器14A包括图16所示的通孔线路部14AT。通孔线路部14AT包括通孔
131T1、132T1、133T1、135T1、136T1。

[0212] 构成共振器12A的导体线路13A由图18所示的导体层1321构成。导体层1321与通孔132T1的连接位置对应导体线路13A的第1端13Aa。如图18所示，导体线路13A的第2端13Ab是
在导体层1321离导体层1321与通孔132T1的连接位置最远的端部。导体线路13A的第1端
13Aa至第2端13Ab的距离是与第1带阻滤波器10A的阻带的中心频率对应的波长的1/4或与
其相近的值。

[0213] 接着，说明第2带阻滤波器10B。图2所示的连接路径11B和阻抗转换器14B由通孔146T1、144T1、143T1、141T1、140T1和导体层1431构成。阻抗转换器14B包括图16所示的通孔
线路部14BT。通孔线路部14BT包括通孔146T1、144T1、143T1、141T1、140T1。

[0214] 构成共振器12B的导体线路13B由图28所示的导体层1461构成。导体层1461与通孔146T1的连接位置对应导体线路13B的第1端13Ba。如图28所示，导体线路13B的第2端13Bb是
在导体层1461离导体层1461与通孔146T1的连接位置最远的端部。导体线路13B的第1端
13Ba至第2端13Bb的距离是与第2带阻滤波器10B的阻带的中心频率的波长的1/4或与其相
近的值。

[0215] 接着，说明耦合调节部107和屏蔽部件106。耦合调节部107由6个通孔列107T构成。6个通孔列7T分别在Z方向上串联连接通孔107T1、107T2、107T3、107T5、107T6、107T8、
107T9、107T10、107T11、107T13、107T14、107T16而构成。

[0216] 屏蔽部件106包括第1部分161、第2部分162和连接部163。第1部分161由导体层1310构成。第2部分162由导体层1470构成。连接部163包括多个通孔列163T。多个通孔列
163T分别在Z方向上串联连接通孔163T1、163T2、163T3、163T5、163T6、163T8、163T9、
163T10、163T11、163T13、163T14、163T16而构成。

[0217] 在本实施方式的层叠型滤波器装置100中，第1输入输出端口3配置在层叠体102的第1端面102A，第2输入输出端口4配置在层叠体102的第2端面102B。因此，在本实施方式中，
能够在层叠体102层叠与第2输入输出端口4连接的其它电子部件。由此，能够在安装层叠型
滤波器装置100和其它电子部件的基板，使层叠型滤波器装置100和其它电子部件的占有面
积小。

[0218] 本实施方式的其它结构、作用和效果与第1实施方式相同。

[0219] 另外，本发明并不限定于上述各实施方式，而能够进行各种各样的变更。例如，本发明的层叠型滤波器装置也可以仅包括第1和第2带阻滤波器10A、10B的一个带阻滤波器作
为带阻滤波器。此外，本发明的层叠型滤波器装置也可以在带通滤波器和带阻滤波器之外
还包括带通滤波器和带阻滤波器以外的滤波器，还可以包括具有滤波器以外的功能的电
路。

[0220] 基于以上的说明，可知能够实施本发明的各种方式和变形例。因此，还能够在以下的权利要求的范围的均等范围内，以上述的最优的方式以外的方式实施本发明。