降低外延片翘曲度的方法及其外延片

摘要

本发明公开了一种降低外延片翘曲度的方法及其外延片，本发明提供的降低外延片翘曲度的方法合理,将液相等离子电解技术与半导体外延技术相结合，巧妙利用液相等离子电解渗透技术在半导体衬底材料的非外延生长面上进行掺杂，形成应力补偿层，通过该应力补偿层所产生的应力能部分或全部抵消后续外延生长面上的外延层所产生的应力，相互之间达到一个较佳的应力平衡状态，从而获得低翘曲度的外延片，提升外延片的晶体质量，得到较平整的外延片,整个工艺流程操作简易，成本低，易于实现，且效率高。本发明提供的外延片结构设计合理，整体平整度高，给后续的半导体制程带来方便，有效提升半导体器件的良品率，确保产品质量。

权利要求

1.一种降低外延片翘曲度的方法，其特征在于，其包括以下步骤：(1)利用液相等离子体电解渗透技术在半导体衬底材料的非外延生长面上进行掺杂，实现在半导体衬底材料的非外延生长面形成应力补偿层；

(2)在半导体衬底材料的外延生长面进行生长外延层，通过所述应力补偿层所产生的应力能部分或全部抵消所述外延层所产生的应力，实现降低外延片翘曲度的目的；

所述步骤(1)具体包括以下步骤：

(1.1)预备液相等离子体电解渗透装置，该液相等离子体电解渗透装置包括直流脉冲电源、反应容器、工件夹持装置和导线，所述反应容器内具有电解液，所述反应容器上设有搅拌器和循环冷却系统，所述直流脉冲电源通过导线与工件夹持装置和反应容器相连接导电；

(1.2)将半导体衬底材料的非外延生长面浸入电解液中，通过直流脉冲电源施加一定电压，使电解液电解形成电介质包裹在半导体衬底材料的非外延生长面；

(1.3)通过直流脉冲电源进一步升高电压，使得电介质内电场强度增强直至击穿形成等离子体，等离子体气泡中的活性粒子在液相等离子体的热效应与扩散效应作用下渗入半导体衬底材料的非外延生长面，实现获得应力补偿层。

2.根据权利要求1所述的降低外延片翘曲度的方法，其特征在于，所述半导体衬底材料为Ⅲ‑Ⅴ族化合物半导体材料。

3.根据权利要求1所述的降低外延片翘曲度的方法，其特征在于，所述半导体衬底材料为Ⅳ‑Ⅳ族化合物半导体材料。

4.根据权利要求1所述的降低外延片翘曲度的方法，其特征在于，所述半导体衬底材料为硅、碳化硅、氮化镓、砷化镓中的一种。

5.根据权利要求2‑4中任意一项所述的降低外延片翘曲度的方法，其特征在于，所述半‑4导体衬底材料的电 阻率为10 ～1Ω·cm。

6.根据权利要求1所述的降低外延片翘曲度的方法，其特征在于，所述外延层为同质外延层或异质外延层。

7.根据权利要求6所述的降低外延片翘曲度的方法，其特征在于，所述电解液为待渗元素电解液溶液。

8.根据权利要求1所述的降低外延片翘曲度的方法，其特征在于，所述步骤(2)具体包括以下步骤：(2.1)对完成步骤(1)的半导体衬底材料进行清洗；

(2.2)对清洗后的半导体衬底材料进行干燥处理；

(2.3)对干燥后的半导体衬底材料的外延生长面进行生长外延层。

9.一种应用权利要求1‑8中任意一项所述的降低外延片翘曲度的方法处理的外延片,其特征在于，其包括按从上至下的顺序依次叠置的应力补偿层、半导体衬底材料和外延层。

说明书

降低外延片翘曲度的方法及其外延片

技术领域

[0001] 本发明属于半导体材料技术领域，具体涉及一种降低外延片翘曲度的方法及其外延片。

背景技术

[0002] 在半导体衬底的外延生长中，由于外延层掺杂类型或掺杂浓度的不同，衬底材料与外延层之间存在晶格失配，引起外延片的各膜层间内应力的积累，导致外延片存在较大翘曲度，严重影响半导体器件的良品率。对于n型导电的SiC衬底而言，在SiC衬底上外延生长n型或者p型SiC外延膜层，由于掺杂浓度以及掺杂原子种类的差异，外延片的晶格常数大于衬底，进而会产生内应力，导致外延片呈拱桥状凸型形变。如果晶圆内应力过大，会大大增加形变量，容易导致外延片产生Crack现象而成为废片。此外，即便外延片不碎裂，大翘曲度的外延片也给后续的半导体制程带来相当大的困难，导致半导体器件的良品率降低。因此，寻找简单有效的降低外延片翘曲度的方法尤为重要。

[0003] 为了改善外延片翘曲的问题，目前人们已经提出了诸多的技术方法，尤其以衬底背面处理的方法较为突出。

[0004] 公开号"CN204118106U"，名称为“一种外延生长衬底”的实用新型披露了一种在衬底上进行外延生长的方案，将衬底底部中心区域制造块状凹槽，且块状凹槽在水平面的投影面积占衬底投影面积的40％～60％。可以有效地改善外延生长过程的翘曲问题。但是，其中衬底与承载盘接触面积大大减少，使得外延生长过程中的加热效率成为问题。

[0005] 文献(Birgit Kallinger at，doping induced lattice misfit in 4H‑SiC homoepitaxy，Journal of crystal growth，349(2012)43‑49)提到在SiC背面掺杂可以有效降低外延翘曲的程度，其工艺相对复杂。

[0006] 公开号“CN106537568A”，名称为“半导体装置的制造方法及半导体装置”的发明专利披露了一种控制晶圆翘曲的方法，该方法选择性地将杂质离子注入SiC外延衬底背面。离子注入方法虽然可以有效地通过掺杂抑制晶圆的翘曲，但是离子注入设备工艺复杂，价格昂贵。

[0007] 因此，寻求一种工艺简单、成本低、效率高的降低外延片翘曲度的方法具有非常重要的意义。

发明内容

[0008] 针对上述的不足，本发明目的在于，提供一种工艺简单，成本低且效率高的降低外延片翘曲度的方法。

[0009] 本发明目的还在于，提供一种应用上述降低外延片翘曲度的方法处理的外延片。

[0010] 一种降低外延片翘曲度的方法，其包括以下步骤：

[0011] (1)利用液相等离子体电解渗透技术在半导体衬底材料的非外延生长面上进行掺杂，实现在半导体衬底材料的非外延生长面形成应力补偿层；

[0012] (2)在半导体衬底材料的外延生长面进行生长外延层，通过所述应力补偿层所产生的应力能部分或全部抵消所述外延层所产生的应力，实现降低外延片翘曲度的目的。

[0013] 作为本发明的一种优选方案，所述步骤(1)具体包括以下步骤：

[0014] (1.1)预备液相等离子体电解渗透装置，该液相等离子体电解渗透装置包括直流脉冲电源、反应容器、工件夹持装置和导线，所述反应容器内具有电解液，所述反应容器上设有搅拌器和循环冷却系统，所述直流脉冲电源通过导线与工件夹持装置和反应容器相连接导电；

[0015] (1.2)将半导体衬底材料的非外延生长面浸入电解液中，所述电解液优选为待渗元素电解液溶液。通过直流脉冲电源施加一定电压，使电解液电解形成电介质包裹在半导体衬底材料的非外延生长面；

[0016] (1.3)通过直流脉冲电源进一步升高电压，使得电介质内电场强度增强直至击穿形成等离子体，等离子体气泡中的活性粒子在液相等离子体的热效应与扩散效应作用下渗入半导体衬底材料的非外延生长面，实现获得应力补偿层。

[0017] 作为本发明的一种优选方案，所述步骤(2)具体包括以下步骤：

[0018] (2.1)对完成步骤(1)的半导体衬底材料进行清洗；

[0019] (2.2)对清洗后的半导体衬底材料进行干燥处理；

[0020] (2.3)对干燥后的半导体衬底材料的外延生长面进行生长外延层。

[0021] 作为本发明的一种优选方案，所述半导体衬底材料为Ⅲ‑Ⅴ族化合物半导体材料或Ⅳ‑Ⅳ族化合物半导体材料，如所述半导体衬底材料可以为硅、碳化硅、蓝宝石、氮化镓和砷化镓等。在电力电子器件、射频微波器件等领域有着巨大的应用潜力。所述半导体衬底材‑4料的阻率为10 ～1Ω·cm。

[0022] 作为本发明的一种优选方案，所述外延层可以为同质外延层或异质外延层。

[0023] 一种应用上述的降低外延片翘曲度的方法处理的外延片,其包括按从上至下的顺序依次叠置的应力补偿层、半导体衬底材料和外延层。

[0024] 本发明的有益效果为：本发明提供的降低外延片翘曲度的方法合理将液相等离子电解技术与半导体外延技术相结合，巧妙利用液相等离子电解渗透技术在半导体衬底材料的非外延生长面上进行掺杂，形成应力补偿层，通过该应力补偿层所产生的应力能部分或全部抵消后续外延生长面上的外延层所产生的应力，相互之间达到一个较佳的应力平衡状态，从而获得低翘曲度的外延片，提升外延片的晶体质量，得到较平整的外延片,整个工艺流程操作简易，成本低，易于实现，且效率高。

[0025] 本发明提供的外延片结构设计合理，整体平整度高，给后续的半导体制程带来方便，有效提升半导体器件的良品率，确保产品质量。

[0026] 下面结构附图与实施例对本发明作进一步说明。

附图说明

[0027] 图1为传统外延片结构示意图。

[0028] 图2为本发明的工艺流程图。

[0029] 图3为本发明中液相等离子体电解渗透装置的结构示意图。

[0030] 图4为本发明实施例1中的外延片变化对比图，其中(a)为采用本发明方法处理前；(b)为采用本发明方法处理后。

[0031] 图5为本发明实施例2中的外延片变化对比图,其中(a)为采用本发明方法处理前；(b)为采用本发明方法处理后。

具体实施方式

[0032] 为了能更清楚地说明本发明，将对以下实施例及附图进行详细说明。下面附图描述的实施例仅用于解释本发明，不能解释为对本发明的限制。

[0033] 对于外延生长，由于晶格畸变会使半导体衬底材料100与外延层300界面间产生晶格失配，其引入的应力使得晶圆发生翘曲，即使是同质外延，也会因为掺杂浓度差异导致晶格失配从而产生翘曲。参见图1。

[0034] 为解决上述技术问题，本发明提供一种降低外延片翘曲度的方法，其包括以下步骤：

[0035] (1)预备半导体衬底材料100，所述半导体衬底材料100为Ⅲ‑Ⅴ族化合物半导体材料或Ⅳ‑Ⅳ族化合物半导体材料，如所述半导体衬底材料100可以为硅、碳化硅、蓝宝石、氮‑4化镓和砷化镓等。所述半导体衬底材料100的阻率优选为10 ～1Ω·cm；

[0036] (2)预备液相等离子体电解渗透装置，该液相等离子体电解渗透装置包括直流脉冲电源1、反应容器2、工件夹持装置3和导线4，本实施例中，所述反应容器2优选为不锈钢反应容器，其它实施例中，该反应容器2可以采用其它材质。所述反应容器2内具有电解液5，所述反应容器2上设有搅拌器6和循环冷却系统7，所述直流脉冲电源1的两电极分别通过导线4相应与工件夹持装置3和反应容器2相连接导电；通过工件夹持装置3将半导体衬底材料
100夹持，然后将半导体衬底材料100的非外延生长面浸入电解液5中，所述电解液5优选为待渗元素电解液溶液。在两电极间施加一定电压，使电解液5电解形成电介质包裹在半导体衬底材料100的非外延生长面；进一步升高电压两电极间的电压，使得电介质内电场强度增强直至击穿形成等离子体，等离子体气泡中的活性粒子在液相等离子体的热效应与扩散效应作用下渗入半导体衬底材料100的非外延生长面，在一定工作电压下对半导体衬底材料
100的非外延生长面进行一段时间的液相等离子电解渗透处理后形成应力补偿层200；

[0037] (3)完成步骤(2)的半导体衬底材料100进行清洗，清洁完后进行干燥处理；

[0038] (4)在半导体衬底材料100的外延生长面进行生长外延层300，该外延层300可以为同质外延层或异质外延层，通过所述应力补偿层200所产生的应力能部分或全部抵消所述外延层300所产生的应力，实现降低外延片翘曲度的目的。

[0039] 应用本发明降低外延片翘曲度的方法处理的外延片,其包括按从上至下的顺序依次叠置的应力补偿层200、半导体衬底材料100和外延层300。通过该应力补偿层200所产生的应力能部分或全部抵消后续外延生长面上的外延层300所产生的应力，相互之间达到一个较佳的应力平衡状态，整体平整度高，给后续的半导体制程带来方便。下面以具体实施例进行说明。

[0040] 实施例1：以在n型导电的SiC衬底上外延生长n型导电的外延膜为例，即n型导电的SiC衬底为半导体衬底材料100，而n型导电的外延膜为外延层300。原位掺杂的N原子将占据SiC晶格中的C的晶格位，N原子的原子半径小于C原子的原子半径，由于外延层300的掺杂浓度低于半导体衬底材料100掺杂浓度，所以外延层300与半导体衬底材料100会存在晶格失配，外延层300与半导体衬底材料100界面存在内应力，晶片发生凸型形变，如图4(a)所示。

[0041] 采用本发明方法液相等离子电解技术对SiC衬底的第二表面进行背面处理，在SiC衬底的第二表面电解渗入杂质原子，杂质原子渗入层的晶格常数由于杂质原子的进入变大，进而对SiC衬底产生向上的应力。SiC衬底上下表面间的应力部分抵消从而得到低翘曲度，低应力的外延片。下面以n型导电的4H‑SiC衬底为半导体衬底材料100，而n型外延层为外延层300为例进行说明。

[0042] (1)取一片载流子浓度为1E18cm‑3的n型导电的4H‑SiC衬底进行标准清洗吹干后待用，并测得其表面Bow及Warp分别为：‑6.1μm，14.1μm。

[0043] (2)利用液相等离子电解技术对n型导电的4H‑SiC衬底的第二表面进行液相等离子电解渗N处理形成一层应力补偿层200，应力补偿层200对半导体衬底材料100存在应力。处理所选用电解液选用尿素饱和溶液和去离子水与无机盐的混合溶液,将4H‑SiC衬底置于阴极，4H‑SiC衬底的第二表面侵入电解液内，于两电级间均匀加载直流电压至250V,加压过‑
程电解液发生电解反应，(NH2)2CO+2H2O+2e ＝2NH3+CO2+H2以及(NH2)2CO.n H2O＝2NH3+CO2+(n‑1)H2O,所形成的NH3以及CO2包覆在4H‑SiC衬底的第二表面，在高电场强度作用下气体被击穿形成含[N]和[C]的活性原子，在扩散效应与热效应的共同作用下，活性N原子向晶圆表面渗透，进入晶格，使得晶格发生畸变。电解处理时间选用20min。

[0044] (3)将4H‑SiC衬底取出在10：1的氢氟酸溶液中浸泡10秒后用去离子水冲洗5min，用干燥的氮气N2吹干，测得其表面Bow及Warp分别为：‑21.5μm，29.6μm。

[0045] (4)将取清洗吹干好的4H‑SiC衬底放入外延炉中，反应室内气压为100mbar，加热至1500℃，通入H2刻蚀晶圆表面，氢气流量为60L/min。刻蚀5min后将反应腔室温度升至1650℃，通入乙烯和三氯氢硅和氮气进行碳化硅外延膜生长1h，控制流量分别为8mL/min，
15mL/min和100mL/min。外延结束后关闭生长源和掺杂源，继续通入氢气，使反应室和衬底‑3
冷却。生长得到厚度为30μm的外延膜，即外延层300。测试其载流子浓度为1E16cm ，测得其表面Bow及Warp分别为：‑1.3μm，10.8μm。

[0046] 对比于直接在n型导电的SiC衬底上同质外延生长30μm厚，载流子浓度为1E16cm‑3的n型外延层的翘曲度(测得其表面Bow及Warp分别为：36.8μm，30.5μm)，此实施例表明经过液相等离子电解处理4H‑SiC衬底的第二表面后，在4H‑SiC衬底的第一表面外延生长30μm外延膜后的翘曲度得到明显改善，同时[C]的渗入还可以减少碳空位缺陷,如图4(b)所示。

[0047] 实施例2：以在n型导电的SiC衬底上外延生长p型外延膜为例，即n型导电的SiC衬底为半导体衬底材料100，而长p型外延膜为外延层300。原位掺杂的Al原子将占据SiC晶格中的Si原子的晶格位，而Al原子的原子半径略大于Si原子的原子半径，因而会导致晶格常数发生变化，进而半导体衬底材料100与外延层300之间晶格失配，晶片发生形变，如图5(a)所示。

[0048] 采用本发明方法液相等离子电解技术对SiC衬底的第二表面背面处理后外延生长。下面以n型导电的4H‑SiC衬底为半导体衬底材料100，而P型外延层为外延层300为例进行说明。

[0049] (1)取一片载流子浓度为1E18cm‑3的n型导电的4H‑SiC衬底进行标准清洗吹干后待用，并测得其表面Bow及Warp分别为：3.7μm，27.7μm。

[0050] (2)利用液相等离子电解技术对n型导电的4H‑SiC衬底的第二表面进行液相等离子电解渗B处理形成一层应力补偿层200。其中选用电解液硼砂(Na2B4O7)和去离子水与无机盐的混合溶液，将4H‑SiC衬底置于阳极，4H‑SiC衬底的第二表面侵入电解液内，选用脉冲电源，占空比为80％，均匀加载电压至220V,电解处理时间选用20min。电解液发生化学反应：+ 2‑ 2‑ ‑ + ‑
Na2B4O7＝Na+B4O7 ,B4O7 ＝B2O3+O2+4e ，Na +e＝Na，3Na+2B2O3＝3NaBO2+[B]，活性硼向晶圆表面进行渗透。

[0051] (3)将4H‑SiC衬底取出在10：1的氢氟酸溶液中浸泡10秒后用去离子水冲洗5min，用干燥的氮气N2吹干，测得其表面Bow及Warp分别为：‑28.3μm，22.1μm。

[0052] (4)将取清洗吹干好的4H‑SiC衬底放入外延炉中，反应室内气压为100mbar，加热至1500℃通入H2刻蚀晶圆表面，氢气流量为60L/min。刻蚀5min后将反应腔室温度升至1650℃，通入C源乙烯，Si源三氯氢硅和掺杂源三甲基铝进行碳化硅外延膜生长1h，通入流量分别为10mL/min，20mL/min和100mL/min。外延结束后关闭生长源和掺杂源，继续通入氢气，使反应室和衬底冷却。生长得到厚度为35μm的p型外延膜，即外延层300。测试其载流子浓度为‑33.8E16cm ，测得其表面Bow及Warp分别为：‑5.9μm，16.7μm。

[0053] 对比于直接在n型导电的SiC衬底上同质外延生长35μm厚，载流子浓度为1E16cm‑3的p型外延膜的翘曲度(测得其表面Bow及Warp分别为：23.5μm，26.9μm)，此实施例表明经过液相等离子电解处理SiC第二表面后，在SiC衬底的第一表面外延生长p型外延膜后的翘曲度得到明显改善，如图5(b)所示。

[0054] 上述实施例仅为本发明较好的实施方式，本发明不能一一列举出全部的实施方式，凡采用上述实施例之一的技术方案，或根据上述实施例所做的等同变化，均在本发明保护范围内。本发明通过应力补偿层所产生的应力能部分或全部抵消后续外延生长面上的外延层所产生的应力，相互之间达到一个较佳的应力平衡状态，从而获得低翘曲度的外延片，整体平整度高，给后续的半导体制程带来方便。

[0055] 根据上述说明书的揭示和教导，本发明所属领域的技术人员还可以对上述实施方式进行变更和修改。因此，本发明并不局限于上面揭示和描述的具体实施方式，对本发明的一些修改和变更也应当落入本发明的权利要求的保护范围内。此外，尽管本说明书中使用了一些特定的术语，但这些术语只是为了方便说明，并不对本发明构成任何限制。如本发明上述实施例所述，采用与其相同或相似的方法及其产品，均在本发明保护范围内。