存储器制作方法及存储器

摘要

本公开实施例公开了一种存储器制作方法及存储器，所述方法包括：在衬底表面形成第一堆叠结构；其中，所述第一堆叠结构包括依次交替层叠设置的第一绝缘层和第一牺牲层；形成贯穿所述第一堆叠结构的至少一个第一通孔；在所述第一通孔侧壁形成第一电荷阻挡结构；在形成所述第一电荷阻挡结构后，在所述第一堆叠结构表面形成第二堆叠结构；其中，所述第二堆叠结构包括依次交替层叠设置的第二绝缘层和第二牺牲层；形成贯穿所述第二堆叠结构的至少一个第二通孔；其中，所述第二通孔与所述第一通孔连通；形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第二电荷阻挡结构；其中，所述第二电荷阻挡结构覆盖所述第一电荷阻挡结构。

权利要求

1.一种存储器制作方法，其特征在于，包括：在衬底表面形成第一堆叠结构；其中，所述第一堆叠结构包括依次交替层叠设置的第一绝缘层和第一牺牲层；

形成贯穿所述第一堆叠结构的至少一个第一通孔；

在所述第一通孔侧壁形成第一电荷阻挡结构；

在形成所述第一电荷阻挡结构后，在所述第一堆叠结构表面形成第二堆叠结构；其中，所述第二堆叠结构包括依次交替层叠设置的第二绝缘层和第二牺牲层；

形成贯穿所述第二堆叠结构的至少一个第二通孔；其中，所述第二通孔与所述第一通孔连通；

形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第二电荷阻挡结构；其中，所述第二电荷阻挡结构覆盖所述第一电荷阻挡结构。

2.根据权利要求1所述的方法，其特征在于，所述在所述第一通孔的侧壁形成第一电荷阻挡结构，包括：

对所述第一通孔侧壁的所述第一牺牲层进行氧化处理，以从所述第一通孔侧壁沿着所述第一牺牲层的方向，氧化部分所述第一牺牲层形成所述第一电荷阻挡结构；其中，所述第一电荷阻挡结构的长度小于未被氧化的所述第一牺牲层的长度。

3.根据权利要求2所述的方法，其特征在于，所述形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第二电荷阻挡结构，包括：形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第一介质层；

对所述第一介质层进行氧化处理，形成所述第二电荷阻挡结构；其中，所述第二电荷阻挡结构与所述第一绝缘层接触。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：在对所述第一介质层进行氧化处理的同时，对所述第二堆叠结构中与所述第一介质层接触的所述第二牺牲层进行氧化处理，以从所述第一介质层沿着所述第二牺牲层的方向，氧化部分所述第二牺牲层形成所述第二电荷阻挡结构；其中，所述第二堆叠结构中所述第二电荷阻挡结构的长度，小于所述第二堆叠结构中未被氧化的所述第二牺牲层的长度。

5.根据权利要求1所述的方法，其特征在于，所述在所述第一通孔侧壁形成第一电荷阻挡结构，包括：

形成覆盖所述第一通孔侧壁的第二介质层；

对所述第二介质层进行氧化处理，形成所述第一电荷阻挡结构。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：在对所述第二介质层进行氧化处理的同时，对所述第一堆叠结构中与所述第二介质层接触的所述第一牺牲层进行氧化处理，以从所述第二介质层沿所述第一牺牲层的方向，氧化部分所述第一牺牲层形成所述第一电荷阻挡结构；其中，所述第一电荷阻挡结构的长度，小于所述第一堆叠结构中未被氧化的所述第一牺牲层的长度。

7.根据权利要求5或6所述的方法，其特征在于，所述形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第二电荷阻挡结构，包括：形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第三介质层；

对所述第三介质层进行氧化处理，形成所述第二电荷阻挡结构；其中，所述第一电荷阻挡结构，位于所述第二电荷阻挡结构与所述第一绝缘层之间。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：在对所述第三介质层进行氧化处理的同时，对所述第二堆叠结构中与所述第三介质层接触的所述第二牺牲层进行氧化处理，以从所述第三介质层沿着所述第二牺牲层的方向，氧化部分所述第二牺牲层形成所述第二电荷阻挡结构；其中，所述第二堆叠结构中所述第二电荷阻挡结构的长度，小于所述第二堆叠结构中未被氧化的所述第二牺牲层的长度。

9.根据权利要求1所述的方法，其特征在于，沿平行于所述第一通孔径向的方向，所述第一电荷阻挡结构的厚度与所述第一堆叠结构中所述第二电荷阻挡结构的厚度之和，小于或等于所述第二堆叠结构中所述第二电荷阻挡结构的厚度。

10.根据权利要求1所述的方法，其特征在于，所述方法还包括：在具有所述第二电荷阻挡结构的第一通孔和第二通孔中，形成沟道结构；

刻蚀所述第二堆叠结构和所述第一堆叠结构，形成沟槽；

去除所述第一牺牲层和所述第二牺牲层，形成凹陷区域；向所述凹陷区域填充导电材料，形成栅极层。

11.一种存储器，其特征在于，包括：第一栅叠层结构，位于衬底表面，包括依次交替层叠设置的第一绝缘层和第一栅极层；

第二栅叠层结构，位于所述第一栅叠层结构表面，包括依次交替层叠设置的第二绝缘层和第二栅极层；

沟道结构，贯穿所述第一栅叠层结构和所述第二栅叠层结构；

第一电荷阻挡结构，位于所述沟道结构和所述第一栅极层之间，且沿所述沟道结构的径向方向朝所述第一栅极层凸出；

第二电荷阻挡结构，贯穿所述第一栅叠层结构和所述第二栅叠层结构；其中，位于所述第一栅叠层结构中的所述第二电荷阻挡结构，位于所述沟道结构和所述第一电荷阻挡结构之间，且位于所述沟道结构和所述第一绝缘层之间；位于所述第二栅叠层结构中的所述第二电荷阻挡结构，位于所述沟道结构和所述第二栅极层之间，且位于所述沟道结构和所述第二绝缘层之间。

12.根据权利要求11所述的存储器，其特征在于，部分所述第二电荷阻挡结构，位于所述第二栅叠层结构中且沿所述沟道结构的径向方向朝所述第二栅极层凸出。

13.根据权利要求11所述的存储器，其特征在于，沿平行于所述沟道结构径向的方向，位于所述第二栅叠层结构中所述第二电荷阻挡结构的厚度，大于或等于所述第一电荷阻挡结构的厚度和位于所述第一栅叠层结构中所述第二电荷阻挡结构的厚度之和。

说明书

存储器制作方法及存储器

技术领域

[0001] 本公开实施例涉及半导体技术领域，特别涉及一种存储器制作方法及存储器。

背景技术

[0002] 在集成电路产业中，通过形成贯穿堆叠结构的通孔，然后在通孔底部形成外延层、在通孔中形成与外延层相连的存储串的方式制备存储器，有利于提高存储器的集成度。

[0003] 随着对存储器存储容量的需求的不断增大，在衬底上形成的堆叠结构的层数不断增大，使得通孔的高度增加，提高了形成存储串的难度，降低了存储串的质量，对存储器的
性能产生不利影响。

发明内容

[0004] 本公开实施例提供一种存储器制作方法及存储器。

[0005] 根据本公开实施例的第一方面，提供一种存储器制作方法，包括：

[0006] 在衬底表面形成第一堆叠结构；其中，所述第一堆叠结构包括依次层叠设置的第一绝缘层和第一牺牲层；

[0007] 形成贯穿所述第一堆叠结构的至少一个第一通孔；

[0008] 在所述第一通孔侧壁形成第一电荷阻挡结构；

[0009] 在形成所述第一电荷阻挡结构后，在所述第一堆叠结构表面形成第二堆叠结构；其中，所述第二堆叠结构包括依次交替层叠设置的所述第二绝缘层和所述第二牺牲层；

[0010] 形成贯穿所述第二堆叠结构的至少一个第二通孔；其中，所述第二通孔与所述第一通孔连通；

[0011] 形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第二电荷阻挡结构；其中，所述第二电荷阻挡结构覆盖所述第一电荷阻挡结构。

[0012] 在一些实施例中，所述在所述第一通孔的侧壁形成第一电荷阻挡结构，包括：

[0013] 对所述第一通孔侧壁所述第一牺牲层进行氧化处理，以从所述第一通孔侧壁沿着所述第一牺牲层的方向，氧化部分所述第一牺牲层形成所述第一电荷阻挡结构；其中，所述
第一电荷阻挡结构的长度小于未被氧化的所述第一牺牲层的长度。

[0014] 在一些实施例中，所述形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第二电荷阻挡结构，包括：

[0015] 形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第一介质层；

[0016] 对所述第一介质层进行氧化处理，形成所述第二电荷阻挡结构；其中，所述第二电荷阻挡结构与所述第一绝缘层接触。

[0017] 在一些实施例中，所述方法还包括：

[0018] 在对所述第一介质层进行氧化处理的同时，对所述第二堆叠结构中与所述第一介质层接触的所述第二牺牲层进行氧化处理，以从所述第一介质层沿着所述第二牺牲层的方
向，氧化部分所述第二牺牲层形成所述第二电荷阻挡结构；其中，所述第二堆叠结构中所述
第二电荷阻挡结构的长度，小于所述第二堆叠结构中未被氧化的所述第二牺牲层的长度。

[0019] 在一些实施例中，所述在所述第一通孔侧壁形成第一电荷阻挡结构，包括：

[0020] 形成覆盖所述第一通孔侧壁的第二介质层；

[0021] 对所述第二介质层进行氧化处理，形成所述第一电荷阻挡结构。

[0022] 在一些实施例中，所述方法还包括：

[0023] 在对所述第二介质层进行氧化处理的同时，对所述第一堆叠结构中与所述第二介质层接触的所述第一牺牲层进行氧化处理，以从所述第二介质层沿所述第一牺牲层的方
向，氧化部分所述第一牺牲层形成所述第一电荷阻挡结构；其中，所述第一电荷阻挡结构的
长度，小于所述第一堆叠结构中未被氧化的所述第一牺牲层的长度。

[0024] 在一些实施例中，所述形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第二电荷阻挡结构，包括：

[0025] 形成覆盖所述第一通孔侧壁和所述第二通孔侧壁的第三介质层；

[0026] 对所述第三介质层进行氧化处理，形成所述第二电荷阻挡结构；其中，所述第一电荷阻挡结构，位于所述第二电荷阻挡结构与所述第一绝缘层之间。

[0027] 在一些实施例中，所述方法还包括：

[0028] 在对所述第三介质层进行氧化处理的同时，对所述第二堆叠结构中与所述第三介质层接触的所述第二牺牲层进行氧化处理，以从所述第三介质层沿着所述第二牺牲层的方
向，氧化部分所述第二牺牲层形成所述第二电荷阻挡结构；其中，所述第二堆叠结构中所述
第二电荷阻挡结构的长度，小于所述第二堆叠结构中未被氧化的所述第一牺牲层的长度。

[0029] 在一些实施例中，沿平行于所述第一通孔径向的方向，所述第一电荷阻挡结构的厚度与所述第一堆叠结构中所述第二电荷阻挡结构的厚度之和，小于或等于所述第二堆叠
结构中所述第二电荷阻挡结构的厚度。

[0030] 在一些实施例中，所述方法还包括：

[0031] 在具有所述第二电荷阻挡结构的第一通孔和第二通孔中，形成沟道结构；

[0032] 刻蚀所述第二堆叠结构和所述第一堆叠结构，形成沟槽；

[0033] 去除所述第一牺牲层和所述第二牺牲层，形成凹陷区域；

[0034] 向所述凹陷区域填充导电材料，形成栅极层。

[0035] 根据本公开实施例的第二方面，提供一种存储器，包括：

[0036] 第一栅叠层结构，位于衬底表面，包括依次交替层叠设置的第一绝缘层和第一栅极层；

[0037] 第二栅叠层结构，位于所述第一栅叠层结构表面，包括依次交替层叠设置的第二绝缘层和第二栅极层；

[0038] 沟道结构，贯穿所述第一栅叠层结构和所述第二栅叠层结构；

[0039] 第一电荷阻挡结构，位于所述沟道结构和所述第一栅极层之间，且沿所述沟道结构的径向方向朝所述第一栅极层凸出；

[0040] 第二电荷阻挡结构，贯穿所述第一栅叠层结构和所述第二栅叠层结构；其中，位于所述第一栅叠层结构中的所述第二电荷阻挡结构，位于所述沟道结构和所述第一电荷阻挡
结构之间，且位于所述沟道结构和所述第一绝缘层之间；位于所述第二栅叠层结构中的所
述第二电荷阻挡结构，位于所述沟道结构和所述第二栅极层之间，且位于所述沟道结构和
所述第二绝缘层之间。

[0041] 在一些实施例中，部分所述第二电荷阻挡结构，位于所述第二栅叠层结构中且沿所述沟道结构的径向方向朝所述第二栅极层凸出。

[0042] 在一些实施例中，沿平行于所述沟道结构径向的方向，位于所述第二栅叠层结构中所述第二电荷阻挡结构的厚度，大于或等于所述第一电荷阻挡结构的厚度和位于所述第
一栅叠层结构中所述第二电荷阻挡结构的厚度之和。

[0043] 相关技术中，通过一次形成贯穿第一堆叠结构和第二堆叠结构的深宽比较大的通孔，并在该深宽比较大的通孔侧壁一次形成电荷阻挡结构，由于通孔深宽比较大，通孔中电
荷阻挡结构的厚度均匀性较差，通孔底部形成的电荷阻挡结构厚度较薄，通孔底部的电荷
阻挡结构对于电荷转移的阻挡效果较差。为了增加电荷阻挡结构厚度的均匀性，会增加工
艺难度。

[0044] 针对上述情况，本公开实施例中先在第一通孔中形成第一电荷阻挡结构，然后在贯通的第二通孔和第一通孔中形成第二电荷阻挡结构，由于第一通孔位于贯通的第二通孔
和第一通孔的底部，因此在形成第二电荷阻挡结构时，第一通孔中第二电荷阻挡结构的厚
度小于第二通孔中第二电荷阻挡结构的厚度。而本公开实施例通过先形成的第一电荷阻挡
结构，可以弥补位于第一通孔中第二电荷阻挡结构较薄的特点，提高了电荷阻挡结构厚度
均匀性，进而提高了存储器的良率，并且通过工艺改进降低了工艺难度。

附图说明

[0045] 图1a和图1b是根据一示例性实施例示出的一种存储器制作方法示意图；

[0046] 图2是根据一示例性实施例示出的一种存储器制作方法的流程图；

[0047] 图3a、图3b和图3c是根据一示例性实施例示出的另一种存储器制作方法示意图；

[0048] 图3d是根据一示例性实施例示出的又一种存储器制作方法示意图；

[0049] 图4a、图4b、图4d及图4e是根据一示例性实施例示出的又一种存储器制作方法示意图；

[0050] 图4c是根据一示例性实施例示出的一种第一电荷阻挡结构的示意图；

[0051] 图4f和图4g根据一示例性实施例示出的又一种存储器制作方法示意图；

[0052] 图4h是根据一示例性实施例示出的一种第二电荷阻挡结构的示意图

[0053] 图5是根据一示例性实施例示出的一种存储器的局部示意图；

[0054] 图6是根据一示例性实施例示出的另一种存储器的局部示意图；

[0055] 图7是根据一示例性实施例示出的一种存储器的局部示意图。

具体实施方式

[0056] 下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐
述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够
将本公开的范围完整的传达给本领域的技术人员。

[0057] 在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非
精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。

[0058] 在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。

[0059] 在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

[0060] 需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

[0061] 在三维存储器的制备过程中，可在堆叠结构中形成通孔，并在通孔中形成柱状的存储串，以进行信息的存储。沿存储串的径向方向，由存储串外侧指向存储串的轴心，存储
串包括：电荷阻挡层和沟道结构。电荷阻挡层用于阻挡基于堆叠结构形成的栅叠层结构中，
栅极层的电荷向沟道结构运动。电荷阻挡层还用于阻挡沟道结构中的电荷向栅极层运动。

[0062] 需要指出的是，沟道结构可包括多层结构。例如，沿存储串的径向方向由存储串外侧指向存储串的轴心，沟道结构可包括：电荷存储层、电荷隧穿层和导电柱。

[0063] 由于电荷阻挡层的质量会直接影响存储器的性能，因此，存储器制备过程中对于电荷阻挡层的厚度以及台阶覆盖率都有严格要求。

[0064] 图1a和图1b是相关技术中一种存储器制作方法的示意图，该方法可称为一步顶部氮化硅原位水汽生成氧化法(One step top SIN ISSG Oxidation)。结合图1a和图1b所示，
该方法包括：在包括依次层叠设置的氧化物层和氮化物层的堆叠结构中，形成贯穿该堆叠
结构的通孔，通过气相沉积的方式形成覆盖该通孔侧壁和底部的氮化硅(TOP SIN)，对氮化
硅层进行氧化处理，形成阻挡氧化物层。此处，阻挡氧化物层即为电荷阻挡层。阻挡氧化物
层的组成材料可包括氧化硅。

[0065] 随着对于存储容量的逐渐增加，堆叠结构的层数逐渐升高，例如，堆叠结构中氧化物层的层数可大于128层，堆叠结构中氮化物层的层数也可以大于128层。堆叠结构层数的
升高会导致通孔的深度增加。并且，随着存储器集成度的逐渐增加，贯穿堆叠结构的通孔顶
部开口口径(CD)逐渐减小。

[0066] 当通孔深度增大，且通孔顶部开口口径减小时，会提高在通孔侧壁和底部形成氮化硅的难度，降低通孔侧壁形成的氮化硅均匀性和台阶覆盖率，进而降低存储器良率。

[0067] 具体地，当采用图1a和图1b所述的方法制备存储器时，向该通孔侧壁气相沉积氮化硅的过程中，通孔顶部开口口径附近用于形成氮化硅的气体浓度大于通孔侧壁用于形成
氮化硅的气体浓度，通孔侧壁用于形成氮化硅的气体浓度大于通孔底部用于形成氮化硅的
气体浓度，因此，通孔顶部开口附近氮化硅沉积速度大于通孔侧壁氮化硅沉积速度，通孔侧
壁氮化硅沉积速度大于通孔底部氮化硅沉积速度。通孔不同区域氮化硅沉积速度的差异，
会降低通孔中沉积的氮化硅厚度均匀性，甚至在通孔侧壁或底部的部分区域没有沉积上氮
化硅。

[0068] 由于通孔侧壁氮化硅厚度均匀性较差，导致形成的阻挡氧化物厚度均匀性较差。在阻挡氧化物层厚度较薄的位置，对于电荷的阻挡效果较差，容易导致存储器出现漏电
(leakage)等故障，降低存储器良率。

[0069] 图2是根据一示例性实施例示出的一种存储器制作方法的流程图。参照图2所示，所述方法包括以下步骤：

[0070] S10：在衬底表面形成第一堆叠结构；其中，第一堆叠结构包括依次交替层叠设置的第一绝缘层和第一牺牲层；

[0071] S11：形成贯穿第一堆叠结构的至少一个第一通孔；

[0072] S12：在第一通孔侧壁形成第一电荷阻挡结构；

[0073] S13：在形成第一电荷阻挡结构后，在第一堆叠结构表面形成第二堆叠结构；其中，第二堆叠结构包括依次交替层叠设置的第二绝缘层和第二牺牲层；

[0074] S14：形成贯穿第二堆叠结构的至少一个第二通孔；其中，第二通孔与第一通孔连通；

[0075] S15：形成覆盖第一通孔侧壁和第二通孔侧壁的第二电荷阻挡结构；其中，第二电荷阻挡结构覆盖第一电荷阻挡结构。

[0076] S10中，可通过化学气相沉积的方式形成第一绝缘层。第一绝缘层的组成材料可包括：绝缘的氧化物，例如，氧化硅。

[0077] S10中，可通过化学气相沉积的方式形成第一牺牲层。第一牺牲层的组成材料可包括：氮化物，例如，氮化硅或者氮氧化硅等。第一牺牲层的组成材料还可包括多晶硅(poly)。

[0078] S13中，可通过化学气相沉积的方式形成第二绝缘层。第二绝缘层的组成材料可包括：绝缘的氧化物，例如，氧化硅。

[0079] S13中，可通过化学气相沉积的方式形成第二牺牲层。第二牺牲层的组成材料可包括：氮化物，例如，氮化硅或者氮氧化硅等。第二牺牲层的组成材料还可包括多晶硅(poly)。

[0080] S11和S14中，可通过具有相同图案的掩膜版分别形成第一通孔和第二通孔，进而提高第一通孔和第二通孔的对准精度，以提高存储器质量。

[0081] 第一电荷阻挡结构和第二电荷阻挡结构均包括对电荷的转移进行阻挡的结构，且均能够起到阻挡电荷的作用。第一电荷阻挡结构的组成材料和第二电荷阻挡结构的组成材
料均为绝缘材料，且第一电荷阻挡结构的组成材料和第二电荷阻挡结构的组成材料可相
同。例如，第一电荷阻挡和第二电荷阻挡结构的组成材料可包括但不限于氧化硅。

[0082] 对于由连通的第二通孔和第一通孔形成的深孔，由于第二通孔位于该深孔的顶部附近，第一通孔位于该深孔的底部附近，因此在形成第二电荷阻挡结构时，第一通孔中第二
电荷阻挡结构的厚度小于第二通孔中第二电荷阻挡结构的厚度。而本公开实施例通过先形
成的第一电荷阻挡结构，可以弥补位于第一通孔中第二电荷阻挡结构较薄的特点，提高了
电荷阻挡结构厚度均匀性，进而提高了存储器的良率。

[0083] 并且，本公开实施例所采用的方法与现有技术兼容性强，在提高存储器质量的同时，通过工艺改进降低了工艺难度，无需采用具有更高性能的存储器制作设备，存储器的制
作成本较低。

[0084] 在一些实施例中，参照图3a所示，S12包括：

[0085] 对第一通孔侧壁第一牺牲层进行氧化处理，以从第一通孔侧壁沿着第一牺牲层的方向，氧化部分第一牺牲层形成第一电荷阻挡结构；其中，第一电荷阻挡结构的长度小于未
被氧化的第一牺牲层的长度。

[0086] 需要指出的是，本公开实施例仅对第一牺牲层靠近第一通孔的部分进行了氧化处理，即第一电荷阻挡结构仅是氧化第一牺牲层靠近第一通孔的部分形成的。形成的第一电
荷阻挡结构从第一通孔的侧壁向第一牺牲层凸出。

[0087] 第一电荷阻挡结构的长度，为第一电荷阻挡结构在第一牺牲层的延展平面内的长度。在第一牺牲层的延展平面内，第一电荷阻挡结构的长度小于第一牺牲层的长度。

[0088] 示例性地，对第一牺牲层进行氧化处理的方法可包括：氧化退火处理，例如，原位水汽生成(In‑Situ Steam Generation，ISSG)法。

[0089] 需要指出的是，由于第一通孔底部并未显露含有氮元素的结构，因此，在本实施例中，形成的第一电荷阻挡结构并未覆盖第一通孔底部。

[0090] 第一电荷阻挡结构的组成材料可包括：绝缘的氧化物。例如，氧化硅等。

[0091] 在对第一通孔侧壁显露的第一牺牲层进行氧化处理的过程中，通入第一通孔中的氧气与第一通孔侧壁显露的第一牺牲层的组成材料发生化学反应，基于参与该化学反应的
第一牺牲层的组成材料形成第一电荷阻挡结构。

[0092] 由于第一牺牲层为层状结构，第一通孔沿垂直于第一牺牲层所在平面的方向贯穿第一堆叠结构，因此，本公开实施例中形成的第一电荷阻挡结构，在沿第一通孔的轴向方
向，向衬底所在平面的投影可为圆环形。第一电荷结构的长度可包括：该圆环形的外圆半径
与内圆半径的差值。

[0093] 需要指出的是，在上述氧化处理中，氧气可首先与第一牺牲层通过第一通孔侧壁显露的区域发生化学反应，形成第一电荷阻挡结构。随着氧化处理的继续进行，氧气可沿着
第一牺牲层的延伸方向从第一通孔继续向第一牺牲层扩散，即氧气继续对第一牺牲层进行
氧化处理，使得第一电荷阻挡结构的长度增加。

[0094] 后续工艺中，需要去除未参与该化学反应的第一牺牲层形成间隙，并向该间隙填充导电材料形成栅极层，因此，S12中，经过上述氧化处理后，第一堆叠结构中仍具有依次层
叠设置的第一绝缘层和第一牺牲层的结构，并且第一堆叠结构中未被氧化处理的第一牺牲
层占据的空间足够用于形成栅极层。

[0095] 具体地，可根据氧化处理的工艺条件(例如氧气浓度或者温度等)，确定从第一通孔侧壁向第一牺牲层方向形成第一电荷阻挡结构的速率，且通过控制对第一牺牲层进行氧
化处理的工艺时长，以精确控制形成的第一电荷阻挡结构的长度。

[0096] 需要指出的是，经过上述氧化处理之后，第一堆叠结构中仍具有依次层叠设置的第一绝缘层和第一牺牲层的结构，并且第一堆叠结构中未被氧化的第一牺牲层占据的空间
足够用于形成栅极层。

[0097] 本公开实施例对第一通孔侧壁第一牺牲层进行氧化处理，形成第一电荷阻挡结构，无需在第一通孔侧壁额外沉积用于形成第一电荷阻挡结构的氮化物层，而是以第一通
孔显露的第一堆叠结构中第一牺牲层作为反应物形成第一电荷阻挡结构，可以提高第一电
荷阻挡结构对后续基于第一牺牲层形成的栅极层的覆盖效果，进而提高第一电荷阻挡结构
在沟道结构和栅极层之间、以及相邻栅极层之间的电荷阻挡效果，以提高存储器质量。

[0098] 在一些实施例中，结合图3a、图3b和图3c所示，S15包括：

[0099] 形成覆盖第一通孔侧壁和第二通孔侧壁的第一介质层；

[0100] 对第一介质层进行氧化处理，形成第二电荷阻挡结构；其中，第二电荷阻挡结构与第一绝缘层接触。

[0101] 第一介质层的组成材料可包括：氮化物，例如氮化硅或者氮氧化硅。第一介质层的组成材料还可包括：多晶硅。

[0102] S15中，可通过原子层气相沉积(Atom Layer Deposition，ALD)的方式形成第一介质层。如此，可精确控制沉积的第一介质层的厚度，进而精确控制基于第一介质层形成的第
二电荷阻挡结构的厚度，保证存储器质量满足用户需求。

[0103] 由于第一通孔与第二通孔连通，第一通孔的侧壁显露第一电荷阻挡结构和第一绝缘层，因此，沉积在第一通孔中的第一介质层可直接与第一电荷阻挡结构接触，使得位于第
一通孔侧壁的第二电荷阻挡结构直接与第一电荷阻挡结构接触。并且，沉积在第一通孔的
第一介质层还可直接与第一绝缘层接触。

[0104] 在通过气相反应向通孔中通入反应气体，以沉积第一介质层时，通孔中沉积的第一介质层的厚度与反应气体的浓度相关。实际制备过程中，与通孔顶部开口之间的垂直距
离不同的各个区域的反应气体浓度不同。

[0105] 具体地，随着与通孔顶部开口的垂直距离增大，反应气体浓度逐渐减小。因此，形成的第一介质层的厚度也会逐渐减小。故本实施例中，位于第二通孔侧壁的第一介质层的
厚度，大于位于第一通孔侧壁的第一介质层的厚度。

[0106] 由于第一通孔距离第二通孔顶部开口的垂直距离较大，因此，沉积第一通孔中的第一介质层可能仅覆盖第一通孔侧壁的部分区域，也就是说在形成第一介质层后，第一通
孔侧壁仍然会显露部分第一电荷阻挡结构或者部分第一绝缘层。由于第一绝缘层和第一电
荷阻挡结构能够对后续基于第一堆叠结构形成的第一栅叠层结构中相邻栅极层起到电荷
阻挡作用，且第一电荷阻挡结构能对栅极层与沟道结构起到导电荷阻挡作用，因此，可以减
少存储器出现漏电或者短路等情况，有利于保证存储器良率较高。

[0107] 在对第一介质层进行氧化处理的过程中，可向第二堆叠结构表面喷出氧气，氧气向第二通孔和第一通孔运动，并与第一介质层发生化学反应，形成第二电荷阻挡结构。

[0108] 由于位于第二通孔侧壁的第一介质层的厚度，大于位于第一通孔侧壁的第一介质层的厚度，第二电荷阻挡结构是对第一介质层进行氧化处理得到的，因此，位于第二通孔中
第二电荷阻挡结构的厚度，大于位于第一通孔侧壁的第二电荷阻挡结构的厚度。

[0109] 为了进一步提高对第一介质层进行氧化处理的效果，可向贯通的第二通孔和第一通孔中通入氧气，并增大氧气的气压，以增大向第二通孔和第一通孔中喷出氧气的流速，增
加向第二通孔底部以及第一通孔中运动的氧气含量，提高对于第二通孔底部以及第一通孔
中第一介质层的氧化处理效果，进而增加第二通孔中第二电荷阻挡结构的厚度均匀性，以
及第一通孔中第二电荷阻挡结构的厚度均匀性。

[0110] 需要强调的是，经过上述氧化处理，覆盖第一通孔侧壁和第二通孔侧壁的第一介质层全部被氧化，形成第二电荷阻挡结构。并且，在后续利用刻蚀剂去除第一堆叠结构和第
二堆叠结构中的第一牺牲层形成间隙时，刻蚀剂与第二电荷阻挡结构之间的化学反应为惰
性反应。

[0111] 即在后续利用刻蚀剂去除第一堆叠结构和第二堆叠结构中的第一牺牲层时，刻蚀剂不会去除第二电荷阻挡结构，以保证通过去除相邻的两个第一牺牲层形成的相邻两个间
隙之间彼此隔离，进而保证在相邻两个间隙中分别形成的两个栅极层也是彼此电隔离的，
以减少因为相邻两个栅极层之间电连接造成的存储器短路。

[0112] 相较于图1a和图1b示出的方式，本公开实施例中，先通过第一通孔侧壁显露的第一牺牲层形成第一电荷阻挡层，然后再形成第二堆叠结构，并在第一通孔侧壁和贯穿第二
堆叠结构的第二通孔侧壁形成第一介质层，有利于对第一电荷阻挡结构的厚度和第二电荷
阻挡结构的厚度进行精确控制，并能提高第一电荷阻挡结构和第二电荷阻挡结构的质量，
进而提高制备的存储器良率。

[0113] 第一电荷阻挡结构的厚度可称为第一电荷阻挡结构的长度，表示为沿着平行于第一通孔径向方向，由第一通孔侧壁指向第一通孔轴线方向上第一电荷阻挡结构的长度。类
似地，第二电荷阻挡结构的厚度，表示为沿着平行于第二通孔径向方向，由第二通孔侧壁指
向第二通孔轴线方向上第二电荷阻挡结构的长度。

[0114] 需要指出的是，图3b和图3c中第一通孔和第二通孔之间的虚线用于区分第一通孔和第二通孔的位置，并不代表第一通孔和第二通孔之间存在实际的界面。也就是说，第一通
孔和第二通孔是连通的。

[0115] 在一些实施例中，参照图3d所示，所述方法还包括：

[0116] 在对第一介质层进行氧化处理的同时，对第二堆叠结构中与第一介质层接触的第二牺牲层进行氧化处理，以从所述第一介质层沿着所述第二牺牲层的方向，氧化部分所述
第二牺牲层形成第二电荷阻挡结构；其中，第二堆叠结构中第二电荷阻挡结构的长度，小于
第二堆叠结构中未被氧化的第二牺牲层的长度。

[0117] 由于第一介质层和第二牺牲层的组成材料均可被氧化，因此，可通过控制氧化处理的工艺参数或者工艺时长，在对第一介质层进行氧化处理的同时，使得氧气通过第一介
质层或氧化处理之后的第一介质层向第二堆叠结构中的第二牺牲层扩散，并对第二牺牲层
进行氧化处理。如此，在第二堆叠结构中，第二电荷阻挡结构包括：氧化处理后的第一介质
层和氧化处理后的第二牺牲层。

[0118] 需要指出的是，第二堆叠结构中，对于每个第二牺牲层而言，仅有靠近第一介质层的区域进行氧化处理，形成了第二电荷阻挡结构。即在氧化处理完成之后，第二堆叠结构中
仍存在未被氧化的第二牺牲层，并且第二堆叠结构中第二电荷阻挡结构的长度，小于第二
堆叠结构中未被氧化的第二牺牲层的长度。

[0119] 本公开实施例中，通过在对第一介质层进行氧化处理的同时，对第二堆叠结构中与第一介质层接触的第二牺牲层进行氧化处理，可利用第二电荷阻挡结构确保未被氧化的
相邻两个第二牺牲层之间彼此电隔离，以保证后续在去除第二牺牲层形成的凹陷区域中形
成栅极层时，相邻两个栅极层之间是电隔离的，减少因为相邻两个栅极层之间电连接造成
的存储器短路，保证存储器质量较好。

[0120] 在一些实施例中，参照图4a和图4b所示，S12包括：

[0121] 形成覆盖第一通孔侧壁的第二介质层；

[0122] 对第二介质层进行氧化处理，形成第一电荷阻挡结构。

[0123] S12中，可通过原子层气相沉积的方式形成第二介质层。如此，可精确控制沉积的第二介质层的厚度，并且能够保证第二介质层在第一通孔侧壁的均匀性较好，进而精确控
制基于第二介质层形成的第一电荷阻挡结构的厚度以及均匀性，保证存储器质量满足用户
需求。

[0124] 第二介质层的组成材料与第一牺牲层的组成材料可相同，例如，第二介质层的组成材料可包括：氮化硅、氮氧化硅或者多晶硅等。

[0125] 本公开实施例通过形成覆盖第一通孔侧壁的第二介质层，然后对第二介质层进行氧化处理，形成第一电荷阻挡结构，与现有技术的兼容性强，方法简单。

[0126] 在一些实施例中，结合图4a、图4b和图4c所示，所述方法还包括：

[0127] 在对第二介质层进行氧化处理的同时，对第一堆叠结构中与第二介质层接触的第一牺牲层进行氧化处理，以从第一介质层沿着第二牺牲层的方向，氧化部分第二牺牲层形
成第一电荷阻挡结构；其中，第一电荷阻挡结构的长度，小于第一堆叠结构中未被氧化的第
一牺牲层的长度。

[0128] 参照图4c所示，第一堆叠结构中，对第二介质层进行氧化处理时，靠近第一通孔的第一牺牲层

[0129] 由于第二介质层和第一牺牲层的组成材料均包括氮化物，因此，可通过控制氧化处理的工艺参数或者工艺时长，在对第二介质层进行氧化处理的同时，使得氧气通过第二
介质层或氧化处理之后的第二介质层向第一堆叠结构中的第一牺牲层扩散，并对第一牺牲
层进行氧化处理。如此，第一电荷阻挡结构包括：氧化处理后的第二介质层和氧化处理后的
第一牺牲层。

[0130] 需要指出的是，第一堆叠结构中，对于每个第一牺牲层而言，仅有靠近第二介质层的区域进行氧化处理，形成了第一电荷阻挡结构。即在氧化处理完成之后，第一堆叠结构中
存在未被氧化的第一牺牲层，并且，第一电荷阻挡结构的长度，小于第一堆叠结构中未被氧
化的的第一牺牲层的长度。

[0131] 本公开实施例中，通过在对第二介质层进行氧化处理的同时，对第一堆叠结构中与第二介质层接触的第一牺牲层进行氧化处理，可利用第一电荷阻挡结构确保相邻两个第
一牺牲层之间彼此隔离，以保证后续在去除第一牺牲层形成的凹陷区域中形成栅极层时，
相邻两个栅极层之间是电隔离的，减少因为相邻两个栅极层之间电连接造成的存储器短
路，保证存储器质量较好。

[0132] 在一些实施例中，结合图4a、图4b、图4d以及图4e所示，S15包括：

[0133] 形成覆盖第一通孔侧壁和第二通孔侧壁的第三介质层；

[0134] 对第三介质层进行氧化处理，形成第二电荷阻挡结构；其中，第一电荷阻挡结构，位于第二电荷阻挡结构与第一绝缘层之间。

[0135] 第三介质层的组成材料与第一牺牲层的组成材料可相同，例如，第三介质层的组成材料可包括：氮化硅、氮氧化硅或者多晶硅等。

[0136] S15中，可通过原子层气相沉积的方式形成第三介质层。如此，可精确控制沉积的第三介质层的厚度，进而精确控制基于第三介质层形成的第二电荷阻挡结构的厚度，保证
存储器质量满足用户需求。

[0137] 参照图4c所示，位于第一通孔中的第一电荷阻挡结构覆盖了第一通孔侧壁显露的第一绝缘层，因此，位于第一通孔中的第三介质层与第一堆叠结构中的第一绝缘层不直接
接触。也就是说，第一电荷阻挡结构位于第一绝缘层和位于第一通孔中的第三介质层之间。

[0138] 本公开实施例提供的存储器制作方法，有利于提高第一通孔中电荷阻挡结构和第二通孔中电荷阻挡结构的质量，进而保证存储器的良率较高。且方式简单，与现有技术兼容
性强。

[0139] 在一些实施例中，结合图4c、图4f以及图4g所示，S15包括：形成覆盖第一通孔侧壁和第二通孔侧壁的第三介质层；对第三介质层进行氧化处理，形成第二电荷阻挡结构；其
中，第一电荷阻挡结构，位于第二电荷阻挡结构与第一堆叠结构中第一绝缘层之间。

[0140] 在一些实施例中，结合图4f以及图4h所示，所述方法还包括：

[0141] 在对第三介质层进行氧化处理的同时，对第二堆叠结构中与第三介质层接触的第二牺牲层进行氧化处理，以从第三介质层沿着第二牺牲层的方向，氧化部分第二牺牲层形
成第二电荷阻挡结构；其中，第二堆叠结构中第二电荷阻挡结构的长度，小于第二堆叠结构
中未被氧化的第二牺牲层的长度。

[0142] 参照图4h所示，位于第二堆叠结构中的第二电荷阻挡结构，沿第二通孔的径向方向朝第一牺牲层凸出。

[0143] 由于第三介质层和第一牺牲层的组成材料均包括氮化物，因此，可通过控制氧化处理的工艺参数或者工艺时长，在对第三介质层进行氧化处理的同时，使得氧气通过第三
介质层或氧化处理之后的第三介质层向第二牺牲层扩散，并对第二牺牲层进行氧化处理。
如此，第二堆叠结构中第二电荷阻挡结构包括：氧化处理后的第三介质层和氧化处理后的
第二牺牲层。

[0144] 需要指出的是，第二堆叠结构中，对于每个第二牺牲层而言，仅有靠近第三介质层的区域进行氧化处理，形成了第二电荷阻挡结构。即在氧化处理完成之后，第二堆叠结构中
仍存在未被氧化的第二牺牲层，并且第二堆叠结构中第二电荷阻挡结构的长度，小于第二
堆叠结构中未被氧化的的第二牺牲层的长度。

[0145] 本公开实施例中，通过在对第三介质层进行氧化处理的同时，对第二堆叠结构中与第三介质层接触的第一牺牲层进行氧化处理，可利用第二电荷阻挡结构确保相邻两个未
被氧化的第二牺牲层之间彼此隔离，以保证后续在去除未被氧化的第二牺牲层形成的凹陷
区域中形成栅极层时，相邻两个栅极层之间是电隔离的，减少因为相邻两个栅极层之间电
连接造成的存储器短路，保证存储器质量较好。

[0146] 在一些实施例中，沿平行于第一通孔径向的方向，第一电荷阻挡结构的厚度与第一堆叠结构中第二电荷阻挡结构的厚度之和，小于或等于第二堆叠结构中第二电荷阻挡结
构的厚度。

[0147] 第一堆叠结构中电荷阻挡结构的厚度等于第一电荷阻挡结构的厚度与第一堆叠结构中第二电荷阻挡结构的厚度之和。第二堆叠结构中电荷阻挡结构的厚度为位于第二堆
叠结构中第二电荷阻挡结构的厚度。

[0148] 优选地，第一电荷阻挡结构的厚度与第一堆叠结构中第二电荷阻挡结构的厚度之和，等于第二堆叠结构中第二电荷阻挡结构的厚度。如此，能够保证第一堆叠结构中电荷阻
挡结构的厚度，与第二堆叠结构中电荷阻挡结构的厚度相同，进而保证沟道结构与栅极层
之间电荷阻挡结构的厚度一致性，有利于提高存储器质量。

[0149] 在一些实施例中，所述方法还包括：

[0150] 在具有第二电荷阻挡结构的第一通孔和第二通孔中，形成沟道结构；

[0151] 刻蚀第二堆叠结构和第一堆叠结构，形成沟槽；

[0152] 去除第一牺牲层和第二二牺牲层，形成凹陷区域；

[0153] 向凹陷区域填充导电材料，形成栅极层。

[0154] 通过形成沟槽，可显露第一牺牲层和第二牺牲层，并基于该沟槽作为通道去除第一牺牲层和第二牺牲层。

[0155] 需要指出的是，凹陷区域是通过去除未被氧化的第一牺牲层和第二牺牲层形成的。当部分第一牺牲层被氧化形成第一电荷阻挡结构后，在去除未被氧化的第一牺牲层时，
第一电荷阻挡结构不会被去除。当部分第二牺牲层被氧化形成第二电荷阻挡结构后，在去
除未被氧化的第二牺牲层时，第二电荷阻挡结构不会被去除。

[0156] 示例性地，可基于该沟槽注入刻蚀剂，以去除第一牺牲层和第二牺牲层。需要指出的是，刻蚀剂，分别与第一绝缘层、第二绝缘层、第一电荷阻挡结构及第二电荷阻挡结构之
间的化学反应为惰性反应。如此，注入沟槽中的刻蚀剂可分别与第一牺牲层和第二牺牲层
接触并发生反应，以去除第一牺牲层和第二牺牲层，形成上述凹陷区域。

[0157] 通过去除第一牺牲层形成的凹陷区域的形状与被去除的第一牺牲层的形状相同，通过去除第二牺牲层形成的凹陷区域的形状与被去除的第二牺牲层的形状相同。

[0158] 需要指出的是，形成沟槽的区域不同于形成第一通孔或第二通孔的区域。

[0159] 刻蚀剂可包括：热磷酸溶液等。

[0160] 导电材料可包括：金属、金属化合物或者多晶硅等。

[0161] 在一些实施例中，所述方法还包括：

[0162] 形成栅极层后，在沟槽的侧壁和底部沉积绝缘层；

[0163] 在形成上述绝缘层后，向沟槽中沉积导电材料，以形成公共源极。

[0164] 需要指出的是，在向间隙中填充导电材料，形成栅极层的过程中，间隙中也会沉积部分导电材料。因此，在形成上述绝缘层之前，需要去除沉积在沟槽中的导电材料。

[0165] 向沟槽中沉积的导电材料与向间隙中沉积的导电材料可相同。例如，可包括：金属钨、金属钛或者氮化钛等。

[0166] 图5是根据一示例性实施例示出的一种存储器100的结构示意图。参照图5所示，存储器100包括：

[0167] 第一栅叠层结构110，位于衬底表面，包括依次交替层叠设置的第一绝缘层111和第一栅极层112；

[0168] 第二栅叠层结构120，位于第一栅叠层结构110表面，包括依次交替层叠设置的第二绝缘层121层和第二栅极层122；

[0169] 沟道结构130，贯穿第一栅叠层结构110和第二栅叠层结构120；

[0170] 第一电荷阻挡结构140，位于沟道结构130和第一栅极层112之间，且沿沟道结构130的径向方向朝第一栅极层112凸出；

[0171] 第二电荷阻挡结构150，贯穿第一栅叠层结构110和第二栅叠层结构120；其中，位于第一栅叠层结构110中的第二电荷阻挡结构150，位于沟道结构130和第一电荷阻挡结构
150之间，且位于沟道结构130和第一绝缘层111之间；位于第二栅叠层结构120中的第二电
荷阻挡结构150，位于沟道结构130和第二栅极层之间，且位于沟道结构130和第二绝缘层
121之间。

[0172] 存储器100可以根据本公开实施例提供的方法制作而成。存储器100可包括：三维存储器。例如，3D NAND存储器等。

[0173] 第一绝缘层111和第二绝缘层121的组成材料相同。具体地，第一绝缘层111和第二绝缘层121的组成材料均可包括绝缘的氧化物，例如，氧化硅等。

[0174] 第一栅极层112和第二栅极层122的组成材料相同，具体地，第一栅极层112和第二栅极层122的组成材料均可包括导电材料，例如，导电金属或者多晶硅等。

[0175] 沟道结构130可包括多层结构。例如，沿着沟道结构130的径向方向，由沟道结构130的外侧指向沟道结构130的轴心，沟道结构130可包括：电荷存储层、电荷隧穿层和导电
柱。

[0176] 第一电荷阻挡结构140和第二电荷阻挡结构150的组成材料相同。

[0177] 位于第一栅叠层结构110中的第二电荷阻挡结构150，与第一绝缘层111接触。

[0178] 参照图5所示，位于第一栅叠层结构110中的第二电荷阻挡结构150的厚度，小于位于第二栅叠层结构120中第二电荷阻挡结构150的厚度。

[0179] 沿平行于沟道结构130径向的方向，位于第二栅叠层结构120中第二电荷阻挡结构150的厚度，大于或等于第一电荷阻挡结构140的厚度和位于第一栅叠层结构110中第二电
荷阻挡结构150的厚度之和。

[0180] 本公开实施例中，通过设置沿沟道结构130的径向方向朝第一栅极层112凸出的第一电荷阻挡结构140，可以提高对于第一栅极层112的包围效果，降低相邻两个第一栅极层
112彼此接触的可能性，进而减少由于相邻的第一栅极层112接触导致的短路等情况发生，
提高存储器100的质量。

[0181] 在一些实施例中，参照图6或图7所示，部分第二电荷阻挡结构150，位于第二栅叠层结构120中且沿沟道结构130的径向方向朝第二栅极层122凸出。

[0182] 图6示出的存储器可通过如图3a、图3b以及图3d所示的方法制作而成。图7示出的存储器可通过如图4c、图4f以及图4h所示的方法制作而成。

[0183] 本公开实施例中，通过设置沿沟道结构130的径向方向朝第二栅极层122凸出的第二电荷阻挡结构140，可以提高对于第二栅极层122的包围效果，降低相邻两个第二栅极层
122彼此接触的可能性，进而减少由于相邻的第二栅极层122接触导致的短路等情况发生，
提高存储器100的质量。

[0184] 在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于
此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，
都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范
围为准。