改善多次擦除编程Vt偏移方法、系统、存储介质和终端

摘要

本发明公开了一种改善多次擦除编程Vt偏移方法、系统、存储介质和终端，在NOR Flash常见擦除算法流程中的弱编程之后加入第二次擦除校验，将经过弱编程操作之后阈值电压偏移较大的存储单元重新擦除，让其阈值电压重新恢复到正常范围之内；在存储单元经过多次擦除编程之后，第二次擦除校验可以有效的控制存储单元因为弱编程带来的阈值电压偏移，从而达到提高芯片的擦除编程耐久性，同时存储单元的存储可靠性。

权利要求

1.一种改善多次擦除编程Vt偏移方法，其特征在于，具体包括以下步骤：S1：对芯片内的存储单元执行预编程处理；

S2：对芯片内的存储单元执行第一次擦除处理；

S3：判断存储单元的阈值电压是否大于第一擦除校验字线电压，是则跳转至S2，否则跳转至S4；其中第一擦除校验字线电压为根据需要设置的预设电压值；

S4：对芯片内的存储单元执行弱编程处理；

s51：判断存储单元的阈值电压是否大于第二擦除校验字线电压，是则跳转至s6，否则跳转至s52；

s52：判断存储单元是否已经执行了第二次擦除处理，是则跳转至s53，否则跳转至S7；

s53：判断存储单元的阈值电压是否大于第一擦除校验字线电压，是则跳转至s54，否则跳转至S7；

s54：对芯片内的存储单元执行第三次擦除处理，并跳转至s53；

s6：对芯片内的存储单元执行第二次擦除处理，并跳转至s51；

S7：使芯片进入待机模式；

所述第二擦除校验字线电压≥第一擦除校验字线电压。

2.根据权利要求1所述的改善多次擦除编程Vt偏移方法，其特征在于，在s6和S7之间还包括以下步骤：

S8：判断芯片内所有需要进行编程擦除处理的存储单元是否都已经处理完毕，是则跳转至S7，否则跳转至S1。

3.一种采用如权利要求1至2任一所述的改善多次擦除编程Vt偏移方法的系统，其特征在于，包括：

对芯片内的存储单元执行预编程处理的预编程模块（A1）；

对芯片内的存储单元执行擦除处理的擦除模块（A2）；

对存储单元进行第一次擦除校验的第一校验模块（A3）；

对芯片内的存储单元执行弱编程处理的弱编程模块（A4）；

对存储单元进行第二次擦除校验的第二校验模块（A5）。

4.根据权利要求3所述的系统，其特征在于，还包括判断芯片内所有需要进行编程擦除处理的存储单元是否都已经处理完毕的判断模块（A6）。

5.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至2任一项所述的方法。

6.一种终端，其特征在于，包括处理器（B301）和存储器（B302），所述存储器（B302）中存储有计算机程序，所述处理器（B301）通过调用所述存储器（B302）中存储的所述计算机程序，用于执行权利要求1至2任一项所述的方法。

说明书

改善多次擦除编程Vt偏移方法、系统、存储介质和终端

技术领域

[0001] 本发明涉及电路技术领域，尤其涉及的是一种改善多次擦除编程Vt偏移方法、系统、存储介质和终端。

背景技术

[0002] 擦除编程耐久性是非易失存储器的一个主要考核指标，在擦除编程循环多次以后，存储单元逐渐变得更难擦除，更易编程，经过擦除算法流程后的存储单元的阈值电压会
发生偏移，严重的情况下可能会导致存储单元内存储的数据被读错。在工艺制程比较先进
的非易失性存储器上，因为存储单元的体积在不断缩小，存储单元的阈值电压就更容易随
着擦除编程次数变多导致偏移。

[0003] 以NOR Flash为例，图1是常用的擦除算法流程，图2是擦除编程次数较少时数据1和数据0（Nor flash的数据0和1是由浮删存储单元的Vt值（阈值电压）不同来表示，Vt值高
表示数据0，Vt值低表示数据1，通过改变存储单元的Vt值就可以存储不同数据）的阈值电压
分布图，从图2可以看到，擦除编程次数较少时，数据1以及数据0的阈值电压分离读操作字
线电压有比较大的电压差（图2示意图中的电压差都为1.5V），此时芯片内部存储的数据1和
数据0是有效可靠的。

[0004] 图3是常见NOR Flash擦除编程较多次数后数据1和数据0的阈值电压分布，在擦除校验成功结束后有一个作用为修复过擦除的弱编程流程，如果擦除编程很多次之后，在阈
值电压靠近擦除校验电压的数据1的存储单元容易受到弱编程的影响，使其阈值电压往右
偏移，如此往复擦除编程，数据1的存储单元容易衰减为“不好的数据1”（即阈值电压介于擦
除校验电压和读操作字线电压之间的存储单元），甚至衰减为数据0（即阈值电压高于读操
作字线电压的存储单元），最终使数据1发生变化，这严重降低了存储芯片擦除编程耐久性
的可靠性。

[0005] 因此，现有的技术还有待于改进和发展。

发明内容

[0006] 本发明的目的在于提供一种改善多次擦除编程Vt偏移方法、系统、存储介质和终端，旨在解决因擦除编程次数过多导致存储单元阈值电压偏移过多的问题。

[0007] 本发明的技术方案如下：一种改善多次擦除编程Vt偏移方法，其中，具体包括以下步骤：

[0008] S1：对芯片内的存储单元执行预编程处理；

[0009] S2：对芯片内的存储单元执行第一次擦除处理；

[0010] S3：对存储单元进行第一次擦除校验，若校验成功则跳转至S4，若校验失败则跳转至S2；

[0011] S4：对芯片内的存储单元执行弱编程处理；

[0012] S5：对存储单元进行第二次擦除校验，若校验成功则跳转至S7，若校验失败则跳转至S6；

[0013] S6：对芯片内的存储单元执行第二次擦除处理，并跳转至S5；

[0014] S7：使芯片进入待机模式。

[0015] 本技术方案中，在NOR Flash常见擦除算法流程中的弱编程之后加入第二次擦除校验，将经过弱编程操作之后阈值电压偏移较大的存储单元重新擦除，让其阈值电压重新
恢复到正常范围之内。

[0016] 所述的改善多次擦除编程Vt偏移方法，其中，所述S3中，具体包括以下过程：判断存储单元的阈值电压是否大于第一擦除校验字线电压，是则跳转至S2，否则跳转至S4；其中
第一擦除校验字线电压为根据需要设置的预设电压值。

[0017] 所述的改善多次擦除编程Vt偏移方法，其中，所述S5中，具体包括以下过程：判断存储单元的阈值电压是否大于第二擦除校验字线电压，是则跳转至S6，否则跳转至S7；其中
第二擦除校验字线电压为根据需要设置的预设电压值；

[0018] 所述的改善多次擦除编程Vt偏移方法，其中，所述第二擦除校验字线电压≥第一擦除校验字线电压。

[0019] 本技术方案中，第一擦除校验字线电压和第二擦除校验字线电压可以根据实际需要而设定，一般而言第二擦除校验字线电压大于等于第一擦除校验字线电压。

[0020] 所述的改善多次擦除编程Vt偏移方法，其中，所述S5和S6具体包括以下步骤：

[0021] s51：判断存储单元的阈值电压是否大于第二擦除校验字线电压，是则跳转至s6，否则跳转至s52；

[0022] s52：判断存储单元是否已经执行了第二次擦除处理，是则跳转至s53，否则跳转至S7；

[0023] s53：判断存储单元的阈值电压是否大于第一擦除校验字线电压，是则跳转至s54，否则跳转至S7；

[0024] s54：对芯片内的存储单元执行第三次擦除处理，并跳转至s53；

[0025] s6：对芯片内的存储单元执行第二次擦除处理，并跳转至s51。

[0026] 本技术方案中，通过在弱编程之后设置第二次擦除校验，使阈值电压偏移较大的存储单元重新擦除，让存储单元的阈值电压重新恢复到小于等于第一擦除校验字线电压。

[0027] 所述的改善多次擦除编程Vt偏移方法，其中，在S6和S7之间还包括以下步骤：

[0028] S8：判断芯片内所有需要进行编程擦除处理的存储单元是否都已经处理完毕，是则跳转至S7，否则跳转至S1。

[0029] 本技术方案中，检查芯片内所有需要进行编程擦除处理的存储单元是否都已经处理完毕，避免遗漏对存储单元的处理。

[0030] 一种采用如上述任一所述的改善多次擦除编程Vt偏移方法的系统，其中，包括：

[0031] 对芯片内的存储单元执行预编程处理的预编程模块（A1）；

[0032] 对芯片内的存储单元执行擦除处理的擦除模块（A2）；

[0033] 对存储单元进行第一次擦除校验的第一校验模块（A3）；

[0034] 对芯片内的存储单元执行弱编程处理的弱编程模块（A4）；

[0035] 对存储单元进行第二次擦除校验的第二校验模块（A5）。

[0036] 所述的系统，其中，还包括判断芯片内所有需要进行编程擦除处理的存储单元是否都已经处理完毕的判断模块（A6）。

[0037] 一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。

[0038] 一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。

[0039] 本发明的有益效果：本发明通过提供一种改善多次擦除编程Vt偏移方法、系统、存储介质和终端，在存储单元经过多次擦除编程之后，第二次擦除校验可以有效的控制存储
单元因为弱编程带来的阈值电压偏移，从而达到提高芯片的擦除编程耐久性，同时存储单
元的存储可靠性。

附图说明

[0040] 图1是现有技术中NOR Flash常用擦除算法流程图。

[0041] 图2是现有技术中NOR Flash存储单元擦除编程次数较少时的数据1和数据0阈值电压分布。

[0042] 图3是现有技术中常见NOR Flash擦除编程较多次数后数据1和数据0的阈值电压分布。

[0043] 图4是本发明中改善多次擦除编程Vt偏移方法的步骤流程图。

[0044] 图5是本发明中经过第二次擦除校验后NOR Flash多次擦除编程后数据1和数据0的阈值电压分布图。

[0045] 图6是本发明中系统的模块示意图。

[0046] 图7是本发明中终端的结构图。

具体实施方式

[0047] 下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在
此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因
此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的
范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做
出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0048] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的
描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0049] 如图4所示，一种改善多次擦除编程Vt偏移方法，应用在NOR Flash（即非易失闪存技术）的擦除算法流程中，可以改善因为多次擦除编程导致存储单元阈值电压偏移过多的
问题，以提高芯片的擦除编程耐久性和存储单元的存储可靠性，具体包括以下步骤：

[0050] S1：对芯片内的存储单元执行预编程处理；

[0051] S2：对芯片内的存储单元执行第一次擦除处理；

[0052] S3：对存储单元进行第一次擦除校验，若校验成功则跳转至S4，若校验失败则跳转至S2；

[0053] S4：对芯片内的存储单元执行弱编程处理；

[0054] S5：对存储单元进行第二次擦除校验，若校验成功则跳转至S7，若校验失败则跳转至S6；

[0055] S6：对芯片内的存储单元执行第二次擦除处理，并跳转至S5；

[0056] S7：使芯片进入待机模式。

[0057] 在某些具体实施例中，所述S3中，具体包括以下过程：判断存储单元的阈值电压是否大于第一擦除校验字线电压，是（即校验失败）则跳转至S2，否（即校验成功）则跳转至S4；
其中第一擦除校验字线电压为根据需要设置的预设电压值。

[0058] 在某些具体实施例中，所述S5中，具体包括以下过程：判断存储单元的阈值电压是否大于第二擦除校验字线电压，是（即校验失败）则跳转至S6，否（即校验成功）则跳转至S7；
其中第二擦除校验字线电压为根据需要设置的预设电压值。

[0059] 在某些具体实施例中，所述第二擦除校验字线电压≥第一擦除校验字线电压。

[0060] 在某些具体实施例中，为了进一步提高芯片内的存储单元的擦除编程耐久性，所述S5和S6具体包括以下步骤：

[0061] s51：判断存储单元的阈值电压是否大于第二擦除校验字线电压，是则跳转至s6，否则跳转至s52；

[0062] s52：判断存储单元是否已经执行了第二次擦除处理，是则跳转至s53，否则跳转至S7；

[0063] s53：判断存储单元的阈值电压是否大于第一擦除校验字线电压，是则跳转至s54，否则跳转至S7；

[0064] s54：对芯片内的存储单元执行第三次擦除处理，并跳转至s53；

[0065] s6：对芯片内的存储单元执行第二次擦除处理，并跳转至s51。

[0066] 在某些具体实施例中，在S6和S7之间还包括以下步骤：

[0067] S8：判断芯片内所有需要进行编程擦除处理的存储单元是否都已经处理完毕，是则跳转至S7，否则跳转至S1。

[0068] 从图5可以看到，经过本方法处理后，存储单元在经过多次擦除编程较之后，第二次擦除校验可以有效的控制存储单元因为弱编程带来的阈值电压偏移，从而达到提高芯片
的擦除编程耐久性，同时存储单元的存储可靠性。

[0069] 根据上述所述的方法，现列举以下实施例加以说明：

[0070] 预设第二擦除校验字线电压为3.5V，第一擦除校验字线电压为3V。

[0071] 对芯片内的存储单元执行预编程处理；对芯片内的存储单元执行第一次擦除处理；判断存储单元的阈值电压是否大于3V，是则重复对存储单元执行第一次擦除处理，否则
对芯片内的存储单元执行弱编程处理；弱编程处理后判断存储单元的阈值电压是否大于
3.5V，是则对芯片内的存储单元执行第二次擦除处理，直至存储单元的阈值电压小于3.5V，
否则判断存储单元是否已经执行了第二次擦除处理，是则判断存储单元的阈值电压是否大
于3V，否则使芯片进入待机模式；若存储单元的阈值电压大于3V，对芯片内的存储单元执行
第三次擦除处理，直至存储单元的阈值电压小于3V，若存储单元的阈值电压不大于3V，使芯
片进入待机模式；循环以上过程直至芯片内所有需要进行擦除编程处理的存储单元均执行
完毕。

[0072] 如图6所示，一种采用上述所述的改善多次擦除编程Vt偏移方法的系统，包括：

[0073] 对芯片内的存储单元执行预编程处理的预编程模块A1；

[0074] 对芯片内的存储单元执行擦除处理的擦除模块A2；

[0075] 对存储单元进行第一次擦除校验的第一校验模块A3；

[0076] 对芯片内的存储单元执行弱编程处理的弱编程模块A4；

[0077] 对存储单元进行第二次擦除校验的第二校验模块A5。

[0078] 在某些具体实施例中，所述系统还包括判断芯片内所有需要进行编程擦除处理的存储单元是否都已经处理完毕的判断模块A6。

[0079] 本发明还提供了一种存储介质，该存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法，以实现以下功能：对
芯片内的存储单元执行预编程处理；对芯片内的存储单元执行第一次擦除处理；对存储单
元进行第一次擦除校验，若校验成功则对芯片内的存储单元执行弱编程处理，若校验失败
则重复对存储单元执行第一次擦除处理，直至存储单元第一次擦除校验成功；弱编程处理
后对存储单元进行第二次擦除校验，若校验成功则使芯片进入待机模式，若校验失败则对
芯片内的存储单元执行第二次擦除处理，直至存储单元第二次擦除校验成功。

[0080] 请参照图7，本发明实施例还提供一种终端。如示，终端B300包括处理器B301和存储器B302。其中，处理器B301与存储器B302电性连接。处理器B301是终端B300的控制中心，
利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器B302内的计
算机程序，以及调用存储在存储器B302内的数据，执行终端的各种功能和处理数据，从而对
终端B300进行整体监控。

[0081] 在本实施例中，终端B300中的处理器B301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器B302中，并由处理器B301来运行存储在存储
器B302中的计算机程序，从而实现各种功能：对芯片内的存储单元执行预编程处理；对芯片
内的存储单元执行第一次擦除处理；对存储单元进行第一次擦除校验，若校验成功则对芯
片内的存储单元执行弱编程处理，若校验失败则重复对存储单元执行第一次擦除处理，直
至存储单元第一次擦除校验成功；弱编程处理后对存储单元进行第二次擦除校验，若校验
成功则使芯片进入待机模式，若校验失败则对芯片内的存储单元执行第二次擦除处理，直
至存储单元第二次擦除校验成功。

[0082] 存储器B302可用于存储计算机程序和数据。存储器B302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器B301通过调用存
储在存储器B302的计算机程序，从而执行各种功能应用以及数据处理。

[0083] 在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻
辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可
以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间
的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连
接，可以是电性，机械或其它的形式。

[0084] 另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多
个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的
目的。

[0085] 再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

[0086] 在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际
的关系或者顺序。

[0087] 以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的
任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。