一种USB接口的检测电路以及一种端口检测装置

摘要

本申请公开了一种USB接口的检测电路，通过该检测电路不管是对USB2.0接口进行检测，还是对USB3.0接口进行检测，均可以直接利用一个检测电路来对主机端与USB2.0接口或者是主机端与USB3.0接口的连接情况进行检测，而无需额外设置两个检测电路来对主机端与USB2.0接口或者是USB3.0接口的连接情况进行检测，由此就可以显著降低在对USB接口进行检测时的检测成本。相应的，本申请所公开的一种端口检测装置同样具有上述有益效果。

权利要求

1.一种USB接口的检测电路，其特征在于，包括：第一反相器、第二反相器、第三反相器、第一电阻、第一电容、第一传输门、第二传输门、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管以及偏置电压生成单元；

其中，所述第一反相器的输入端与所述第一传输门的第一开关管接口相连，所述第一反相器的输出端分别与所述第一传输门的第二开关管接口和所述第一NMOS管的栅极相连，所述第一NMOS管的源极接地，所述第一NMOS管的漏极分别与所述第一传输门的第一信号接口和所述第一电容的第一端相连，所述第一传输门的第二信号接口和所述第一电阻的第一端相连，所述第一电阻的第二端连接VDD，所述第一电容的第二端连接目标USB接口，所述第一电容的第一端还与所述第一PMOS管的栅极相连，所述第一PMOS管的源极分别与所述第二PMOS管的源极和所述第三PMOS管的漏极相连，所述第三PMOS管的源极连接VDD，所述第一PMOS管的漏极和所述第二PMOS管的漏极分别与所述第二NMOS管的漏极和所述第三NMOS管的漏极相连，所述第二NMOS管的栅极与所述第三NMOS管的栅极相连，所述第二NMOS管的源极和所述第三NMOS管的源极分别接地，所述第一PMOS管的漏极还与所述第二NMOS管的栅极相连，所述第三NMOS管的漏极还与所述第二反相器的输入端相连，所述第二反相器的输出端与所述第三反相器的输入端相连；所述第三PMOS管的栅极与所述第四PMOS管的栅极相连，所述第四PMOS管的源极连接VDD，所述第四PMOS管的漏极与所述偏置电压生成单元的第一端相连，所述偏置电压生成单元的第二端接地，所述偏置电压生成单元的第二端还与第二传输门的第一信号接口相连，所述第二传输门的第二信号接口与所述第二PMOS管的栅极相连，所述第二传输门的第一开关管接口用于接收所述第三反相器的输出端信号，所述第二传输门的第二开关管接口用于接收所述第三反相器的输入端信号。

2.根据权利要求1所述的检测电路，其特征在于，所述第一传输门和/或所述第二传输门具体为NMOS传输门。

3.根据权利要求1所述的检测电路，其特征在于，所述第一传输门和/或第二传输门具体为CMOS传输门。

4.根据权利要求3所述的检测电路，其特征在于，所述CMOS传输门包括第四NMOS管和第五PMOS管；

其中，所述第五PMOS管的源极与所述第四NMOS管的漏极相连，所述第五PMOS管的漏极与所述第四NMOS管的源极相连；

相应的，所述第五PMOS管的栅极为所述CMOS传输门的第一开关管接口，所述第四NMOS管的栅极为所述CMOS传输门的第二开关管接口，所述第五PMOS管的源极为所述CMOS传输门的第一信号接口，所述第五PMOS管的漏极为所述CMOS传输门的第二信号接口。

5.根据权利要求1所述的检测电路，其特征在于，所述第一电阻的阻值具体为千欧量级，所述第一电容的容值具体为皮法量级。

6.根据权利要求1至5任一项所述的检测电路，其特征在于，所述偏置电压生成单元包括第二电阻、第三电阻和第四电阻；

其中，所述第二电阻的第二端与所述第三电阻的第一端相连，所述第三电阻的第二端与所述第四电阻的第一端相连；

相应的，所述第二电阻的第一端与所述第四PMOS管的漏极相连，所述第二电阻的第二端与所述第二传输门的第二信号接口相连。

7.根据权利要求6所述的检测电路，其特征在于，还包括：第三传输门；

其中，所述第三传输门的第一信号接口与所述第二PMOS管的栅极相连，所述第三传输门的第二信号接口与所述第三电阻的第二端相连，所述第三传输门的第一开关管接口用于接收所述第三反相器的输入端信号，所述第三传输门的第二开关管接口用于接收所述第三反相器的输出端信号。

8.一种端口检测装置，其特征在于，包括如权利要求1至7任一项所述的一种USB接口的检测电路。

说明书

一种USB接口的检测电路以及一种端口检测装置

技术领域

[0001] 本发明涉及端口检测技术领域，特别涉及一种USB接口的检测电路以及一种端口检测装置。

背景技术

[0002] 在实际应用中，在利用USB接口进行互联数据传输时，通常需要利用检测电路来检测主机端是否与USB接口建立连接才能进行后续的数据传输工作。其中，检测USB接口是否被主机端连接上的过程称之为终端检测，实现这一检测过程的电路叫做终端检测电路。

[0003] 目前，经常使用到的USB接口有USB2.0接口和USBS3.0接口，请参见图1和图2，图1为USB2.0的终端特性结构图，图2为USB3.0的终端特性结构图。对比图1和图2可知，因为USB2.0的终端特性结构可以等效为一个电阻，所以，通过检测主机端在检测点的电压值就可以判断输出USB2.0接口是否与主机端建立连接，但是，由于USB3.0的终端特性结构图中电容具有隔离直流电压的作用，所以，主机端无法通过检测点的直流电压来判断USB3.0接口是否与主机端建立连接。因此，在现有技术当中，通常会使用两种不同的检测电路来对主机端与USB2.0接口和USB3.0接口的连接情况进行检测。显然，这样的检测方式会极大的增加USB接口检测电路的设计成本。针对这一技术问题，现在还没有较为有效的解决办法。

[0004] 由此可见，如何降低在对USB接口进行检测时的检测成本，是本领域技术人员亟待解决的技术问题。

发明内容

[0005] 有鉴于此，本发明的目的在于提供一种USB接口的检测电路以及一种端口检测装置，以降低在对USB接口进行检测时的检测成本。其具体方案如下：

[0006] 一种USB接口的检测电路，包括：第一反相器、第二反相器、第三反相器、第一电阻、第一电容、第一传输门、第二传输门、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管以及偏置电压生成单元；

[0007] 其中，所述第一反相器的输入端与所述第一传输门的第一开关管接口相连，所述第一反相器的输出端分别与所述第一传输门的第二开关管接口和所述第一NMOS管的栅极相连，所述第一NMOS管的源极接地，所述第一NMOS管的漏极分别与所述第一传输门的第一信号接口和所述第一电容的第一端相连，所述第一传输门的第二信号接口和所述第一电阻的第一端相连，所述第一电阻的第二端连接VDD，所述第一电容的第二端连接目标USB接口，所述第一电容的第一端还与所述第一PMOS管的栅极相连，所述第一PMOS管的源极分别与所述第二PMOS管的源极和所述第三PMOS管的漏极相连，所述第三PMOS管的源极连接VDD，所述第一PMOS管的漏极和所述第二PMOS管的漏极分别与所述第二NMOS管的漏极和所述第三NMOS管的漏极相连，所述第二NMOS管的栅极与所述第三NMOS管的栅极相连，所述第二NMOS管的源极和所述第三NMOS管的源极分别接地，所述第一PMOS管的漏极还与所述第二NMOS管的栅极相连，所述第三NMOS管的漏极还与所述第二反相器的输入端相连，所述第二反相器的输出端与所述第三反相器的输入端相连；所述第三PMOS管的栅极与所述第四PMOS管的栅极相连，所述第四PMOS管的源极连接VDD，所述第四PMOS管的漏极与所述偏置电压生成单元的第一端相连，所述偏置电压生成单元的第二端接地，所述偏置电压生成单元的第二端还与第二传输门的第一信号接口相连，所述第二传输门的第二信号接口与所述第二PMOS管的栅极相连，所述第二传输门的第一开关管接口用于接收所述第三反相器的输出端信号，所述第二传输门的第二开关管接口用于接收所述第三反相器的输入端信号。

[0008] 优选的，所述第一传输门和/或所述第二传输门具体为NMOS传输门。

[0009] 优选的，所述第一传输门和/或第二传输门具体为CMOS传输门。

[0010] 优选的，所述CMOS传输门包括第四NMOS管和第五PMOS管；

[0011] 其中，所述第五PMOS管的源极与所述第四NMOS管的漏极相连，所述第五PMOS管的漏极与所述第四NMOS管的源极相连；

[0012] 相应的，所述第五PMOS管的栅极为所述CMOS传输门的第一开关管接口，所述第四NMOS管的栅极为所述CMOS传输门的第二开关管接口，所述第五PMOS管的源极为所述CMOS传输门的第一信号接口，所述第五PMOS管的漏极为所述CMOS传输门的第二信号接口。

[0013] 优选的，所述第一电阻的阻值具体为千欧量级，所述第一电容的容值具体为皮法量级。

[0014] 优选的，所述偏置电压生成单元包括第二电阻、第三电阻和第四电阻；

[0015] 其中，所述第二电阻的第二端与所述第三电阻的第一端相连，所述第三电阻的第二端与所述第四电阻的第一端相连；

[0016] 相应的，所述第二电阻的第一端与所述第四PMOS管的漏极相连，所述第二电阻的第二端与所述第二传输门的第二信号接口相连。

[0017] 优选的，还包括：第三传输门；

[0018] 其中，所述第三传输门的第一信号接口与所述第二PMOS管的栅极相连，所述第三传输门的第二信号接口与所述第三电阻的第二端相连，所述第三传输门的第一开关管接口用于接收所述第三反相器的输入端信号，所述第三传输门的第二开关管接口用于接收所述第三反相器的输出端信号。

[0019] 相应的，本发明还公开了一种端口检测装置，包括如前述所公开的一种USB接口的检测电路。

[0020] 可见，在本发明中，当需要对目标USB端口进行检测时，第一反相器的输入端会被设置为高电平，假设第一反相器输入端由低电平跳变为高电平的时刻为t0，当第一电容的下极板与USB2.0端口建立连接时，第一电容的下极板相当于有了一个电源通路，不再处于浮空状态，第一电容上极板在流经第一电阻的电流作用下，第一电容上极板的电压会缓慢升高，当第一电容上极板的电压升高到由偏置电压生成单元产生的偏置电压时，第三NMOS管的漏极电压会升高，进而导致第三反相器的输出端电压也会被拉高，在此情况下，将第三反相器输出高电平的时刻标记为t1，此时，t1与t0必定会具有一定的时间间隔。当第一电容的下极板与USB3.0端口建立连接时，因为第一电容的下极板会等效为一个电容加一个电阻的串联结构，并且，由于第一电容的容值会远远大于第一电容下极板串联电容的容值，所以，第一电容的下极板会直接等效为通过电阻连接到地，在此情况下，第三反相器也会输出高电平，将第三反相器输出高电平的时刻标记为t1，此时，t1与t0之间也会具有一定的时间间隔。由此可见，不管第一电容的下极板是与USB2.0端口还是与USB3.0端口建立连接，第三反相器输出高电平的时刻与第一反相器输入端由低电平变为高电平的时刻均会具有一定的时间间隔，所以，利用该检测电路所具有的这一属性特征就可以判断出主机端是否与USB2.0端口或者是USB3.0端口成功建立连接。显然，在本发明所提供的检测电路中，由于在对USB2.0端口或者是USB3.0端口进行检测时，无需设置两个检测电路就可以对主机端与USB2.0端口或者是USB3.0端口的连接情况进行检测，这样就可以显著降低在对USB端口进行检测时的检测成本。

附图说明

[0021] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

[0022] 图1为USB2.0的终端特性结构图；

[0023] 图2为USB3.0的终端特性结构图；

[0024] 图3为本发明实施例所提供的一种USB接口的检测电路的结构图；

[0025] 图4为本发明实施例所提供的另一种USB接口的检测电路的结构图。

具体实施方式

[0026] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0027] 请参见图3，图3为本发明实施例所提供的一种USB接口的检测电路的结构图，该检测电路包括：第一反相器INV1、第二反相器INV2、第三反相器INV3、第一电阻R1、第一电容C1、第一传输门G1、第二传输门G2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4以及偏置电压生成单元；

[0028] 其中，第一反相器INV1的输入端与第一传输门G1的第一开关管接口相连，第一反相器INV1的输出端分别与第一传输门G1的第二开关管接口和第一NMOS管N1的栅极相连，第一NMOS管N1的源极接地，第一NMOS管N1的漏极分别与第一传输门G1的第一信号接口和第一电容C1的第一端相连，第一传输门G1的第二信号接口和第一电阻R1的第一端相连，第一电阻R1的第二端连接VDD，第一电容C1的第二端连接目标USB接口，第一电容C1的第一端还与第一PMOS管P1的栅极相连，第一PMOS管P1的源极分别与第二PMOS管P2的源极和第三PMOS管P3的漏极相连，第三PMOS管P3的源极连接VDD，第一PMOS管P1的漏极和第二PMOS管P2的漏极分别与第二NMOS管N2的漏极和第三NMOS管N3的漏极相连，第二NMOS管N2的栅极与第三NMOS管N3的栅极相连，第二NMOS管N2的源极和第三NMOS管N3的源极分别接地，第一PMOS管P1的漏极还与第二NMOS管N2的栅极相连，第三NMOS管N3的漏极还与第二反相器INV2的输入端相连，第二反相器INV2的输出端与第三反相器INV3的输入端相连；第三PMOS管P3的栅极与第四PMOS管P4的栅极相连，第四PMOS管P4的源极连接VDD，第四PMOS管P4的漏极与偏置电压生成单元的第一端相连，偏置电压生成单元的第二端接地，偏置电压生成单元的第二端还与第二传输门G2的第一信号接口相连，第二传输门G2的第二信号接口与第二PMOS管P2的栅极相连，第二传输门G2的第一开关管接口用于接收第三反相器INV3的输出端信号，第二传输门G2的第二开关管接口用于接收第三反相器INV3的输入端信号。

[0029] 在本实施例中，是提供了一种USB接口的检测电路，通过该检测电路可以显著降低USB接口检测电路的设计成本。为了使得本领域技术人员更为清楚的明白该USB接口的检测电路的实现原理，本实施例对其工作原理进行具体说明。假设第一反相器的输入端口为EN_DET，当该检测电路不需要对USB接口进行检测时，EN_DET为低电平，第一反相器INV1输出节点Vg1为高电平，第一传输门G1处于关断状态，第一NMOS管N1的栅极为高电平，处于导通状态，第一电容C1的上极板电压通过第一NMOS管连通至地，电压值为零，此时，流经第四PMOS管P4的电流为I1，则I1满足如下关系式：

[0030]

[0031] 式中，Vgs为第四PMOS管的栅源电压，R为偏置电压生成单元的阻值。

[0032] 其中，第三PMOS管P3和第四PMOS管P4取相同的尺寸，会构成电流镜结构，在此情况下，流经第三PMOS管P3的电流就会等于流经第四PMOS管P4的电流。第二NMOS管N2和第三NMOS管N3也同样取相同的尺寸，此时，第二NMOS管N2和第三NMOS管N3也会构成电流镜结构。因为第一PMOS管P1和第二NMOS管N2为串联关系，所以，流经第三NMOS管N3的电流等于流经第二NMOS管N2的电流，也会等于流经第一PMOS管的电流。节点TDN和TD分别为第三反相器INV3的输入端和输出端，所以，TDN和TD的电平值相反。假设TDN为高电平，那么，TD为低电平，第二传输门G2就会导通、第三传输门G3就会关断，第二PMOS管P2的栅极与节点Vx1相连，由于此时第一PMOS管P1的栅极电压为零，那么，第二PMOS管P2的导通能力就会大于第三PMOS管P3的导通能力，因此，流经第二PMOS管P2的电流就会大于流经第三PMOS管P3的电流，从而使得流经第三NMOS管N3的电流也会大于流经第二PMOS管P2的电流。由于第三NMOS管N3和第二PMOS管P2为串联关系，但是，由于第三NMOS管N3的电流大于第二PMOS管P2的电流，因此，第三NMOS管N3的漏极电压会被拉低至地，从而使得第三NMOS管N3的电流降低至与第二PMOS管P2相等的电流。由于第三NMOS管N3的漏极电压为零，TDN保持为高电平，TD保持为低电平，所以，当该检测电路不对目标USB接口进行检测时，第三反相器INV3会输出低电平，也即，EN_DET为低电平时，TD为高电平。

[0033] 当需要对目标USB端口进行检测时，第一反相器INV1的输入端EN_DET会被设置为高电平，假设第一反相器INV1输入端由低电平跳变为高电平的时刻为t0，此时，第一传输门G1导通，第一电容C1的上极板被流经第一电阻R1的电流充电，第一电容C1的下极板与目标USB接口相连，如果目标USB接口未被连接上，第一电容C1的下极板浮空，第一电容C1的等效值为零，第一电容C1的上极板会被瞬间拉高至VDD，从而使得第一PMOS管P1的栅极也变为VDD，并由此使得第三反相器INV3的输出也为高电平，将第三反相器INV3输出高电平的时刻标记为t1。可以理解的是，当第一电容C1的下极板没有连接目标USB接口时，第一电容C1的上极板电压是被瞬间拉高的，在此情况下，t1与t0之间的时间差基本为零。

[0034] 当第一电容C1的下极板与USB2.0端口建立连接时，第一电容C1的下极板相当于有了一个电源通路，不再处于浮空状态，第一电容C1上极板在流经第一电阻R1的电流作用下，第一电容C1上极板的电压会缓慢升高，当第一电容C1上极板的电压升高到由偏置电压生成单元产生的偏置电压时，第三NMOS管N3的漏极电压会升高，进而导致第三反相器INV3的输出端电压也会被拉高，在此情况下，将第三反相器INV3输出高电平的时刻标记为t1，此时，t1与t0之间必定会具有一定的时间间隔。

[0035] 当第一电容C1的下极板与USB3.0端口建立连接时，因为第一电容C1的下极板会等效为一个电容加一个电阻的串联结构，并且，由于第一电容C1的容值会远远大于第一电容C1下极板串联电容的容值，所以，第一电容C1的下极板会直接等效为通过电阻连接到地，在此情况下，第三反相器INV3也会输出高电平，将第三反相器INV3输出高电平的时刻标记为t1，此时，t1与t0之间也必定会具有一定的时间间隔。

[0036] 由此可见，不管第一电容的下极板是与USB2.0端口还是与USB3.0端口建立连接，第三反相器输出高电平的时刻与第一反相器输入端由低电平变为高电平的时刻均会具有一定的时间间隔，所以，利用该检测电路所具有的这一属性特征就可以判断出主机端是否与USB2.0端口或者是USB3.0端口成功建立连接。显然，在本实施例所提供的检测电路中，由于在对USB2.0端口或者是USB3.0端口进行检测时，无需设置两个检测电路就可以对主机端与USB2.0端口或者是USB3.0端口的连接情况进行检测，这样就可以显著降低在对USB端口进行检测时的检测成本。

[0037] 可见，在本实施例中，当需要对目标USB端口进行检测时，第一反相器的输入端会被设置为高电平，假设第一反相器输入端由低电平跳变为高电平的时刻为t0，当第一电容的下极板与USB2.0端口建立连接时，第一电容的下极板相当于有了一个电源通路，不再处于浮空状态，第一电容上极板在流经第一电阻的电流作用下，第一电容上极板的电压会缓慢升高，当第一电容上极板的电压升高到由偏置电压生成单元产生的偏置电压时，第三NMOS管的漏极电压会升高，进而导致第三反相器的输出端电压也会被拉高，在此情况下，将第三反相器输出高电平的时刻标记为t1，此时，t1与t0必定会具有一定的时间间隔。当第一电容的下极板与USB3.0端口建立连接时，因为第一电容的下极板会等效为一个电容加一个电阻的串联结构，并且，由于第一电容的容值会远远大于第一电容下极板串联电容的容值，所以，第一电容的下极板会直接等效为通过电阻连接到地，在此情况下，第三反相器也会输出高电平，将第三反相器输出高电平的时刻标记为t1，此时，t1与t0之间也会具有一定的时间间隔。由此可见，不管第一电容的下极板是与USB2.0端口还是与USB3.0端口建立连接，第三反相器输出高电平的时刻与第一反相器输入端由低电平变为高电平的时刻均会具有一定的时间间隔，所以，利用该检测电路所具有的这一属性特征就可以判断出主机端是否与USB2.0端口或者是USB3.0端口成功建立连接。显然，在本实施例所提供的检测电路中，由于在对USB2.0端口或者是USB3.0端口进行检测时，无需设置两个检测电路就可以对主机端与USB2.0端口或者是USB3.0端口的连接情况进行检测，这样就可以显著降低在对USB端口进行检测时的检测成本。

[0038] 基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，第一传输门G1和/或第二传输门G2具体为NMOS传输门。

[0039] 在本实施例中，是将第一传输门G1和/或第二传输门G2设置为NMOS传输门，因为NMOS传输门具有设计结构简单、造价成本低廉的优点，所以，当将第一传输门G1和/或第二传输门G2设置为NMOS传输门时，就可以相对降低该检测电路所需要的整体造价成本。

[0040] 基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，第一传输门G1和/或第二传输门G2具体为CMOS传输门。

[0041] 在实际应用中，还可以将第一传输门G1和/或第二传输门G2设置为CMOS传输门，因为CMOS传输门具有很低的导通电阻以及较高的截止电阻，所以，利用CMOS传输门的这一优点，就可以进一步提高检测电路在使用过程中的安全性与可靠性。

[0042] 请参见图4，图4为本发明实施例所提供的另一种USB接口的检测电路的结构图。作为一种优选的实施方式，CMOS传输门包括第四NMOS管N4和第五PMOS管P5；

[0043] 其中，第五PMOS管P5的源极与第四NMOS管N4的漏极相连，第五PMOS管P5的漏极与第四NMOS管N4的源极相连；

[0044] 相应的，第五PMOS管P5的栅极为CMOS传输门的第一开关管接口，第四NMOS管N4的栅极为CMOS传输门的第二开关管接口，第五PMOS管P5的源极为CMOS传输门的第一信号接口，第五PMOS管P5的漏极为CMOS传输门的第二信号接口。

[0045] 具体的，在本实施例中，是提供了一种CMOS传输门的具体设置方式，也即，是利用第五PMOS管和第四NMOS管来组成CMOS传输门，显然，通过这样的设置方式，就可以保证COMS传输门在构建过程中的可实施性与可行性。

[0046] 基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，第一电阻R1的阻值具体为千欧量级，第一电容C1的容值具体为皮法量级。

[0047] 通过大量的实践操作发现，当将第一电阻R1的阻值设置为千欧量级，并将第一电容C1的容值设置为皮法量级时，第三反相器INV3输出高电平的时刻t1与第一反相器输入端由低电平跳变为高电平的时刻t0之间的时间间隔最为明显。因此，通过本实施例所提供的技术方法，可以相对提高检测电路在使用过程中的整体易用性。

[0048] 具体的，在实际应用中，可以将第一电阻R1的阻值设置为100千欧，将第一电容C1的容值设置为100皮法。此时，当将第一电容C1的下极板与USB2.0接口连接时，第一电容C1的上极板在充电电流作用下，其电压会缓慢升高，当第一电容C1的电压升高到Vx1时，第三反相器INV3输出高电平的时刻t1会满足以下关系式，也即：

[0049]

[0050] 式中，I1为第一电容C1的充电电流，C1为第一电容C1的容值，K为固定的比例常数。

[0051] 当R1＝100KΩ，C1＝100pF，Vx＝0.5VDD，K＝0.5时，t1＝10us。

[0052] 当第一电容C1的下极板与USB3.0接口连接时，第一电容C1的下极板相当于连接100nF的电容Ct和50Ω的电阻Rt，此时，从第一电容C1上极板看下去，USB3.0的等效电容为电容Ct和第一电容C1的串联结构，由于第一电容C1的容值远远大于电容Ct的容值，所以，电容Ct基本上可以被忽略掉。因此，第一电容C1的上极板在充电电流的作用下，第三反相器INV3输出高电平的时刻t1会满足以下关系式，也即：

[0053]

[0054] 同样的，t1＝10us。显然，利用检测电路所具有的这一属性特征就可以对USB2.0接口或者是USB3.0接口进行检测，由此就可以显著降低在对USB端口进行检测时的检测成本。当然，第一电阻R1和第一电容C1的值可以根据实际情况进行适应性的调整，此处不作具体赘述。

[0055] 基于上述实施例，本实施例对技术方案作进一步的说明与优化，请参见图4，图4为本发明实施例所提供的另一种USB接口的检测电路的结构图。作为一种优选的实施方式，偏置电压生成单元包括第二电阻R2、第三电阻R3和第四电阻R4；

[0056] 其中，第二电阻R2的第二端与第三电阻R3的第一端相连，第三电阻R3的第二端与第四电阻R4的第一端相连；

[0057] 相应的，第二电阻R2的第一端与第四PMOS管P4的漏极相连，第二电阻R2的第二端与第二传输门G2的第二信号接口相连。

[0058] 在本实施例中，是提供了一种偏置电压生成单元的具体设置方式，也即，利用第二电阻R2、第三电阻R3和第四电阻R4来构建偏置电压生成单元，能够想到的是，当将偏置电压生成单元设置为此种结构形式时，就可以进一步降低偏置电压生成单元的构建难度。

[0059] 基于上述实施例，本实施例对技术方案作进一步的说明与优化，请参见图4，图4为本发明实施例所提供的另一种USB接口的检测电路的结构图。作为一种优选的实施方式，上述USB接口的检测电路还包括：第三传输门G3；

[0060] 其中，第三传输门G3的第一信号接口与第二PMOS管P2的栅极相连，第三传输门G3的第二信号接口与第三电阻R3的第二端相连，第三传输门G3的第一开关管接口用于接收第三反相器INV3的输入端信号，第三传输门G3的第二开关管接口用于接收第三反相器INV3的输出端信号。

[0061] 可以理解的是，当第一电容C1的上极板电压升高至Vx1时，TDN跳变为低电平，TD跳变为高电平，第二传输门G2断开，第三传输门G3导通，第二PMOS管P2的栅极电压被连接至Vx2处，由于Vx2小于Vx1，所以，通过这样的设置方式就可以使得第二PMOS管P2的栅极电压更加低于第一PMOS管P1的栅极电压，由此就可以避免由于噪声干扰而发生错误逻辑的可能性。显然，通过本实施例所提供的技术方案，可以进一步提高检测电路在使用过程中的整体可靠性。

[0062] 相应的，本发明实施例还公开了一种端口检测装置，包括如前述所公开的一种USB接口的检测电路。

[0063] 本发明实施例所公开的一种端口检测装置，具有前述所公开的一种USB接口的检测电路所具有的有益效果。

[0064] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

[0065] 以上对本发明所提供的一种USB接口的检测电路以及一种端口检测装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。