一种晶圆级芯片封装结构以及封装方法

摘要

本发明公开了一种晶圆级芯片封装结构以及封装方法，该结构包括：晶圆，晶圆具有第一表面以及与第一表面相对的第二表面，晶圆内集成有多个芯片单元，第一表面设置有至少一个金属衬垫和内部绝缘层，内部绝缘层具有至少一个开口结构，开口结构露出部分或全部金属衬垫，金属衬垫与芯片单元电连接，第二表面设置有至少一个凹槽；增粘层，增粘层设置在凹槽内，增粘层和第二表面平齐；晶圆包括至少一个通孔，通孔暴露部分或全部金属衬垫；布线层，设置在第二表面，覆盖增粘层以及通孔的底面和侧面。本发明实施例提供的技术方案，增加了晶圆级芯片封装结构中布线层以及布线层远离晶圆一侧的结构与晶圆之间的粘结强度。

权利要求

1.一种晶圆级芯片封装结构，其特征在于，包括：

晶圆，所述晶圆具有第一表面以及与所述第一表面相对的第二表面，所述晶圆内集成有多个芯片单元，所述第一表面设置有至少一个金属衬垫和内部绝缘层，所述内部绝缘层具有至少一个开口结构，所述开口结构露出部分或全部所述金属衬垫，所述金属衬垫与所述芯片单元电连接，所述第二表面设置有至少一个凹槽；

增粘层，所述增粘层设置在所述凹槽内，所述增粘层和所述第二表面平齐；所述晶圆包括至少一个通孔，所述通孔暴露部分或全部所述金属衬垫；

布线层，设置在所述第二表面，覆盖所述增粘层以及所述通孔的底面和侧面。

2.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述凹槽的深度大于或等于0.1微米，且小于或等于100微米。

3.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述凹槽的横截面形状包括矩形或者圆形。

4.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述凹槽的纵截面形状包括倒梯形或者弧形。

5.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述布线层包括叠层设置的种子层和背金层。

6.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述金属衬垫包括接地金属衬垫和信号金属衬垫，所述开口结构露出所述接地金属衬垫。

7.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述晶圆的厚度大于或等于20微米，且小于或等于500微米。

8.一种晶圆级芯片封装方法，其特征在于，包括：

提供晶圆，所述晶圆具有第一表面以及与所述第一表面相对的第二表面，所述晶圆内集成有多个芯片单元，所述第一表面设置有至少一个金属衬垫和内部绝缘层，所述绝缘层具有至少一个开口结构，所述开口结构露出部分或全部所述金属衬垫，所述金属衬垫与所述芯片单元电连接，所述第二表面设置有至少一个凹槽；

在所述凹槽内形成增粘层，所述增粘层和所述第二表面平齐；

在所述晶圆内形成至少一个通孔，所述通孔暴露部分或全部所述金属衬垫；

在所述第二表面形成布线层，所述布线层覆盖所述增粘层以及所述通孔的底面和侧面。

9.根据权利要求8所述的晶圆级芯片封装方法，其特征在于，提供晶圆之前包括：在所述晶圆的第一表面临时键合支撑基板，所述支撑基板用于支撑所述晶圆；

对所述晶圆与所述第一表面相对的表面进行减薄处理，得到所述第二表面。

10.根据权利要求9所述的晶圆级芯片封装方法，其特征在于，在所述第二表面形成布线层，所述布线层覆盖所述增粘层以及所述通孔的底面和侧面步骤之后还包括：去除所述支撑基板；

对所述晶圆进行切割，得到单颗芯片。

说明书

一种晶圆级芯片封装结构以及封装方法

技术领域

[0001] 本发明实施例涉及半导体技术领域，尤其涉及一种晶圆级芯片封装结构以及封装方法。

背景技术

[0002] 目前，晶圆级芯片尺寸封装是集成电路封装方式中的一种，它是一种先将整片晶片进行封装，再切割得到单粒芯片的封装方法。

[0003] 现有的晶圆级芯片封装结构中，布线层以及布线层远离晶圆一侧的结构容易发生分层现象。

发明内容

[0004] 有鉴于此，本发明实施例提供了一种晶圆级芯片封装结构以及封装方法，增加了晶圆级芯片封装结构中布线层以及布线层远离晶圆一侧的结构与晶圆之间的粘结强度。

[0005] 本发明实施例提供了一种晶圆级芯片封装结构，包括：

[0006] 晶圆，所述晶圆具有第一表面以及与所述第一表面相对的第二表面，所述晶圆内集成有多个芯片单元，所述第一表面设置有至少一个金属衬垫和内部绝缘层，所述内部绝缘层具有至少一个开口结构，所述开口结构露出部分或全部所述金属衬垫，所述金属衬垫与所述芯片单元电连接，所述第二表面设置有至少一个凹槽；

[0007] 增粘层，所述增粘层设置在所述凹槽内，所述增粘层和所述第二表面平齐；所述晶圆包括至少一个通孔，所述通孔暴露部分或全部所述金属衬垫；

[0008] 布线层，设置在所述第二表面，覆盖所述增粘层以及所述通孔的底面和侧面。

[0009] 可选地，所述凹槽的深度大于或等于0.1微米，且小于或等于100微米。

[0010] 可选地，所述凹槽的横截面形状包括矩形或者圆形。

[0011] 可选地，所述凹槽的纵截面形状包括倒梯形或者弧形。

[0012] 可选地，所述布线层包括叠层设置的种子层和背金层。

[0013] 可选地，所述金属衬垫包括接地金属衬垫和信号金属衬垫，所述开口结构露出所述接地金属衬垫。

[0014] 可选地，所述晶圆的厚度大于或等于20微米，且小于或等于500微米。

[0015] 本发明实施例还提供了一种晶圆级芯片封装方法，包括：

[0016] 提供晶圆，所述晶圆具有第一表面以及与所述第一表面相对的第二表面，所述晶圆内集成有多个芯片单元，所述第一表面设置有至少一个金属衬垫和内部绝缘层，所述绝缘层具有至少一个开口结构，所述开口结构露出部分或全部所述金属衬垫，所述金属衬垫与所述芯片单元电连接，所述第二表面设置有至少一个凹槽；

[0017] 在所述凹槽内形成增粘层，所述增粘层和所述第二表面平齐；

[0018] 在所述晶圆内形成至少一个通孔，所述通孔暴露部分或全部所述金属衬垫；

[0019] 在所述第二表面形成布线层，所述布线层覆盖所述增粘层以及所述通孔的底面和侧面。

[0020] 可选地，提供晶圆之前包括：

[0021] 在所述晶圆的第一表面临时键合支撑基板，所述支撑基板用于支撑所述晶圆；

[0022] 对所述晶圆与所述第一表面相对的表面进行减薄处理，得到所述第二表面。

[0023] 可选地，在所述第二表面形成布线层，所述布线层覆盖所述增粘层以及所述通孔的底面和侧面步骤之后还包括：

[0024] 去除所述支撑基板；

[0025] 对所述晶圆进行切割，得到单颗芯片。

[0026] 本实施例提供的技术方案，通过在晶圆的第二表面设置有至少一个凹槽，增粘层设置在凹槽内，增粘层和第二表面平齐，使得布线层在增粘层处不存在凸起，是一个平整的表面，增粘层的设置增加了晶圆级芯片封装结构中布线层以及布线层远离晶圆一侧的结构与晶圆之间的粘结强度，可以避免布线层以及布线层远离晶圆一侧的结构容易发生分层现象。此外，增粘层只是设置在凹槽，没有覆盖整个第二表面，可以满足晶圆级芯片封装结构的散热需求。

附图说明

[0027] 图1为本发明实施例提供的一种晶圆级芯片封装结构的结构示意图；

[0028] 图2为本发明实施例提供的一种晶圆第二表面的俯视图；

[0029] 图3为本发明实施例提供的另一种晶圆第二表面的俯视图；

[0030] 图4为本发明实施例提供的另一种晶圆级芯片封装结构的结构示意图；

[0031] 图5为本发明实施例提供的一种晶圆级芯片封装方法的流程图；

[0032] 图6为本发明实施例提供的一种晶圆级芯片封装方法的流程图；

[0033] 图7为本发明实施例提供的一种晶圆级芯片封装方法的流程图；

[0034] 图8-图17为本发明实施例提供的一种晶圆级芯片封装方法各步骤对应的剖面图。

具体实施方式

[0035] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

[0036] 正如上述背景技术中所述，现有的晶圆级芯片封装结构中，布线层以及布线层远离晶圆一侧的结构容易发生分层现象。究其原因，现有的晶圆级芯片封装结构包括晶圆、布线层和增粘层，增粘层位于晶圆和布线层之间，且增粘层位于晶圆的表面。由于增粘层具有一定的厚度，使得布线层在增粘层处存在一定程度的凸起，导致布线层以及布线层远离晶圆一侧的结构容易发生分层现象。

[0037] 针对上述技术问题，本发明实施例提供了如下技术方案：

[0038] 图1为本发明实施例提供的一种晶圆级芯片封装结构的结构示意图。参见图1，该晶圆级芯片封装结构包括：晶圆10，晶圆10具有第一表面100以及与第一表面100相对的第二表面101，晶圆10内集成有多个芯片单元（未示出），第一表面100设置有至少一个金属衬垫11和内部绝缘层12，内部绝缘层12具有至少一个开口结构12A，开口结构12A露出部分或全部金属衬垫11，金属衬垫11与芯片单元电连接，第二表面101设置有至少一个凹槽10A；增粘层13，增粘层13设置在凹槽10A内，增粘层13和第二表面101平齐；晶圆10包括至少一个通孔10B，通孔10B暴露部分或全部金属衬垫11；布线层14，设置在第二表面101，覆盖增粘层13以及通孔10B的底面和侧面。

[0039] 具体的，增粘层13的热膨胀系数通常位于晶圆10和布线层14之间，增粘层13的设置可以增加晶圆级芯片封装结构中布线层14以及布线层14远离晶圆10一侧的结构与晶圆10之间的粘结强度。

[0040] 晶圆10可以是硅、锗或其他半导体衬底材料。芯片单元例如是通过多次光刻、离子注入、刻蚀以及蒸镀等工艺在晶圆10第一表面100形成具有特定功能的多层电子元件组成的电路结构。金属衬垫11与芯片单元电连接，将芯片单元的电信号通过布线层14传递到晶圆10的第二表面101，示例性的，可以在布线层14远离晶圆10一侧的表面设置其他结构，布线层14可以将芯片单元的电信号引出，传递给远离晶圆10一侧的结构。内部绝缘层12用于电绝缘晶圆10内的芯片单元。示例性的，内部绝缘层12可以为二氧化硅或氮化硅，开口结构12A处的内部绝缘层12可采用半导体介质层蚀刻的方法去除，上述工艺也是一种等离子体干法蚀刻的方法，其使用特殊的气体只对二氧化硅或氮化硅发生反应，对晶圆惰性反应去除。通孔10B例如可以通过刻蚀工艺形成。

[0041] 相比现有技术，布线层在增粘层处存在一定程度的凸起，在本实施例中增粘层13设置在凹槽10A内，增粘层13和第二表面101平齐，使得布线层14在增粘层13处不存在凸起，是一个平整的表面，增粘层13的设置增加了晶圆级芯片封装结构中布线层14以及布线层14远离晶圆10一侧的结构与晶圆10之间的粘结强度，可以避免布线层14以及布线层14远离晶圆10一侧的结构容易发生分层现象。此外，增粘层13只是设置在凹槽10A内，没有覆盖整个第二表面101，可以满足晶圆级芯片封装结构的散热需求。

[0042] 本实施例提供的技术方案，通过在晶圆10的第二表面101设置有至少一个凹槽10A，增粘层13设置在凹槽10A内，增粘层13和第二表面101平齐，使得布线层14在增粘层13处不存在凸起，是一个平整的表面，增粘层13的设置增加了晶圆级芯片封装结构中布线层
14以及布线层14远离晶圆10一侧的结构与晶圆10之间的粘结强度，可以避免布线层14以及布线层14远离晶圆10一侧的结构容易发生分层现象。此外，增粘层13只是设置在凹槽10A，没有覆盖整个第二表面101，可以满足晶圆级芯片封装结构的散热需求。

[0043] 可选地，凹槽10A的深度大于或等于0.1微米，且小于或等于100微米。

[0044] 具体的，凹槽10A的深度决定了增粘层13的厚度，凹槽10A的深度太小，以至于小于0.1微米，导致增粘层13的厚度太薄，布线层14以及布线层14远离晶圆10一侧的结构与晶圆
10之间的粘结强度太低。凹槽10A的深度太大，以至于大于100微米，导致增粘层13的厚度太厚，降低了晶圆10的机械强度。

[0045] 示例性的，当增粘层13为有机材料时，可以采用半导体涂覆方式制备增粘层13；当增粘层13为二氧化硅材料时，可以采用物理气相化学沉积(PECVD)在晶圆10第二表面101上制作二氧化硅材料作为增粘层13。优选地，可以采用有机材料作为增粘层13，其具有热阻低，耐热稳定，耐化性稳定，材料热膨胀系数低等特性。需要说明的是，增粘层13是一种图形化结构，即仅仅是凹槽10A内设置有增粘层13。该图形化结构可采用半导体光刻方式，即首先在增粘层13上涂覆一层光刻胶，在光刻显影后做出图案，最后通过干法蚀刻将要去掉的增粘层13去除掉。根据选用增粘层13的材料特性，本发明实施例还可以采用激光加工方法来实现图形化结构的增粘层13。

[0046] 图2为本发明实施例提供的一种晶圆第二表面的俯视图。图3为本发明实施例提供的另一种晶圆第二表面的俯视图。可选地，参见图2和图3，凹槽10A的横截面形状包括矩形或者圆形。

[0047] 需要说明的是，图2中示出的凹槽10A的横截面形状包括矩形。图3中示出的凹槽10A的横截面形状包括圆形。

[0048] 可选地，参见图1，凹槽10A的纵截面形状包括倒梯形或者弧形。

[0049] 需要说明的是，图1中示例性的示出的凹槽10A的纵截面形状包括倒梯形，便于在凹槽10A形成增粘层13。

[0050] 图4为本发明实施例提供的另一种晶圆级芯片封装结构的结构示意图。可选地，参见图4，布线层14包括叠层设置的种子层14A和背金层14B。

[0051] 具体的，种子层14A一方面可以增强金属与晶圆10之间的结合力，另一方面可以为接下来沉积背金层14B做准备。种子层14A的金属可以为Ti/Cu、TiW/Cu或者Cr/Cu中的一种或多种。本发明实施例中，优选地，种子层14A金属为环保且低成本的Ti/Cu结构，其中，Ti的厚度0.05-0.5微米，Cu的厚度0.5-3微米，金属层的具体厚度可按照通孔10B的实际形状进行调整。优选地，本发明实施例中的种子层14A的表面依次沉积铜、镍、金形成背金层14B，其中，铜的厚度可以是2-20微米，镍的厚度可以是2-5微米，金的厚度可以是0.05-1微米。由于背金层14B采用的导电金属具有连接阻抗低的需求，因此镀铜层厚度越厚越好。其中，背金层14B采用的导电金属还可以是pd、Sn、Ag等其他导电性能优异的金属或合金材料。在种子层14A上设置背金层14B，可避免背金层14B比较容易发生鼓泡分层等结合力不足问题，导致产品失效，可以有效解决背金层14B与晶圆10结合力不足，容易鼓泡分层的问题，且本发明实施例中的背金材料耐腐蚀，不受使用环境和时间限制，可以提升可靠性。

[0052] 可选地，参见图4，金属衬垫11包括接地金属衬垫11A和信号金属衬垫11B，开口结构12A露出接地金属衬垫11A。

[0053] 示例性的，选择性的去掉接地金属衬垫11A上方的材料，露出接地金属衬垫11A。信号金属衬垫11B上的晶圆10不用去除。优选地，可以采用光刻工艺和干法刻蚀工艺刻蚀掉多余的晶圆10和内部绝缘层12，露出接地金属衬垫11A。

[0054] 示例性的，通孔10B的纵截面形状可以包括倒梯形，通孔10B的横截面形状包括矩形或者圆形，便于后续布线层14的制备。通孔10B的制备方法如下：使用具有光敏特性的光刻材料覆盖在第二表面101，然后应用具有特殊图形的掩膜版在特定波长的光下面进行感光处理，然后使用化学药剂进行显影，制作出光刻胶图形。没有被光刻胶盖着的部分会被具有活性的氟离子蚀刻反应掉而去除，从而达到将晶圆10去除的目的。也可以使用湿法腐蚀的工艺来替代干法蚀刻工艺。硅蚀刻完成后，还要将表面的保护层光刻胶去除掉，然后对第二表面101进行清洗清洁。

[0055] 可选地，参见图4，晶圆10的厚度大于或等于20微米，且小于或等于500微米。

[0056] 示例性的，可以采用金刚石磨轮的机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者使用含氟的药水湿法腐蚀方式中的一种或者多种方式将晶圆10减薄至厚度大于或等于20微米，且小于或等于500微米。晶圆10减薄后的厚度可以根据具体应用需求，任意调整厚度。优选地，可以使用金刚石磨轮进行机械研磨后，再使用等离子干法蚀刻的方法。该方法的好处是机械研磨加工快，但是会在硅表面产生应力和微损伤层，接下来使用等离子干法蚀刻的方法将微损伤层去掉，将表面应力释放掉，消除晶圆10翘曲问题。

[0057] 本发明实施例还提供了一种晶圆级芯片封装方法。图5为本发明实施例提供的一种晶圆级芯片封装方法流程图。图6为本发明实施例提供的另一种晶圆级芯片封装方法流程图。图7为本发明实施例提供的又一种晶圆级芯片封装方法流程图。参见图5，该晶圆级芯片封装方法包括如下步骤：

[0058] 步骤110、提供晶圆，晶圆具有第一表面以及与第一表面相对的第二表面，晶圆内集成有多个芯片单元，第一表面设置有至少一个金属衬垫和内部绝缘层，绝缘层具有至少一个开口结构，开口结构露出部分或全部金属衬垫，金属衬垫与芯片单元电连接，第二表面设置有至少一个凹槽。

[0059] 可选地，参见图6，步骤110提供晶圆之前包括：

[0060] 步骤1101、在晶圆的第一表面临时键合支撑基板，支撑基板用于支撑晶圆。

[0061] 参见图8，在晶圆10的第一表面100临时键合支撑基板30，支撑基板30用于支撑晶圆10。支撑基板30示例性的可以选择玻璃。支撑基板30的厚度可以是0.3-1.5毫米。在晶圆10的后续减薄工艺中，减薄到20-500微米以内，支撑基板30起到支撑作用，同时防止晶圆10在后续加工通孔10B和布线层14时过程中发生破片问题。示例性的，金属衬垫11包括接地金属衬垫11A和信号金属衬垫11B，开口结构12A露出接地金属衬垫11A。

[0062] 需要说明的是，在晶圆10和支撑基板30之间还设置有临时键合层20，用于粘结晶圆10和支撑基板30。晶圆10具有第一表面100以及与第一表面100相对的表面102，晶圆10内集成有多个芯片单元，第一表面100设置有至少一个金属衬垫11和内部绝缘层12。

[0063] 步骤1102、对晶圆与第一表面相对的表面进行减薄处理，得到第二表面。

[0064] 参见图9，对晶圆10与第一表面100相对的表面102进行减薄处理，得到第二表面101。

[0065] 示例性的，可以采用金刚石磨轮的机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者使用含氟的药水湿法腐蚀方式中的一种或者多种方式将晶圆10减薄至厚度大于或等于20微米，且小于或等于500微米。晶圆10减薄后的厚度可以根据具体应用需求，任意调整厚度。优选地，可以使用金刚石磨轮进行机械研磨后，再使用等离子干法蚀刻的方法。该方法的好处是机械研磨加工快，但是会在硅表面产生应力和微损伤层，接下来使用等离子干法蚀刻的方法将微损伤层去掉，将表面应力释放掉，消除晶圆翘曲问题。

[0066] 可选地，步骤1102之后还包括如下步骤：

[0067] 步骤1103、在第二表面101形成有至少一个凹槽10A。

[0068] 优选地，参见图10，可以采用光刻工艺和干法刻蚀工艺刻蚀掉多余的晶圆10，刻出0.1-100微米的凹槽10A。凹槽10A的横截面形状包括矩形或者圆形。凹槽10A的纵截面形状包括倒梯形或者弧形。具体的刻蚀过程如下：使用具有光敏特性的光刻材料覆盖在第二表面101，然后应用具有特殊图形的掩膜版在特定波长的光下面进行感光处理，然后使用化学药剂进行显影，制作出光刻胶图形。没有被光刻胶盖着的部分会被具有活性的氟离子蚀刻反应掉而去除，从而达到将第二表面101材料去除的目的。也可以使用湿法腐蚀的工艺来替代干法蚀刻工艺。硅蚀刻完成后，还要将表面的保护层光刻胶去除掉，然后对第二表面101进行清洗清洁。

[0069] 步骤120、在凹槽内形成增粘层，增粘层和第二表面平齐。

[0070] 参见图11，在凹槽10A内形成增粘层13，增粘层13和第二表面101平齐；示例性的，当增粘层13为有机材料时，其采用半导体涂覆方式制备增粘层13；当增粘层13为二氧化硅材料时，采用物理气相化学沉积(PECVD)在晶圆第二表面101上制作二氧化硅材料作为增粘层13。优选地，增粘层13为有机材料，其具有热阻低，耐热稳定，耐化性稳定，材料热膨胀系数低等特性。需要说明的是，增粘层13是一种图形化结构，即仅仅是凹槽10A内设置有增粘层13。图形化结构可采用半导体光刻方式，首先在增粘层13上涂覆一层光刻胶，在光刻显影后做出图案，最后通过干法蚀刻将要去掉的增粘层13去除掉。根据选用增粘层13的材料特性，本发明实施例还可以采用激光加工方法来实现图形化结构的增粘层13。

[0071] 步骤130、在晶圆内形成至少一个通孔，通孔暴露部分或全部金属衬垫。

[0072] 参见图12和图13，在晶圆10内形成至少一个通孔10B，通孔10B暴露部分或全部金属衬垫11。需要说明的是，参见图12，先在晶圆10内进行第一次刻蚀，露出内部绝缘层12。参见图13，之后在第一刻蚀的基础上，进行第二次刻蚀，形成开口结构12A，暴露部分或全部金属衬垫11。示例性的，图13中开口结构12A暴露出接地金属衬垫11A。第一次刻蚀和第二次刻蚀共同形成了通孔10B。

[0073] 示例性的，通孔10B的纵截面形状可以包括倒梯形。通孔10B的横截面形状包括矩形或者圆形，是便于后续布线层14的制备。通孔10B的制备方法如下：使用具有光敏特性的光刻材料覆盖在第二表面101，然后应用具有特殊图形的掩膜版在特定波长的光下面进行感光处理，然后使用化学药剂进行显影，制作出光刻胶图形。没有被光刻胶盖着的部分会被具有活性的氟离子蚀刻反应掉而去除，从而达到将晶圆10去除的目的。也可以使用湿法腐蚀的工艺来替代干法蚀刻工艺。硅蚀刻完成后，还要将表面的保护层光刻胶去除掉，然后对第二表面101进行清洗清洁。

[0074] 步骤140、在第二表面形成布线层，布线层覆盖增粘层以及通孔的底面和侧面。

[0075] 参见图14和图15，在第二表面形成布线层14，布线层覆盖增粘层以及通孔的底面和侧面。可选地，布线层14包括种子层14A和背金层14B。

[0076] 为了达到导通良好，厚度均匀的背金层，需要分2个步骤进行实施：参见图14，用磁控溅射的技术，在晶圆第二表面101以及通孔10B底面和侧壁沉积一层薄薄的种子层14A。参见图15，使用电镀或是化学镀技术，在上述种子层14A的表面依次沉积铜、镍、金形成背金层14B。

[0077] 具体的，种子层14A一方面可以增强金属与晶圆10之间的结合力，另一方面可以为接下来沉积背金层14B做准备。种子层14A的金属可以为Ti/Cu、TiW/Cu或者Cr/Cu中的一种或多种。本发明实施例中，优选地，种子层14A金属为环保且低成本的Ti/Cu结构，其中，Ti的厚度0.05-0.5微米，Cu的厚度0.5-3微米，金属层的具体厚度可按照通孔10B的实际形状进行调整。优选地，本发明实施例中的种子层14A的表面依次沉积铜、镍、金形成背金层14B，其中，铜的厚度可以是2-20微米，镍的厚度可以是2-5微米，金的厚度可以是0.05-1微米。由于背金层14B采用的导电金属具有连接阻抗低的需求，因此镀铜层厚度越厚越好。其中，背金层14B采用的导电金属还可以是pd、Sn、Ag等其他导电性能优异的金属或合金材料。在种子层14A上设置背金层14B，可避免背金层14B比较容易发生鼓泡分层等结合力不足问题，导致产品失效，可以有效解决背金层14B与晶圆10结合力不足，容易鼓泡分层的问题，且本发明实施例中的背金材料耐腐蚀，不受使用环境和时间限制，可以提升可靠性。

[0078] 可选地，参见图7，步骤140，在第二表面形成布线层，布线层覆盖增粘层以及通孔的底面和侧面步骤之后还包括：

[0079] 步骤150、去除支撑基板。

[0080] 参见图16，去除支撑基板30，即去除临时键合层20。临时键合层20的材料不同，对应不同的去除临时键合层20的方式。本发明晶圆10与支撑基板30拆除键合可采用激光方式、UV光方式、化学方式、机械方式或者热滑移动方式中的任意一种方式进行。本发明较优选的方案为晶圆10与支撑基板30拆除键合采用激光拆键合方式或是UV光拆键合方式。

[0081] 步骤160、对晶圆进行切割，得到单颗芯片。

[0082] 参见图17，对晶圆10进行切割，得到单颗芯片111。示例性的，可以采用金属刀片或激光切割方式对晶圆10进行加工。

[0083] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。