降压型直流-直流转换器

摘要

本发明提供一种降压型直流‑直流转换器，其还包括：输出电路，其用于将输入电压转换成输出电压，其包括串联于输入端和接地端之间的第一功率晶体管和第二功率晶体管；电压反馈电路，用于基于所述输出电压得到反馈电压；耦接于输出电路和接地端之间的放电受控的放电通路；放电控制电路，其在所述电压反馈电路得到的反馈电压大于第二参考电压且第一功率晶体管截止时控制所述放电通路对所述输出电路进行放电，在所述电压反馈电路得到的反馈电压小于第二参考电压或第一功率晶体管导通时控制所述放电通路禁止放电。这样，可以解决大电流瞬态响应过冲持续时间长的问题。

权利要求

1.一种降压型直流‑直流转换器，其特征在于，其还包括：输出电路，其用于将输入电压转换成输出电压，其包括串联于输入端和接地端之间的第一功率晶体管和第二功率晶体管；

电压反馈电路，用于基于所述输出电压得到反馈电压；

耦接于输出电路和接地端之间的放电受控的放电通路；

放电控制电路，其在所述电压反馈电路得到的反馈电压大于第二参考电压且第一功率晶体管截止时控制所述放电通路对所述输出电路进行放电，在所述电压反馈电路得到的反馈电压小于第二参考电压或第一功率晶体管导通时控制所述放电通路禁止放电。

2.如权利要求1所述的降压型直流‑直流转换器，其特征在于，所述放电通路包括串联于输出电路和接地端之间的第一电阻和放电开关，所述放电控制电路通过控制所述放电开关导通来控制所述放电通路放电，所述放电控制电路通过控制所述放电开关断开来控制所述放电通路禁止放电。

3.如权利要求1所述的降压型直流‑直流转换器，其特征在于，所述放电控制电路包括第二比较器和放电控制逻辑电路，所述第二比较器用于比较所述反馈电压和所述第二参考电压，并将比较结果提供给所述放电控制逻辑电路，所述放电控制逻辑电路基于所述第一功率晶体管的控制信号和第二比较器的比较结果控制所述放电通路。

4.如权利要求1所述的降压型直流‑直流转换器，其特征在于，第一功率晶体管和第二功率晶体管之间的节点被称为中间节点，所述放电通路耦接于中间节点和接地端之间。

5.如权利要求1所述的降压型直流‑直流转换器，其特征在于，其还包括有：纹波产生电路，用于产生与电感的电流有关的纹波电压；

电流零点检测电路，其用于检测电感的电流的零点并产生电流零点信号；

斜坡电压产生电路，其在第一功率晶体管从导通切换至截止时，产生电压从初始电压逐渐增大的斜坡电压，在所述电流零点检测电路检测到电感的电流到达零点时，使得所述斜坡电压逐渐减小至初始电压；

第一比较器，其包括第一比较输入端和第二比较输入端，第一比较输入端接收所述斜坡电压与第一参考电压相加后得到的第一电压和，第二比较输入端接收所述纹波电压与所述反馈电压相加后得到的第二电压和，基于第一比较器的比较结果控制第一功率晶体管和第二功率晶体管的导通和截止，第一功率晶体管和第二功率晶体管不会同时导通，另外在所述电流零点检测电路检测到电感的电流到达零点时，控制所述第二功率晶体管截止，直到下一周期第一功率晶体管截止时，第二功率晶体管重新导通。

6.如权利要求5所述的降压型直流‑直流转换器，其特征在于，其还包括：导通时间信号发生电路，其根据第一比较器的比较结果以及预定导通时长产生预定导通时长控制信号，其中在第一比较器的比较结果为从无效跳变为有效时，所述预定导通时长控制信号跳变为有效，持续预定导通时长后跳变为无效；

逻辑电路，其根据导通时间信号发生电路的预定导通时长控制信号和所述电流零点信号产生控制第一功率晶体管的第一控制信号和控制第二功率晶体管的第二控制信号，其中在预定导通时长控制信号为有效时控制第一功率晶体管导通，第二功率晶体管截止，在预定导通时长控制信号为无效时控制第一功率晶体管截止，在预定导通时长控制信号为无效且电感的电流未到零点时控制第二功率晶体管导通，在预定导通时长控制信号为无效且电感的电流达到零点时控制第二功率晶体管截止；

第一驱动电路，其基于第一控制信号驱动第一功率晶体管的导通和截止；

第二驱动电路，其基于第二控制信号驱动第二功率晶体管的导通和截止。

7.如权利要求6所述的降压型直流‑直流转换器，其特征在于，所述放电控制电路包括第二比较器和放电控制逻辑电路，所述第二比较器用于比较所述反馈电压和所述第二参考电压，并将比较结果提供给所述放电控制逻辑电路，所述放电控制逻辑电路基于第一比较器的比较结果、第二比较器的比较结果和逻辑电路输出的第一控制信号控制所述放电通路。

8.如权利要求5所述的降压型直流‑直流转换器，其特征在于，所述斜坡电压产生电路包括：电容C41、充电电流源、斜坡电压输出电路、与所述电容C41并联的释放通路和充电控制电路，

充电控制电路，其在第一功率晶体管从导通切换至截止时，使得所述充电电流源给所述电容C41充电，在所述电流零点检测电路检测到电感的电流到达零点时，所述释放通路导通给所述电容C41放电，

所述斜坡电压输出电路基于所述电容C41的储能电压得到并输出斜坡电压。

9.如权利要求8所述的降压型直流‑直流转换器，其特征在于，所述释放通路包括：第一释放支路和第二释放支路，

第一释放支路包括串联的第一放电电流源和第一释放开关，第二释放支路包括串联的第二放电电流源和第二释放开关，第一释放开关由电流零点信号控制，第一释放开关由电流零点信号经过延迟单元后控制。

10.如权利要求8所述的降压型直流‑直流转换器，其特征在于，所述斜坡电压输出电路包括：NMOS晶体管MN1、MN2，PMOS晶体管MP1，MP2，电阻R41和R42，MN1的源级与电容C41相连，其栅级与MN2的栅极和MN1的漏级相连，MN1的漏级与充电电流源I1相连，MN2的源级通过电阻R41接地，MN2的漏级与MP1的漏级和栅极相连，MP1的栅极与MP2的栅极相连，MP1和MP2的源级接电源，MP2的漏级通过电阻R42接地，R42的非接地端为输出端输出所述斜坡电压。

说明书

降压型直流‑直流转换器

技术领域

[0001] 本发明涉及电源转换技术领域，尤其涉及一种降压型直流‑直流转换器。

背景技术

[0002] 传统结构的Constant on‑time(COT，恒导通时间)降压型直流‑直流(DC‑DC)转换器虽具有瞬态响应好、内部电路简洁、所需外围器件少等优点，但是也具有输出电压精度不
够高的不足。而影响输出电压精度的一个重要原因是斜坡补偿带来的误差。

[0003] 图1为传统的COT降压型直流‑直流转换器的电路原理图。如图1，当第一功率晶体管(HSD_FET，有时也被称为高位功率晶体管)导通时，才将斜坡电压产生电路产生的补偿斜
坡电压设为零。如图2所示，在极轻载时，第一功率晶体管导通结束后，有非常长的一段时间
保持关断状态，而此时补偿斜坡电压Vslope不断增加，直至其最大限压值Vslope_max。

[0004] 根据传统COT降压型直流‑直流转换器的原理，当满足下面方程时，第一功率晶体管HSD_FET才会开启。

[0005] VFB+Vrip＜VREF_1+Vslope

[0006] 显而易见，补偿斜坡电压Vslope的增加势必造成反馈电压VFB增加，从而造成轻载时输出电压Vout高出设定值。

[0007] 此外不管是电压模直流‑直流转换器、电流模直流‑直流转换器，还是COT直流‑直流转换器，它们在电流负载由重载瞬间跳变为轻载时，输出电压都不可避免的有较大的过
冲电压。由于COT直流‑直流转换器的瞬态响应性能要优于电压模直流‑直流转换器和电流
模直流‑直流转换器，因此它的输出过冲电压要低于电压模和电流模直流‑直流转换器。即
使是COT直流‑直流转换器，当负载由重载突然变为轻载甚至零时，电感储存的能量会释放
到输出电容上，从而使得输出电压远高于设定值。为了减少过冲电压的持续时间，会使用较
低阻值的反馈电阻。反馈电阻的阻值越小，其电流越大。这样可以通过较低阻值的反馈电阻
将输出电压慢慢降到设定值。即使这样，也需要很长时间输出电压才能恢复到设定值。同
时，由于使用了较低阻值的反馈电阻，也增加了系统的静态功耗。

[0008] 因此，有必要提出一种改进的方案来克服上述问题。

发明内容

[0009] 本发明的目的在于提供一种降压型直流‑直流转换器，其可以解决大电流瞬态响应过冲持续时间长的问题。

[0010] 为实现发明目的，根据本发明的一个方面，本发明提供一种降压型直流‑直流转换器，其还包括：输出电路，其用于将输入电压转换成输出电压，其包括串联于输入端和接地
端之间的第一功率晶体管和第二功率晶体管；电压反馈电路，用于基于所述输出电压得到
反馈电压；耦接于输出电路和接地端之间的放电受控的放电通路；放电控制电路，其在所述
电压反馈电路得到的反馈电压大于第二参考电压且第一功率晶体管截止时控制所述放电
通路对所述输出电路进行放电，在所述电压反馈电路得到的反馈电压小于第二参考电压或
第一功率晶体管导通时控制所述放电通路禁止放电。

[0011] 与现有技术相比，本发明在所述反馈电压大于第二参考电压且第一功率晶体管截止时控制所述放电通路给输出电路放电，这样可以非常好解决大电流瞬态响应过冲持续时
间长的问题。

附图说明

[0012] 图1为传统的COT降压型直流‑直流转换器的电路原理图；

[0013] 图2为图1中的COT降压型直流‑直流转换器的部分信号的时序图；

[0014] 图3为本发明中的COT降压型直流‑直流转换器在一个实施例中的电路原理图；

[0015] 图4为图3中的斜坡电压产生电路在一个实施例中的电路图；

[0016] 图5为图3中的COT降压型直流‑直流转换器和和图4中的斜坡电压产生电路的部分信号的时序图；

[0017] 图6为本发明中的COT降压型直流‑直流转换器的输出电压和负载电流波形；

[0018] 图7为图1中的传统的COT降压型直流‑直流转换器的输出电压和负载电流波形；

[0019] 图8为图3中的放电控制逻辑电路在一个实施例中的电路图；

[0020] 图9为本发明中的COT降压型直流‑直流转换器的输出电压过冲及恢复波形；

[0021] 图10为图1中的传统的COT降压型直流‑直流转换器的输出电压过冲及恢复波形。

具体实施方式

[0022] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0023] 此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一
个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文
中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

[0024] 本发明提出一种降压型直流‑直流转换器，其可以解决大电流瞬态响应过冲持续时间长的问题。

[0025] 图3为本发明中的降压型直流‑直流转换器300在一个实施例中的电路原理图。如图3所示的，所述降压型直流‑直流转换器300包括输出电路310、电压反馈电路320、放电通
路330、放电控制电路340、纹波产生电路350、电流零点检测电路360、第一比较器(或称PWM
比较器)370、导通时间信号发生电路380、逻辑电路390、斜坡电压产生电路410、第一驱动电
路420和第二驱动电路430。

[0026] 所述输出电路310用于将输入电压VIN转换成输出电压Vout。在一个实施例中，所述输出电压Vout低于所述输入电压VIN，因此可以将其称之为降压型直流‑直流转换器。如
图3所示，在一个实施例中，所述输出电路310包括串联于输入端和接地端之间的第一功率
晶体管HSD_FET和第二功率晶体管LSD_FET，第一功率晶体管HSD_FET和第二功率晶体管
LSD_FET之间的节点被称为中间节点SW。所述输出电路310包括输入端和输出端，所述输入
端接收输入电压VIN，所述输出端提供输出电压Vout，输入端也可以被标记为VIN，输出端也
可以被标记为Vout。所述输出电路310还可以包括电感L和输出电容Co，第一功率晶体管
HSD_FET和第二功率晶体管LSD_FET被控制的交替的导通以实现电压转换。作为一个基本原
则，第一功率晶体管HSD_FET和第二功率晶体管LSD_FET不会同时导通，即第一功率晶体管
HSD_FET导通时，第二功率晶体管LSD_FET截止，第二功率晶体管LSD_FET导通时，第一功率
晶体管HSD_FET截止。优选的，所述电感L可以被设置于芯片外，而其他电路部分可以被集成
于芯片内。

[0027] 所述电压反馈电路320用于基于所述输出电压Vout得到反馈电压VFB。如图3所示，在一个实施例中，所述电压反馈电路320包括串联于所述输出电压Vout和地之间的两个分
压电阻Rf1和Rf2，两个分压电阻的中间节点的电压为所述反馈电压VFB。所述反馈电压VFB
能够反应所述输出电压Vout的大小。

[0028] 所述放电通路330耦接于输出电路和接地端之间且可以受控放电。如图3所示，在一个实施例中，所述放电通路330包括串联于输出电路的中间节点SW和地GND之间的第一电
阻R1和放电开关S1。在另一个实施例中，所述放电通路330也可以耦接于输出端Vout，可以
起到同样的效果。由于电感L1位于芯片外，因此所述放电通路330通常耦接于所述中间节
点，需要注意的是，这里的耦接包括直接和间接相连。

[0029] 所述放电控制电路340在所述电压反馈电路320得到的反馈电压VFB大于第二参考电压VREF_2且第一功率晶体管HSD_FET截止时控制所述放电通路330放电，在所述电压反馈
电路320得到的反馈电压VFB小于第二参考电压VREF_2或第一功率晶体管HSD_FET导通时控
制所述放电通路330禁止放电。在一个实施例中，所述放电控制电路340通过控制所述放电
开关S1导通来控制所述放电通路330放电，所述放电控制电路340通过控制所述放电开关S1
断开来控制所述放电通路330禁止放电。第二参考电压VREF_2大于第一参考电压VREF_1，比
如等于VREF_1*104％，其中VREF_1为第一参考电压，其在后文会被详细介绍。

[0030] 如图3所示的，所述放电控制电路340包括第二比较器341和放电控制逻辑电路342。所述第二比较器341用于比较所述反馈电压VFB和所述第二参考电压VREF_2，并将比较
结果提供给所述放电控制逻辑电路342，所述放电控制逻辑电路342基于所述第一功率晶体
管HSD_FET的控制信号(信号PWM和信号HSD_ON)和第二比较器341的比较结果控制所述放电
通路330。

[0031] 所述纹波产生电路350用于产生反映所述输出电路310中的电感L的电流IL的大小的纹波电压Vrip。所述中间节点SW的电流与电感L的电流IL的大小一致，因此优选的可以利
用所述中间节点SW的电流来表征电感L的电流IL，在本文中的有时也用中间节点SW的电流
来替代电感L的电流IL来进行说明。具体的，所述纹波产生电路350通过检测所述中间节点
SW的电流得到所述纹波电压Vrip。所述纹波电压Vrip的波形与所述电感L的电流IL的波形
一致。所述电流零点检测电路360用于检测中间节点SW的电流的零点并产生电流零点信号
ZERO_CURT。

[0032] 斜坡电压产生电路410在第一功率晶体管HSD_FET从导通切换至截止时，产生电压从初始电压逐渐增大的斜坡电压Vslople，在所述电流零点检测电路360检测到中间节点SW
的电流到达零点时，所述斜坡电压Vslople逐渐减小至初始电压。如图5所示的，图1中的现
有斜坡电压产生电路产生的斜坡电压Vslople在中间节点SW的电流到达零点时还会继续逐
渐升高直到最大值Vslople_max(如图5的虚线部分)，而本发明中的斜坡电压Vslople在中
间节点SW的电流到达零点时则会逐渐下降至初始电压。具体的，所述初始电压可以是0。

[0033] 第一比较器(或称PWM比较器)370包括第一比较输入端和第二比较输入端。第一比较输入端接收所述斜坡电压Vslople与第一参考电压VREF_1相加后得到的第一电压和
Vslople+VREF_1，第二比较输入端接收所述纹波电压Vrip与所述反馈电压VFB相加后得到
的第二电压和Vrip+VFB。基于第一比较器370的比较结果PWM(也可以被称为PWM控制信号)
控制第一功率晶体管HSD_FET和第二功率晶体管LSD_FET的导通和截止。另外，在所述电流
零点检测电路360检测到中间节点SW的电流IL(或称电感的电流)到达零点时，所述第二功
率晶体管LSD_FET被控制的截止，直到下一个周期第一功率晶体管导通时间结束后，第二功
率晶体管LSD_FET才重新导通。

[0034] 所述导通时间信号发生电路380根据第一比较器370的比较结果产生预定导通时长控制信号Ton，其中在第一比较器370的比较结果PWM为从无效跳变为有效时，所述预定导
通时长控制信号Ton跳变为有效，持续预定导通时长后跳变为无效。预定导通时长可以通过
计时器计时得到。所述导通时间信号发生电路380也可以被称为导通时间单触发(TON One‑
Shot)电路。这里有效和无效是指两个逻辑电平状态，通常有效的逻辑电平是指导致第一功
率晶体管导通的逻辑电平，无效的逻辑电平是指导致第一功率晶体管截止的逻辑电平。

[0035] 逻辑电路390根据导通时间信号发生电路的预定导通时长控制信号Ton、PWM控制信号和电流零点信号ZERO_CURT产生控制第一功率晶体管的第一控制信号HSD_ON和控制第
二功率晶体管的第二控制信号LSD_ON。其中，在预定导通时长控制信号Ton为有效时，输出
第一控制信号HSD_ON控制第一功率晶体管HSD_FET导通，输出第二控制信号控制第二功率
晶体管LSD_FET截止。在预定导通时长控制信号Ton为无效时，输出第一控制信号HSD_ON控
制第一功率晶体管HSD_FET截止，在预定导通时长控制信号Ton为无效且中间节点SW的电流
未到零点时，输出第二控制信号控制第二功率晶体管LSD_FET导通，在预定导通时长控制信
号为无效且中间节点SW的电流达到零点时，输出第二控制信号控制第二功率晶体管LSD_
FET截止。

[0036] 第一驱动电路420基于第一控制信号驱动第一功率晶体管HSD_FET的导通和截止。第二驱动电路430基于第二控制信号驱动第二功率晶体管LSD_FET的导通和截止。

[0037] 如图3所示，所述放电控制逻辑电路342基于第一比较器的比较结果PWM、第二比较器的比较结果VFB_H和逻辑电路输390出的第一控制信号HSD_ON控制所述放电通路330。具
体的，所述放电控制逻辑电路342基于第一比较器的比较结果PWM的无效至有效的跳边沿确
定第一功率晶体管是否开始导通，基于逻辑电路输390出的第一控制信号HSD_ON的有效至
无效的跳变沿确定第一功率晶体管是否开始截止，进而控制所述放电开关S1的导通或断
开。原则上，所述放电开关S1应该在第一功率晶体管导通之前被断开，在第一功率晶体管截
止之后才能导通。

[0038] 图8为图3中的放电控制逻辑电路342在一个实施例中的电路图。所述放电控制逻辑电路342包括非门NOT1和NOT2、与门AND1和AND2，以及D触发器，其连接关系如图8。

[0039] 图4为图3中的斜坡电压产生电路410在一个实施例中的电路图。如图4所示的，所述斜坡电压产生电路410包括：电容C41、充电电流源I1、斜坡电压输出电路411、与所述电容
C41并联的释放通路412以及充电控制电路413。

[0040] 所述斜坡电压输出电路411基于所述电容C41的储能电压得到并输出斜坡电压Vslople。充电控制电路413在第一功率晶体管HSD_FET从导通切换至截止(即第一控制信号
HSD_ON从有效跳变至无效时，比如从高电平跳变为低电平)时，控制第三开关S3和S4断开，
所述充电电流源I1给所述电容C41充电，如图5所述的，从T1时刻开始，Vslople逐渐升高，而
此时电感电流IL逐渐降低，在所述电流零点检测电路360检测到中间节点SW的电流到达零
点时，即T2时刻，所述释放通路412导通给所述电容C41放电逐渐到达0。所述释放通路412包
括第一释放支路和第二释放支路。第一释放支路包括串联的第一放电电流源I2和第一释放
开关S41，第二释放支路包括串联的第二放电电流源I3和第二释放开关S2。第一释放开关S41
由电流零点信号ZERO_CURT控制，第二释放开关S2由电流零点信号ZERO_CURT经过延迟单元
后控制。充电控制电路413在第一功率晶体管HSD_FET从截止切换至导通(即第一控制信号
HSD_ON从无效跳变至有效时，比如从低电平跳变为高电平)时，控制第三开关S3和S4导通，
将所述电容C41的电压彻底释放到0。

[0041] 所述斜坡电压输出电路411包括：NMOS晶体管MN1、MN2，PMOS晶体管MP1，MP2，电阻R41和R42。MN1的源级与电容C41相连，其栅级与MN2的栅极和MN1的漏级相连，MN1的漏级与
充电电流源I1相连。MN2的源级通过电阻R41接地，MN2的漏级与MP1的漏级和栅极相连，MP1
的栅极与MP2的栅极相连，MP1和MP2的源级接电源，MP2的漏级通过电阻R42接地，R42的非接
地端为输出端。

[0042] 图5为图3中的COT降压型直流‑直流转换器和和图4中的斜坡电压产生电路的部分信号的时序图。如图5所示的，第一控制信号HSD_ON为高电平时，第一功率晶体管导通，第二
功率晶体管截止，此时中间节点SW的电压为高，电感L的电流IL，即中间节点SW的电流逐渐
增大，此时图4中的开关S3和S4导通，Vslope为0。第一控制信号HSD_ON跳变为低电平时，第
一功率晶体管截止，第二功率晶体管导通，此时中间节点SW的电压为0，电感L的电流IL逐渐
减小直到0，此时图4中的开关S3和S4断开，Vslope逐渐增大。电感L的电流IL到达0时，在电
流零点信号ZERO_CURT跳变为高电平，此时开关S41和S2先后导通，所述释放通路412导通给
所述电容C41放电逐渐到达0。

[0043] 在本发明中，在第一功率晶体管处于关断的相位，当电感L的电流减到零时，即保持斜坡量基本恒定，经过大约0.5us即将斜坡量慢慢降低，直至零。在本发明中，在轻载条件
下，第一功率晶体管导通时，斜坡电压Vslope已经降为零。因此当满足以下方程时，

[0044] VFB+Vrip＜VREF_1

[0045] 即

[0046] VFB＜VREF_1‑Vrip

[0047] 显然，在轻载下，VFB要低于传统的方案，也即轻载下输出电压要低于传统方案，这样也就能提高输出电压精度。

[0048] 图6为本发明中的COT降压型直流‑直流转换器的输出电压和负载电流波形，从图可知，当负载电流从0变化至3A时，输出电压大约变化为1.02V～1.01V。

[0049] 图7为图1中的传统的COT降压型直流‑直流转换器的输出电压和负载电流波形，从图可知当负载电流从0变化至3A时，输出电压大约变化为1.038V～1.01V。显然，本发明明显
改善了输出的负载调整率，提高了输出电压的精度。

[0050] 当负载大电流突然降为零时，输出电压Vout会有很大过冲，而且电荷没有释放路径，这样输出端的高电压会维持很长一段时间。

[0051] 而在本发明中，当输出电压Vout超出额定电压的4％(第一参考电压对应于输出电压为额定电压)之后，且信号HSD_ON为低时，即会开启输出端Vout的放电通路，即图3中的开
关S1。当PWM信号变低时，意味着要开启第一功率晶体管时，即关断图3中的开关S1，

[0052] 通常图3中的R1电阻可以根据需要而设定其取值。本发明中图3的R1可以约为110ohm，当过冲约为200mV,输出电容Co为40uF，泄放电流约为9.1mA，输出恢复到设定值1V
时，所需时间为：

[0053]

[0054] 如果不采取本发明的方式，只能通过图3中的反馈电阻Rf1和Rf2放电。为了减少系统的静态功耗，电阻Rf1和Rf2不会太小，其电流通常控制在70uA，甚至更低。

[0055]

[0056] 图10为图1中的传统的COT降压型直流‑直流转换器的输出电压过冲及恢复波形，在经历约8ms后，输出电压仍维持在1.186V。

[0057] 本发明具有如下优势中的一个或多个：

[0058] 1)针对传统COT降压型直流‑直流转换器的输出电压精度较差的问题，找出其原因，即斜波补偿在轻载时过大，导致输出电压偏高。本发明在低位功率管(第二功率晶体管)
为零时，逐步降低斜波补偿量直至零。这样就消除了斜波补偿量在轻载时造成输出电压往
上漂的影响，改善了系统的负载调整率。

[0059] 2)通常大电流降压型直流‑直流转换器，负载由重载瞬间跳变为轻载或空载时，输出电压都会有较大过冲，而且过冲持续的时间比较长。在本发明中，当输出电压超出设定值
4％，且高位功率管(第一功率晶体管)时关断状态时，即开启电流泄放通路(即放电通路
330)。当输出电压恢复到设定值，高位功率管即将开启时，则关断电流泄放通路(即放电通
路330)。这样就极大的减少了输出电压的过冲持续时间。这样就可以不依赖于较小的输出
反馈电阻来泄放电流。可以使用较大的输出反馈电阻，以减小系统的静态电流。

[0060] 在本发明中，“连接”、“相连”、“连”、“接”、“耦接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接，所述间接连接包括通过电阻、电容、电感、晶体管、
滤波器等电子元器件或单元连接。

[0061] 以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利
要求书中记载的保护范围内。