一种自感应自加速双向电平转换电路转让专利
申请号 : CN202010732279.8
文献号 : CN111817705B
文献日 : 2021-11-09
发明人 : 李珂
申请人 : 中国电子科技集团公司第五十八研究所
摘要 :
权利要求 :
1.一种自感应自加速双向电平转换电路,其特征在于,包括:自加速模块,对端口电压进行瞬态快速上拉,实现电平的快速转换;
方向自感应模块,让器件自动感测和控制数据流动的方向,无需方向控制引脚;
传输管,用于传输信号;
上拉通路,对端口电平进行上拉;
所述自加速模块包括自加速模块A和自加速模块B,其结构相同,分别包括或非门、与非门、电阻R1和电容C1;所述或非门的一个输入端接控制信号3T_EN,另一个输入端同时接电阻R1和电容C1,输出端接与非门的一个输入端;电阻R1和与非门的另一个输入端同时接A点;当A点电压由低变高时,在与非门的输出端VPLUS产生一个低压脉冲信号输出;通过调节电阻R1及电容C1实现调节低压脉冲的时间宽度;该电路受控制信号3T_EN控制,当控制信号
3T_EN为低时,正常产生低压脉冲工作;控制信号3T_EN为高时,与非门的输出端VPLUS输出为常高态。
2.如权利要求1所述的自感应自加速双向电平转换电路,其特征在于,所述上拉通路包括上拉管P1 P4;
~
上拉管P1源极接上拉管P3源极,上拉管P1栅极接自加速模块A,上拉管P3栅极接控制信号3T_EN,上拉管P1和上拉管P3漏极均接端口IOVL;
上拉管P2源极接上拉管P4源极;上拉管P2栅极接自加速模块B,上拉管P4栅极接控制信号3T_EN,上拉管P2和上拉管P4漏极均接端口IOVCC。
3.如权利要求2所述的自感应自加速双向电平转换电路,其特征在于,所述方向自感应模块包括:
IOVCC信号探测电路,识别来自端口IOVCC的电平信号;并输出对应的0或VCC电平至自加速模块A;
IOVL信号探测电路,识别来自端口IOVL的信号,并转换为0或VCC电平;
IOVCC信号探测电路包括PMOS管MP1、MP2,NMOS管MN1和反相器INV1;其中PMOS管MP1源极接PMOS管MP2漏极,PMOS管MP1栅极接NMOS管MN1栅极,PMOS管MP1漏极和NMOS管MN1漏极均接反相器INV1输入端,反相器INV1输出端接自加速模块A;
IOVL信号探测电路包括PMOS管MP3,电阻R0,NMOS管MN2和反相器INV2;其中PMOS管MP3漏极通过电阻R0接NMOS管MN2漏极,反相器INV2输入端接在电阻R0和NMOS管MN2漏极之间,反相器INV2输出端接自加速模块B。
4.如权利要求1所述的自感应自加速双向电平转换电路,其特征在于,所述自感应自加速双向电平转换电路还包括栅压VG产生电路,为传输管提供满足要求的栅压。
5.如权利要求1所述的自感应自加速双向电平转换电路,其特征在于,所述传输管为NMOS管,用于传输信号。
说明书 :
一种自感应自加速双向电平转换电路
技术领域
背景技术
标准的系统间进行信息传递,就必须使用相应的逻辑电平转换电路,以实现不同供电电压
芯片之间的数据转换。
MP2上拉至vdda。实现由vdd电平到vdda电平的转化;当输入in电平由vdd变vss时,MOS管
MN1、MP2截止,MOS管MN2、MP1导通,输出out电平被MN2下拉至vss。实现低电平的传输。传统
的这种电路结构虽然应用广泛,但仅能进行固定电平之间的单向转化。
发明内容
端同时接电阻R1和电容C1,输出端接与非门的一个输入端;电阻R1和与非门的另一个输入
端同时接A点;当A点电压由低变高时,在与非门的输出端VPLUS产生一个低压脉冲信号输
出;通过调节电阻R1及电容C1实现调节低压脉冲的时间宽度;该电路受控制信号3T_EN控
制,当控制信号3T_EN为低时,正常产生低压脉冲工作;控制信号3T_EN为高时,与非门的输
出端VPLUS输出为常高态。
漏极均接反相器INV1输入端,反相器INV1输出端接自加速模块A;
间,反相器INV2输出端接自加速模块B。
换,并且还拥有比较宽的电压转换范围;内置独立方向控制双向转换功能,可让器件感测和
控制数据流动的方向,而无需方向控制接脚。不仅能从低电压转换到高电压,也能从高电压
转换到低电压。可以很好地完成目前绝大多数系统之间的数字电平转换及匹配工作。该电
路受温度,电源电压和工艺的影响较小。因此,本发明所提出的应用于信号传输领域的自感
应自加速双向电平转换电路能够极大提高电平转换效率,具有重要的应用价值。
附图说明
具体实施方式
的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本
发明实施例的目的。
制数据流动的方向,而无需方向控制接脚;不仅能在特定的双路电源电压之间进行转换,并
且还拥有比较宽的电压转换范围;不仅能从低电压转换到高电压,也能从高电压转换到低
电压。
实现电平的快速转换;所述方向自感应模块自动感知探测电平转换方向;所述传输管为
NMOS管,用于传输信号;所述上拉通路对端口电平进行上拉;所述栅压VG产生电路为传输管
提供满足要求的栅压。
所示,分别包括或非门、与非门、电阻R1和电容C1;所述或非门的一个输入端接控制信号3T_
EN,另一个输入端同时接电阻R1和电容C1,输出端接与非门的一个输入端;电阻R1和与非门
的另一个输入端同时接A点;当A点电压由低变高时,由于电阻R1及电容C1延迟作用,C点电
压在A点电压变化一段时间后才由高变低,经过与非门后,在与非门的输出端VPLUS产生一
个低压脉冲信号输出;通过调节电阻R1及电容C1实现调节低压脉冲的时间宽度;该电路受
控制信号3T_EN控制,当控制信号3T_EN为低时,正常产生低压脉冲工作;控制信号3T_EN为
高时,与非门的输出端VPLUS输出为常高态。
自加速模块A,上拉管P3栅极接控制信号3T_EN,上拉管P1和上拉管P3漏极均接端口IOVL;上
拉管P2源极接上拉管P4源极;上拉管P2栅极接自加速模块B,上拉管P4栅极接控制信号3T_
EN,上拉管P2和上拉管P4漏极均接端口IOVCC。
IOVCC信号探测电路和IOVL信号探测电路;所述IOVCC信号探测电路识别来自端口IOVCC的
电平信号,并输出对应的O或VCC电平至自加速模块A;IOVCC信号探测电路包括PMOS管MP1、
MP2,NMOS管MN1和反相器INV1;其中PMOS管MP1源极接PMOS管MP2漏极,PMOS管MP1栅极接
NMOS管MN1栅极,PMOS管MP1漏极和NMOS管MN1漏极均接反相器INV1输入端,反相器INV1输出
端接自加速模块A。所述IOVL信号探测电路识别来自端口IOVL的信号,并转换为O或VCC电
平;IOVL信号探测电路包括PMOS管MP3,电阻R0,NMOS管MN2和反相器INV2;其中PMOS管MP3漏
极通过电阻R0接NMOS管MN2漏极,反相器INV2输入端接在电阻R0和NMOS管MN2漏极之间,反
相器INV2输出端接自加速模块B。受使能信号控制,当3T_EN为高电平,栅压VG为0,方向自感
应模块关断。
在高频下不工作;栅压VG过高,就会有传输管两端串通漏电的问题。因此,栅压VG需满足VTH
<VG<(VL+VTH),VTH是NMOS管MN5阈值电压,VL是电源电压。为此,提供了随电源电压VL变
化的栅压VG产生电路,如图4所示。在图4中,PMOS管MP1、NMOS管MN1、NMOS管MN2、PMOS管MP2、
PMOS管MP3组成镜像支路,为PMOS管MP3和PNP1管所在支路提供偏置电流;另一条镜像支路
由PMOS管MP4、NMOS管MN3、NMOS管MN4组成,为PMOS管MP5、PMOS管MP6、NMOS管MN9、NMOS管MN4
所在支路提供偏置电流。电源电压VL,由NMOS管MN5输入,经NMOS管MN5、NMOS管MN9、PNP1管
组成的通路传输后,输出栅压VG。NMOS管MN5阈值电压VTH,VPN为PNP1管的一个PN结电压,最
终VG≈VL‑VTH+VPN。电阻R1主要是起分流作用,可保证PMOS管MP6的正常开启。同时,V1、V2
为使能控制信号,当两者为高电平时,PMOS管MP1、PMOS管MP4、PMOS管MP5关断,NMOS管MN6、
NMOS管MN7、NMOS管MN8开启,使得整体模块关断,实现低功耗。
断,端口IOVL与IOVCC输出高阻态,整体电路功耗为零。正常电平转换模式:控制信号3T_EN
为低,上拉管P3、P4以及传输管M0导通。
升至VCC,随后上拉管P2关闭,上拉管P4上拉维持端口IOVCC高电平,完成端口IOVL到端口
IOVCC的高电平转换。反之,端口IOVCC到端口IOVL的低电平转换原理相同。端口信号传输方
向可自动感应识别,无需额外的方向控制模块。当两端需要传输低电平时,自加速模块不工
作,完全靠传输管M0即能实现低电平的快速传输转换。
的快速上拉,提高转换效率,实现快速的电平转换。
范围。