一种使SPI主控兼容flash芯片的方法、装置、设备和介质

摘要

本发明公开了一种使SPI主控兼容flash芯片的方法，包括：响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小；响应于通过寄存器确定在BMC芯片开辟的内存空间大小为0，读取内核代码中flash芯片的大小，并通过设备树判断flash芯片的大小是否小于BMC芯片的最小开辟的内存空间的大小；响应于flash芯片的大小小于BMC芯片的最小开辟的内存空间的大小，通过设备树使BMC芯片开辟最小开辟的内存空间；将flash芯片映射到内存空间中，使SPI主控的驱动加载flash芯片的相关功能，并由BMC芯片通过内存映射完成对flash芯片的擦写。本发明还公开了一种装置、设备和介质。本发明兼容SPI主控的flash芯片大小不合适的情况，加强了SPI主控的通用性。

权利要求

1.一种使SPI主控兼容flash芯片的方法，其特征在于，所述方法包括：响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小；

响应于通过所述寄存器确定在所述BMC芯片开辟的所述内存空间大小为0，读取内核代码中所述flash芯片的大小，并通过设备树判断所述flash芯片的大小是否小于所述BMC芯片的最小开辟的内存空间的大小；

响应于所述flash芯片的大小小于所述BMC芯片的最小开辟的内存空间的大小，通过所述设备树使所述BMC芯片开辟所述最小开辟的内存空间；

将所述flash芯片映射到所述内存空间中，使SPI主控的驱动加载所述flash芯片的相关功能，并由所述BMC芯片通过内存映射完成对所述flash芯片的擦写。

2.根据权利要求1所述的使SPI主控兼容flash芯片的方法，其特征在于，所述响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小还包括：通过所述flash芯片的大小以及所述BMC芯片的最小开辟的内存空间的大小计算所述寄存器的标志位的结束位与起始位的差值，通过所述寄存器的标志位的结束位与起始位的差值确定开辟的内存空间的大小。

3.根据权利要求2所述的使SPI主控兼容flash芯片的方法，其特征在于，所述方法还包括：响应于所述flash芯片的大小小于所述BMC芯片的最小开辟的内存空间的大小，则所述寄存器的标志位的结束位与起始位的差值计算为0，根据寄存器的标志位的结束位与起始位的差值为0确定在所述BMC芯片开辟的所述内存空间大小为0。

4.根据权利要求1所述的使SPI主控兼容flash芯片的方法，其特征在于，所述方法还包括：响应于通过所述设备树判断所述flash芯片的大小不小于所述BMC芯片的最小开辟的内存空间的大小，输出错误报告。

5.根据权利要求1所述的使SPI主控兼容flash芯片的方法，其特征在于，所述方法还包括：根据所述内核代码将支持的所述flash芯片的型号注册进设备列表中，查找所述设备树中的所述flash芯片的配置信息，根据所述配置信息在所述设备列表中查找匹配的所述flash芯片的型号。

6.一种使SPI主控兼容flash芯片的装置，其特征在于，所述装置包括：擦写指令接收模块，所述擦写指令接收模块配置为响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小；

开辟异常判断模块，所述开辟异常判断模块配置为响应于通过所述寄存器确定在所述BMC芯片开辟的所述内存空间大小为0，读取内核代码中所述flash芯片的大小，并通过设备树判断所述flash芯片的大小是否小于所述BMC芯片的最小开辟的内存空间的大小；

设备树开辟模块，所述设备树开辟模块配置为响应于所述flash芯片的大小小于所述BMC芯片的最小开辟的所述内存空间的大小，通过所述设备树使所述BMC芯片开辟所述最小开辟的内存空间；

映射擦写模块，所述映射擦写模块配置为将所述flash芯片映射到所述内存空间中，使SPI主控的驱动加载所述flash芯片的相关功能，并由所述BMC芯片通过内存映射完成对所述flash芯片的擦写。

7.根据权利要求6所述的使SPI主控兼容flash芯片的装置，其特征在于，所述擦写指令接收模块还配置为：通过所述flash芯片的大小以及所述BMC芯片的最小开辟的内存空间的大小计算所述寄存器的标志位的结束位与起始位的差值，通过所述寄存器的标志位的结束位与起始位的差值确定开辟的内存空间的大小。

8.根据权利要求6所述的使SPI主控兼容flash芯片的装置，其特征在于，所述装置还包括：错误判断模块，所述错误判断模块配置为响应于通过所述设备树判断所述flash芯片的大小不小于所述BMC芯片的最小开辟的内存空间的大小，输出错误报告。

9.一种计算机设备，其特征在于，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1‑5任意一项所述的方法。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1‑5任意一项所述的方法。

说明书

一种使SPI主控兼容flash芯片的方法、装置、设备和介质

技术领域

[0001] 本发明涉及存储技术领域，更具体地，特别是指一种使SPI主控兼容flash芯片的方法、装置、设备和介质。

背景技术

[0002] 在信息技术的发展离不开各种传输协议的支持，SPI(SPI是一种高速的、全双工、同步的通信总线)协议就是其中之一。SPI是一种被应用广泛的传输协议，它只需要四根硬件连接线即可完成信息传输，该协议不需要解析地址，只通过CS(选通)线路来决定是否选通某一路器件，所以SPI的速度较快。如果需要扩展一路设备，只需多加一根CS线即可，易于扩展。SPI还支持配置成单主单从，单主多从，互为主从三种模式，是一种灵活配置的协议。

[0003] SPI协议一般用于对速度有一定要求的场景，其速度可达到10Mbps。通常用来加载flash(编码型快闪记忆体，可进行可快速存储、擦除数据的存储物质)的小型镜像系统，如BIOS、u‑boot等。对于服务器来说，通常需要管理芯片BMC去对flash进行镜像擦写，不仅对自身的flash进行擦写，还需要对CPU等芯片的flash进行擦写。一般来说，BMC都会直接支持自身flash的擦写，但对于其他芯片的flash，则不一定会支持的那么完善。尤其是当某个flash的容量不合适时，则会出现擦写不支持的情况。

发明内容

[0004] 有鉴于此，本发明实施例的目的在于提供一种针对SPI主控的驱动，可以在设备树中对SPI主控进行额外的扩展配置，兼容SPI主控的flash芯片大小不合适的情况，加强了SPI主控的通用性。

[0005] 基于上述目的，本发明一方面提供了一种使SPI主控兼容flash芯片的方法，该方法包括：

[0006] 响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小；

[0007] 响应于通过寄存器确定在BMC芯片开辟的内存空间大小为0，读取内核代码中flash芯片的大小，并通过设备树判断flash芯片的大小是否小于BMC芯片的最小开辟的内存空间的大小；

[0008] 响应于flash芯片的大小小于BMC芯片的最小开辟的内存空间的大小，通过设备树使BMC芯片开辟最小开辟的内存空间；

[0009] 将flash芯片映射到内存空间中，使SPI主控的驱动加载flash芯片的相关功能，并由BMC芯片通过内存映射完成对flash芯片的擦写。

[0010] 在本发明的使SPI主控兼容flash芯片的方法的一些实施方式中，响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小还包括：

[0011] 通过flash芯片的大小以及BMC芯片的最小开辟的内存空间的大小计算寄存器的标志位的结束位与起始位的差值，通过寄存器的标志位的结束位与起始位的差值确定开辟的内存空间的大小。

[0012] 在本发明的使SPI主控兼容flash芯片的方法的一些实施方式中，方法还包括：

[0013] 响应于flash芯片的大小小于BMC芯片的最小开辟的内存空间的大小，则寄存器的标志位的结束位与起始位的差值计算为0，根据寄存器的标志位的结束位与起始位的差值为0确定在BMC芯片开辟的内存空间大小为0。

[0014] 在本发明的使SPI主控兼容flash芯片的方法的一些实施方式中，方法还包括：

[0015] 响应于通过设备树判断flash芯片的大小不小于BMC芯片的最小开辟的内存空间的大小，输出错误报告。

[0016] 在本发明的使SPI主控兼容flash芯片的方法的一些实施方式中，方法还包括：

[0017] 根据内核代码将支持的flash芯片的型号注册进设备列表中，查找设备树中的flash芯片的配置信息，根据配置信息在设备列表中查找匹配的flash芯片的型号。

[0018] 本发明实施例的另一方面，还提供了一种使SPI主控兼容flash芯片的装置，该装置包括：

[0019] 擦写指令接收模块，擦写指令接收模块配置为响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小；

[0020] 开辟异常判断模块，开辟异常判断模块配置为响应于通过寄存器确定在BMC芯片开辟的内存空间大小为0，读取内核代码中flash芯片的大小，并通过设备树判断flash芯片的大小是否小于BMC芯片的最小开辟的内存空间的大小；

[0021] 设备树开辟模块，设备树开辟模块配置为响应于flash芯片的大小小于BMC芯片的最小开辟的内存空间的大小，通过设备树使BMC芯片开辟最小开辟的内存空间；

[0022] 映射擦写模块，映射擦写模块配置为将flash芯片映射到内存空间中，使SPI主控的驱动加载flash芯片的相关功能，并由BMC芯片通过内存映射完成对flash芯片的擦写。

[0023] 在本发明的使SPI主控兼容flash芯片的装置的一些实施方式中，擦写指令接收模块还配置为：

[0024] 通过flash芯片的大小以及BMC芯片的最小开辟的内存空间的大小计算寄存器的标志位的结束位与起始位的差值，通过寄存器的标志位的结束位与起始位的差值确定开辟的内存空间的大小。

[0025] 在本发明的使SPI主控兼容flash芯片的装置的一些实施方式中，装置还包括：

[0026] 错误判断模块，错误判断模块配置为响应于通过设备树判断flash芯片的大小不小于BMC芯片的最小开辟的内存空间的大小，输出错误报告。

[0027] 本发明实施例的另一方面，还提供了一种计算机设备，该计算机设备包括：

[0028] 至少一个处理器；以及

[0029] 存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的使SPI主控兼容flash芯片的方法。

[0030] 本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其特征在于，计算机程序被处理器执行时执行前述的使SPI主控兼容flash芯片的方法。

[0031] 本发明至少具有以下有益技术效果：本发明在SPI主控加入了flash芯片大小的判定机制，令SPI主控的驱动可以适配更多类型的flash芯片，加强了驱动的适应性，从而增加了系统工程师选料时的选择，有利于降低成本。

附图说明

[0032] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

[0033] 图1示出了根据本发明的使SPI主控兼容flash芯片的方法的实施例的通过BMC芯片对flash芯片烧写的实施例的示意图；

[0034] 图2示出了根据本发明的使SPI主控兼容flash芯片的方法的实施例的示意性框图；

[0035] 图3示出了根据本发明的使SPI主控兼容flash芯片的方法的实施例的流程图。

具体实施方式

[0036] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

[0037] 需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”和“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

[0038] 基于上述目的，本发明实施例的第一个方面，提出了一种使SPI主控兼容flash芯片的方法的实施例。图1示出的是根据本发明的使SPI主控兼容flash芯片的方法的实施例的示意性框图。如图1所示的实施例中，该方法至少包括如下步骤：

[0039] S100、响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小；

[0040] S200、响应于通过寄存器确定在BMC芯片开辟的内存空间大小为0，读取内核代码中flash芯片的大小，并通过设备树判断flash芯片的大小是否小于BMC芯片的最小开辟的内存空间的大小；

[0041] S300、响应于flash芯片的大小小于BMC芯片的最小开辟的内存空间的大小，通过设备树使BMC芯片开辟最小开辟的内存空间；

[0042] S400、将flash芯片映射到内存空间中，使SPI主控的驱动加载flash芯片的相关功能，并由BMC芯片通过内存映射完成对flash芯片的擦写。

[0043] 在本发明的一些实施例中，在服务器的应用场景中，经常需要BMC芯片对各种flash芯片进行内容的擦写，而flash芯片的类型是多种多样的，大小不一。对于BMC芯片来说，flash芯片是被映射到BMC芯片的内存中进行工作的，所以对flash芯片的擦写，一般是BMC芯片先将需要擦写的内容存放在内存中，然后使用内存映射完成对flash芯片的擦写。图1示出的是根据本发明的使SPI主控兼容flash芯片的方法的实施例的通过BMC芯片对flash芯片烧写的实施例的示意图，如图1所示，从擦写的过程来看，内存需要开辟32M的空间映射flash芯片，才可以完成对flash芯片的擦写。在此场景中，主控芯片是BMC芯片，BMC芯片中会有对应寄存器来决定要开辟多大的内存空间映射flash芯片。在本发明的一些实施例中，BMC芯片的flash芯片大小寄存器配置使用的是差值配置法，即(end‑start)*N决定要开辟的内存空间的大小，其中end是寄存器的标志位的结束位，start是寄存器的标志位的起始位。这个N决定了BMC芯片可以支持的最小flash芯片的大小，即最小开辟的内存空间的大小为N。这个配置过程需要内核驱动文件和设备树的配合，图3示出的是根据本发明的使SPI主控兼容flash芯片的方法的实施例的流程图，如图3所示，一个32M大小的flash芯片在BMC芯片中加载，最终在内存中开辟了一段32M的内存空间。需要注意的是，当BMC芯片无法开辟这个flash芯片的内存空间，从而无法擦写这个flash芯片。在这种情况下，将会读取内核代码中flash芯片的大小设定，并判断该flash芯片的内存大小是否小于N值，如果小于N，则强制(end‑start)的值设为1，令驱动可以正常加载flash芯片的相关功能，加强了BMC芯片对更多类型flash芯片的适应性，这个判断会在设备树中进行配置。

[0044] 在本发明的一些其他的实施例中，对于类似的情况，该方法都可以适用，但具体驱动代码的撰写以及设备树的设置则需要根据具体主控芯片的规格来具体设定。

[0045] 根据本发明的使SPI主控兼容flash芯片的方法的一些实施方式，响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小还包括：

[0046] 通过flash芯片的大小以及BMC芯片的最小开辟的内存空间的大小计算寄存器的标志位的结束位与起始位的差值，通过寄存器的标志位的结束位与起始位的差值确定开辟的内存空间的大小。

[0047] 在本发明的一些实施例中，在本发明的一些实施例中，BMC芯片的flash芯片大小寄存器配置使用的是差值配置法，即(end‑start)*N决定要开辟的内存空间的大小，其中end是寄存器的标志位的结束位，start是寄存器的标志位的起始位。这个N决定了BMC芯片可以支持的最小flash芯片的大小，即最小开辟的内存空间的大小为N。例如，N＝8M，flash为32M，则(end‑start)的值将会被配置为4。

[0048] 根据本发明的使SPI主控兼容flash芯片的方法的一些实施方式，方法还包括：

[0049] 响应于flash芯片的大小小于BMC芯片的最小开辟的内存空间的大小，则寄存器的标志位的结束位与起始位的差值计算为0，根据寄存器的标志位的结束位与起始位的差值为0确定在BMC芯片开辟的内存空间大小为0。

[0050] 在本发明的一些实施例中，当某个flash芯片小于8M时，内核代码也会将该flash芯片设为小于8M的大小，BMC芯片会因为flash芯片的容量小于8M，将(end‑start)的值设为0，这将会导致BMC芯片无法开辟这个flash芯片的内存空间，从而无法擦写这个flash芯片。

[0051] 根据本发明的使SPI主控兼容flash芯片的方法的一些实施方式，方法还包括：

[0052] 响应于通过设备树判断flash芯片的大小不小于BMC芯片的最小开辟的内存空间的大小，输出错误报告。

[0053] 在本发明的一些实施例中，如果设备树中有这个判断配置项，则驱动会通过设备树对flash芯片的大小和BMC芯片的最小开辟的内存空间的大小进行比对，如若判断flash芯片的大小不小于BMC芯片的最小开辟的内存空间的大小，会输出(end‑start)的值为0的相关错误报告。

[0054] 根据本发明的使SPI主控兼容flash芯片的方法的一些实施方式，方法还包括：

[0055] 根据内核代码将支持的flash芯片的型号注册进设备列表中，查找设备树中的flash芯片的配置信息，根据配置信息在设备列表中查找匹配的flash芯片的型号。

[0056] 在本发明的一些实施例中，图3示出了根据本发明的使SPI主控兼容flash芯片的方法的实施例的流程图，如图3所示，BMC芯片收到对flash芯片进行擦写的指令后，配置过程需要内核驱动文件和设备树的配合，需要从内核代码中将SPI_flash(flash芯片的内核代码形式，表示flash芯片)的型号注册进device(设备)列表，查找设备树的SPI_flash配置，从device列表中匹配SPI_flash的型号，并判断匹配是否成功。

[0057] 本发明实施例的另一方面，提出了一种使SPI主控兼容flash芯片的装置的实施例。该装置包括：

[0058] 擦写指令接收模块，擦写指令接收模块配置为响应于BMC芯片收到对flash芯片进行擦写的指令，通过寄存器确定在BMC芯片中开辟的内存空间的大小；

[0059] 开辟异常判断模块，开辟异常判断模块配置为响应于通过寄存器确定在BMC芯片开辟的内存空间大小为0，读取内核代码中flash芯片的大小，并通过设备树判断flash芯片的大小是否小于BMC芯片的最小开辟的内存空间的大小；

[0060] 设备树开辟模块，设备树开辟模块配置为响应于flash芯片的大小小于BMC芯片的最小开辟的内存空间的大小，通过设备树使BMC芯片开辟最小开辟的内存空间；

[0061] 映射擦写模块，映射擦写模块配置为将flash芯片映射到内存空间中，使SPI主控的驱动加载flash芯片的相关功能，并由BMC芯片通过内存映射完成对flash芯片的擦写。

[0062] 根据本发明的使SPI主控兼容flash芯片的装置的一些实施方式，擦写指令接收模块还配置为：

[0063] 通过flash芯片的大小以及BMC芯片的最小开辟的内存空间的大小计算寄存器的标志位的结束位与起始位的差值，通过寄存器的标志位的结束位与起始位的差值确定开辟的内存空间的大小。

[0064] 根据本发明的使SPI主控兼容flash芯片的装置的一些实施方式，装置还包括：

[0065] 错误判断模块，错误判断模块配置为响应于通过设备树判断flash芯片的大小不小于BMC芯片的最小开辟的内存空间的大小，输出错误报告。

[0066] 基于上述目的，本发明实施例的另一方面，还提出了一种计算机设备，该计算机设备包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的使SPI主控兼容flash芯片的方法。

[0067] 本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其特征在于，计算机程序被处理器执行时执行前述的使SPI主控兼容flash芯片的方法。

[0068] 同样地，本领域技术人员应当理解，以上针对根据本发明的使SPI主控兼容flash芯片的方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的装置、计算机设备和介质。为了本公开的简洁起见，在此不再重复阐述。

[0069] 需要特别指出的是，上述使SPI主控兼容flash芯片的方法、装置、设备和介质的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于使SPI主控兼容flash芯片的方法、装置、设备和介质也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。

[0070] 最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，使SPI主控兼容flash芯片的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

[0071] 此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。

[0072] 此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

[0073] 此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

[0074] 本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

[0075] 结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

[0076] 结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD‑ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

[0077] 在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD‑ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

[0078] 以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

[0079] 应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

[0080] 上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

[0081] 本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

[0082] 所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。