结型栅-漏功率器件转让专利
申请号 : CN202010735308.6
文献号 : CN111863950B
文献日 : 2021-08-20
发明人 : 毛维 , 高北鸾 , 杨翠 , 马佩军 , 张金风 , 郑雪峰 , 王冲 , 张进成 , 马晓华 , 郝跃
申请人 : 西安电子科技大学
摘要 :
权利要求 :
1.一种结型栅‑漏功率器件,自下而上包括:衬底(1)、过渡层(2)、势垒层(3)和钝化层(16);势垒层(3)内部刻有栅槽(4)和漏槽(5),其侧面刻有台面(14),栅槽(4)上部设有栅柱(7);栅柱(7)的上部淀积有栅极(15),其左侧淀积有源极(11),其特征在于:所述栅柱(7)由栅槽(4)内的P型层(6)和栅槽(4)上部的P型层(6)组成,且P型层(6)的下端完全填充在栅槽(4)内,该栅柱(7)内部注入有N型排柱(9);
所述漏槽(5)的上部设有N型漏柱(8),其右侧淀积有欧姆接触(12);
所述N型漏柱(8)内部注入有P型排柱(10),该P型排柱由w个等间隔且大小相同的长方形P柱组成,w>0;
所述N型漏柱(8)和欧姆接触(12)的上部共同淀积有漏极(13),N型漏柱(8)、欧姆接触(12)和漏极(13)彼此电气连接,N型漏柱(8)的下端完全填充在漏槽(5)内;
所述N型排柱(9)包括m个等间距且大小相同的长方形N柱,m>0,每一个长方形N柱是由‑ +
下部的长方形N柱(91)和上部的长方形N柱(92)组成;
所述势垒层(3),其内部在位于栅柱(7)左侧和N型漏柱(8)右侧的位置处均刻蚀有阵列孔(19);
+
所述栅极(15),其下边缘与所有N柱(92)的上边缘均有重合;
所述钝化层(16),其上部在栅柱(7)和N型漏柱(8)之间的区域刻蚀有2n+1个大小相同的凹槽;凹槽上设有复合板(17),n≥1;
所述复合板(17),由左调制板、右调制板和2n‑1个大小相同的独立金属块构成,且下端完全填充在2n+1个凹槽内,该左调制板与源极(11)电气连接,右调制板与漏极(13)电气连接,各独立金属块彼此悬空,左调制板与栅极(15)在水平方向上交叠,右调制板与漏极(13)在水平方向上交叠,左调制板和右调制板以第n个独立金属块为中心呈左右对称分布;该复合板(17)和钝化层(16)的外围均设有保护层(18)。
2.根据权利要求1所述的器件,其特征在于栅槽(4)的长度a1大于等于2nm,其深度z1小于势垒层(3)的厚度,且z1>0。
3.根据权利要求1所述的器件,其特征在于漏槽(5)的长度a2大于等于2nm,深度为z2,z2>0。
4.根据权利要求1所述的器件,其特征在于:所述栅柱(7),其长度大于等于4nm,其左边缘与栅槽(4)左边缘的间距为q1,其右边缘与栅槽(4)右边缘的间距为q2,且q1=q2,栅极(15)的长度等于栅柱(7)的长度。
16
5.根据权利要求1所述的器件,其特征在于N型漏柱(8)的掺杂浓度为1×10 ~5×
20 ‑3
10 cm ,其下端完全填充在漏槽(5)内,且位于势垒层(3)以上的厚度h1为10~1200nm。
6.根据权利要求1所述的器件,其特征在于P型排柱(10)的深度为u1,漏槽(5)的深度为z2,N型漏柱(8)位于漏槽(5)以上的厚度为h1,u1
7.根据权利要求1所述的器件,其特征在于P型排柱(10)中的每个长方形P柱的宽度为O1,相邻两个长方形P柱的间距为O2,第一个长方形P柱的左边缘与N型漏柱(8)的左边缘重合,第w个长方形P柱与N型漏柱(8)的右边缘间距为O3,漏槽(5)的长度为a2,O1=O2=O3,且满足(2w)×(O1)=a2。
16
8.根据权利要求7所述的器件,其特征在于P型排柱(10)的掺杂浓度为1×10 ~5×
20 ‑3
10 cm ,其掺杂浓度小于等于N型漏柱(8)的掺杂浓度。
9.根据权利要求1所述的器件,其特征在于:‑ + +
所述栅柱(7)中,N 柱(91)与N 柱(92)的宽度相同,该宽度为x1,相邻两个N 柱(92)的间+ +
距为x2,第一个N 柱(92)的左边缘与栅柱(7)的左边缘重合,第m个N柱(92)与栅柱(7)的右边缘间距为x3,栅槽(4)的长度为a1,栅柱(7)左边缘与栅槽(4)左边缘的间距为q1,其右边缘与栅槽(4)右边缘的间距为q2,x1=x2=x3,且满足(2m)×x1=q1+a1+q2。
‑ +
10.根据权利要求9所述的器件,其特征在于所述N 柱(91)的深度为y1,N 柱(92)的深度为y2,P型层(6)的厚度为h2为20~1000nm,y1>0,y2>0,且y1+y2
11.根据权利要求9所述的器件,其特征在于:
16 20 ‑3 + 18
所述P型层(6)的掺杂浓度为5×10 ~5×10 cm ,N 柱(92)的掺杂浓度为1×10 ~5
20 ‑3 ‑ 11 18 ‑3 ‑ +×10 cm ,N柱(91)的掺杂浓度为1×10 ~1×10 cm ,且N柱(91)的掺杂浓度均小于N柱(92)的掺杂浓度和P型层(6)的掺杂浓度。
12.根据权利要求1所述的器件,其特征在于:所述阵列孔(19),由f×g个大小相同的孔组成,f>1,g>1,每个孔由上部的长方体孔柱(191)和下部的四棱锥(192)构成,相邻两个孔的间距k3为0.5~3μm,最外围孔与源极(11)或欧姆接触(12)的边界间距k1为1~4μm;
所述孔柱(191)的上表面和下表面均为正方形,该正方形的边长k2为0.5~2μm,孔柱(191)深度r为2~20nm,且孔柱(191)的下表面与四棱锥(192)的上表面重合;
所述四棱锥(192)的深度e为1~35nm,且四个侧面均相同。
13.根据权利要求1所述的器件,其特征在于源极(11)和欧姆接触(12)的长度均为LO,宽度均为WO,漏槽(5)的长度为a2,漏极(13)的长度为a2+LO,宽度为WO。
14.根据权利要求1所述的器件,其特征在于,所述漏极(13)采用多层金属组合,且最下层金属的功函数大于5eV,该最下层金属与P型排柱(10)中每个长方形P柱接触形成的势垒高度小于其与N型漏柱(8)接触形成的势垒高度。
15.根据权利要求1所述的器件,其特征在于,所述栅极(15)采用多层金属组合,且下层金属的功函数小于5eV,该下层金属与N型排柱(9)中每个长方形N柱接触形成的势垒高度小于其与P型层(6)接触形成的势垒高度。
16.根据权利要求1所述的器件,其特征在于,钝化层(16)上的各凹槽大小相同,每个凹槽的深度d均大于0μm,且小于钝化层(16)的厚度,每个凹槽的宽度a3为0.1~4μm。
17.根据权利要求1所述的器件,其特征在于,以第n个独立金属块为对称轴,在对称轴左侧,左调制板与其第一个独立金属块的间距为S1,第一个独立金属块与第二个独立金属块的间距为S2,以此类推,第n‑1个独立金属块与第n个独立金属块的间距为Sn,S1
18.根据权利要求1所述的器件,其特征在于,左调制板、右调制板和每个独立金属块的厚度均相同,每个独立金属块的长度t均为0.5~5μm,左调制板右边缘与栅柱(7)右边缘之间的距离等于右调制板左边缘与N型漏柱(8)左边缘之间的距离,该距离为L。
19.根据权利要求1所述的器件,其特征在于,以第n+1个凹槽为对称轴,在对称轴左侧,栅柱(7)与第一个凹槽的间距为b1,且0μm
1。
20.一种制作结型栅‑漏功率器件的方法,其特征在于,包括如下步骤:A)在衬底(1)上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料,形成厚度为1~10μm的过渡层(2);
B)在过渡层(2)上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料,形成厚度为4~60nm的势垒层(3);
C)制作栅槽(4)和漏槽(5):
C1)在势垒层(3)上第一次制作掩膜,利用该掩膜在势垒层(3)内进行刻蚀,形成栅槽(4),该栅槽(4)的深度小于势垒层(3)的厚度;
C2)在势垒层(3)和栅槽(4)上第二次制作掩膜,利用该掩膜在势垒层(3)内进行刻蚀,形成漏槽(5);
D)在势垒层(3)上采用分子束外延技术外延P型GaN半导体材料,并填充栅槽(4)和漏槽
16 20 ‑3
(5),形成厚度h2为20~1000nm、掺杂浓度为5×10 ~5×10 cm 的P型层(6);
E)制作栅柱(7)和N型漏柱(8):E1)在P型层(6)上第三次制作掩膜,利用该掩膜在P型层(6)的两侧进行刻蚀,漏槽(5)外刻蚀至势垒层(3)的上表面为止,漏槽(5)内刻蚀至其底部,形成长度大于等于4nm的栅柱(7);
E2)在势垒层(3)和栅柱(7)上第四次制作掩膜,利用该掩膜在漏槽(5)内使用选择性外延生长技术外延N型GaN半导体材料,形成厚度h1为10~1200nm、长度大于等于2nm的N型漏柱(8);
F)制作N型排柱(9)和P型排柱(10):F1)在势垒层(3)、栅柱(7)和N型漏柱(8)上第五次制作掩膜,利用该掩膜在P型层(6)内‑
部使用离子注入技术注入N型杂质,形成m个等间距且大小相同的N柱(91);
F2)继续利用F1)中的掩膜,再次使用离子注入技术注入N型杂质,形成m个等间距且大+ + ‑
小相同的N柱(92),该m个N柱(92)与m个N柱(91)共同形成N型排柱(9);
F3)在势垒层(3)、栅柱(7)和N型漏柱(8)上第六次制作掩膜,利用该掩膜在N型漏柱(8)内部使用离子注入技术注入P型杂质,形成w个等间距且大小相同的长方形P柱,这w个长方形P柱形成P型排柱(10)
G)制作阵列孔(19):
G1)在势垒层(3)、栅柱(7)、N型漏柱(8)的上部第七次制作掩膜,利用该掩膜在左右两边的势垒层进行刻蚀,形成f×g个大小相同长方体孔柱(191);
G2)在势垒层(3)、栅柱(7)、N型漏柱(8)的上部第八次制作掩膜,利用该掩膜在G1)形成的f×g个大小相同长方体孔柱(191)内进行刻蚀,形成孔柱(191)下部的四棱锥(192),该f×g个大小相同长方体孔柱(191)与其下部的四棱锥(192)共同构成阵列孔(19);
H)制作源极(11)和漏极(13):H1)在势垒层(3)、栅柱(7)、N型漏柱(8)的上部第九次制作掩膜,利用该掩膜在左右两边的势垒层(3)上采用电子束蒸发技术淀积金属,且完全填充阵列孔(19),该金属采用Gd、Zr或Ta;
H2)继续利用H1)中的掩膜,再次采用电子束蒸发技术淀积金属,并在N2气氛中进行快速热退火,该金属采用Ti/Al/Ni/Au、Ti/Al/Mo/Au或Ti/Al/Ti/Au中的一种,形成源极(11)与欧姆接触(12);
H3)在势垒层(3)、栅柱(7)、N型漏柱(8)、源极(11)和欧姆接触(12)的上部第十次制作掩膜,再次采用电子束蒸发技术淀积金属,该金属采用多层金属组合,且最下层金属的功函数大于5eV,该最下层金属与P型排柱(10)中每个长方形P柱接触形成的势垒高度小于其与N型漏柱(8)接触形成的势垒高度,形成漏极(13),N型漏柱(8)、欧姆接触(12)和漏极(13)彼此电气连接;
I)在势垒层(3)、栅柱(7)、源极(11)、漏极(13)上第十一次制作掩膜,利用该掩膜在源极(11)左侧与漏极(13)右侧的势垒层(3)上进行刻蚀,且刻蚀区深度大于势垒层厚度,形成台面(14);
J)在势垒层(3)、栅柱(7)、源极(11)、漏极(13)、台面(14)的上部第十二次制作掩膜,利用该掩膜在栅柱(7)的上部采用电子束蒸发技术淀积多层金属组合,且下层金属的功函数小于5eV,该下层金属与N型排柱(9)中每个长方形N柱接触形成的势垒高度小于其与P型层(6)接触形成的势垒高度,制作栅极(15),栅极(15)的长度等于栅柱(7)的长度;
K)在栅柱(7)、源极(11)、漏极(13)、栅极(15)的上部及其外围区域,采用等离子体增强化学气相淀积技术淀积厚度大于等于100nm的钝化层(16);
L)在钝化层(16)上第十三次制作掩膜,利用该掩膜在栅柱(7)与N型漏柱(8)之间的钝化层(16)上刻蚀2n+1个大小相同的凹槽,n≥1;
M)在钝化层(16)和凹槽的上部第十四次制作掩膜,利用该掩膜在钝化层(16)的上部及凹槽内采用电子束蒸发技术淀积金属,且金属下端完全填充在凹槽内,依次制作左调制板、
2n‑1个独立金属块、右调制板,n≥1,且左调制板与源极(11)电气连接,右调制板与漏极(13)电气连接,各独立金属块彼此悬空,左调制板与栅极(15)在水平方向上交叠,右调制板与漏极(13)在水平方向上交叠,左调制板和右调制板以第n个独立金属块为中心呈左右对称分布,形成复合板(17);
N)在钝化层(16)和复合板(17)的外围区域,利用绝缘介质材料采用等离子体增强化学气相淀积技术淀积保护层(18),完成整个器件的制作。
21.根据权利要求20所述的方法,其特征在于:‑10
所述分子束外延技术,其工艺条件为:真空度小于等于1.0×10 mbar,射频功率为
400W,反应剂采用N2、高纯Ga源;
‑3
所述电子束蒸发技术,其工艺条件为:真空度小于1.8×10 Pa,功率为200~1000W,蒸发速率小于
所述等离子体增强化学气相淀积技术,其工艺条件为N2O流量为850sccm,SiH4流量为
200sccm,温度为250℃,RF功率为20~100W,压力为1100mT。
说明书 :
结型栅‑漏功率器件
技术领域
技术背景
率开关器件的性能和可靠性对整个电力电子系统的各项技术指标和性能有着决定性影响。
当前,Si基功率开关器件性能已经趋近其理论极限,不能满足下一代电力电子系统高温、高
压、高频、高效和高功率密度的要求。而以GaN为代表的第三代宽禁带半导体材料,具有禁带
宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定的特点,在制备具有更低导
通电阻、更快开关速度、更高击穿电压的功率开关器件方面,已展现出独特的优势。特别是
基于GaN基异质结结构的高电子迁移率器件晶体管,即GaN基高电子迁移率晶体管HEMT功率
开关器件,以其优异的功率特性,在国民经济与军事领域具有广阔和特殊的应用前景。
上面右侧淀积有漏极,源极和漏极之间的势垒层上面外延有P型层,P型层上淀积有栅极,保
护层完全覆盖势垒层、P型层、源极、漏极和栅极以上的区域,如图1所示。
会导致器件阈值电压的降低,参见On the physical operation and optimization of
the p‑GaN gate in normally‑off GaN HEMT devices,Applied Physics Letters,
Vol.110,No.12,pp.1‑5,2017。此外,在传统GaN基HEMT功率开关器件中,由于器件栅极靠近
漏极附近通常会形成极高电场峰,进而导致器件在施加正漏极电压时,即正向关态时,器件
正向击穿电压远低于理论预期值,且存在电流崩塌、逆压电效应等可靠性问题,严重制约其
实际应用。为了解决上述实际问题,研究者们提出了众多方法,而多层场板结构是其中效果
最为显著的一种,参见A 130‑W Boost Converter Operation Using a High‑Voltage
GaN‑HEMT,IEEE Electron Device Letters,Vol.29,No.1,pp.8‑10,2008。
负的漏极击穿电压,即反向击穿电压。由于传统GaN基HEMT功率开关器件的漏极为欧姆接
触,不能施加反向电压。研究者提出了一种采用肖特基漏极的功率开关器件,参见AlGaN/
GaN HEMT With Integrated Recessed Schottky‑Drain Protection Diode,IEEE
Electron Device Letters,Vol.30,No.9,pp.901‑903,2009。然而,肖特基漏极在提高器件
反向阻断特性方面的能力十分有限,因此为了进一步提高功率开关器件的反向阻断能力,
研究者们提出了一种基于源场板和漏场板的功率开关器件,以兼顾器件的正向和反向阻断
能力,参见Design optimization of high breakdown voltage AlGaN‑GaN power HEMT
on an insulating substrate for RONA‑VB tradeoff characteristics,IEEE
Transactions on Electron Devices,Vol.52,No.1,pp.106‑111,2005。此外,将双层场板
结构与基于源场板和漏场板的功率开关器件相结合,也就是采用双层场板结构的源场板和
双层场板结构的漏场板而构成源‑漏复合双层场板功率开关器件,可以实现器件正向和反
向击穿电压的进一步提升。但是,源‑漏复合双层场板功率开关器件的工艺复杂,制造成本
更高,每一层场板的制作都需要光刻、淀积金属、淀积钝化介质等工艺步骤。而且要优化各
层场板下介质材料厚度以实现击穿电压最大化,必须进行繁琐的工艺调试和优化,因此大
大增加了器件制造的难度,降低了器件的成品率。
发明内容
提高器件的可靠性。
有栅极15,其左侧淀积有源极11,其特征在于:
由下部的长方形N柱91和上部的长方形N柱92组成;
各独立金属块彼此悬空,左调制板与栅极15在水平方向上交叠,右调制板与漏极13在水平
方向上交叠,左调制板和右调制板以第n个独立金属块为中心呈左右对称分布;该复合板17
和钝化层16的外围均设有保护层18。
的右边缘间距为O3,漏槽5的长度为a2,O1=O2=O3,且满足(2w)×(O1)=a2。
的间距为x2,第一个N柱92的左边缘与栅柱7的左边缘重合,第m个N 柱92与栅柱7的右边缘
间距为x3,栅槽4的长度为a1,栅柱7左边缘与栅槽4左边缘的间距为q1,其右边缘与栅槽4右
边缘的间距为q2,x1=x2=x3,且满足(2m)×x1=q1+a1+q2。
10 ~5×10 cm ,N柱91的掺杂浓度为1×10 ~1×10 cm ,且N柱91的掺杂浓度均小于N
+
柱92的掺杂浓度和P型层6的掺杂浓度。
11或欧姆接触12的边界间距k1为1~4μm;孔柱191的上表面和下表面均为正方形,该正方形
的边长k2为0.5~2μm,孔柱101深度r为2~20nm,且孔柱191的下表面与四棱锥192的上表面
重合;四棱锥192的深度e为1~35nm,且四个侧面均相同。
势垒高度。
高度。
类推,第n‑1个独立金属块与第n个独立金属块的间距为Sn,S1
以此类推,第n‑1个独立金属块与第n个独立金属块的间距为Un,U1
与N型漏柱8左边缘之间的距离,该距离为L。
5,形成厚度h2为20~1000nm、掺杂浓度为5×10 ~5×10 cm 的P型层6;
8;
用离子注入技术注入N型杂质,形成m个等间距且大小相同的N柱91;
且大小相同的N柱92,该m个N柱92与m个N柱91共同形成N型排柱9;
形成P型排柱10;
相同长方体孔柱191与其下部的四棱锥192共同构成阵列孔19;
11与欧姆接触12;
5eV,该最下层金属与P型排柱10中每个长方形P柱接触形成的势垒高度小于其与N型漏柱8
接触形成的势垒高度,形成漏极13,N型漏柱8、欧姆接触12和漏极13彼此电气连接;
5eV,该最下层金属与N型排柱9中每个长方形N柱接触形成的势垒高度小于其与P型层6接触
形成的势垒高度,制作栅极15,栅极15的长度等于栅柱7的长度;
2n‑1个独立金属块、右调制板,n≥1,且左调制板与源极11电气连接,右调制板与漏极13电
气连接,各独立金属块彼此悬空,左调制板与栅极15在水平方向上交叠,右调制板与漏极13
在水平方向上交叠,左调制板和右调制板以第n个独立金属块为中心呈左右对称分布,形成
复合板17;
为正向偏置时,N型排柱9中每个长方形N柱与其右侧相邻P型层6所形成的PN结均处于反向
偏置状态,而且N型排柱9中每个长方形N柱与其下部P型层6所形成的PIN结也均处于反向偏
置状态,这些反向偏置的PN结和PIN结均会形成高阻空间电荷区,从而可分担绝大部分的栅
+ ‑
极电压,且通过调节N型排柱9中N柱92的掺杂浓度和深度、N柱91的掺杂浓度和深度,N型排
柱9中的长方形N柱的个数、P型层6的掺杂浓度和厚度这些参数,可实现器件阈值电压的持
续增加。因此,本发明器件可显著提高器件的阈值电压。
对位置关系,可有效调制每个孔内金属与势垒层接触的电气特性,从而有效减小器件源极
和漏极的欧姆接触电阻。
度,在器件反向阻断时,即栅极偏置在0V,漏极施加小于源极电势的低电势时,P型排柱中每
个长方形P柱与其临近的N型半导体之间均会形成反向偏置的PN结,这些PN结的高阻空间电
荷区会分担绝大部分的漏极电压,从而确保器件可实现高反向击穿电压;在器件正向导通
时,即栅极偏置电压大于阈值电压,漏极施加大于源极电势的高电势时,P型排柱中每个长
方形P柱与其临近的N型半导体之间所形成的PN结均处于正向偏置状态,导致大量空穴从N
型漏柱注入器件,从而可显著提升器件的输出电流。
源极电势的高电势时,可使势垒层内电势从栅柱7向N型漏柱8缓变增加,而在器件反向阻断
时,即栅极偏置在0V,漏极施加小于源极电势的低电势时,可使势垒层内电势从N型漏柱8向
栅柱7缓变增加。因此,在器件正向阻断或反向阻断时,这种复合板结构均可使栅柱7与N型
漏柱8之间势垒层内实现近似均匀的电场分布,充分发挥栅柱7与N型漏柱8之间势垒层的耐
压能力,显著提升器件的正向击穿电压和反向击穿电压。
附图说明
具体实施方式
面14、栅极15、钝化层16、复合板17、保护层18和阵列孔19。其中:
与栅槽4右边缘的间距为q2,且q1=q2,其内部注入有N型排柱9,如图3;
由w个等间隔且大小相同的长方形P柱组成,w>0,如图4;
的宽度为O1,相邻两个长方形P柱的间距为O2,第一个长方形P柱的左边缘与N型漏柱8的左边
缘重合,第w个长方形P柱与N型漏柱8的右边缘间距为O3,漏槽5的长度为a2,O1=O2=O3,且满
16 20 ‑3
足(2w)×(O1)=a2;P型排柱10的掺杂浓度为1×10 ~5×10 cm ,其掺杂浓度小于等于N型
漏柱8的掺杂浓度;
N柱92的左边缘与栅柱7的左边缘重合,第m个N柱92与栅柱7的右边缘间距为x3,栅槽4的长
度为a1,栅柱7左边缘与栅槽4左边缘的间距为q1,其右边缘与栅槽4右边缘的间距为q2,x1=
‑ +
x2=x3,且满足(2m)×x1=q1+a1+q2;N柱91的深度为y1,N柱92的深度为y2,P型层6位于势垒
16
层3以上的厚度h2为20~1000nm,y1>0,y2>0,且y1+y2
20 ‑3 + 18 20 ‑3 ‑ 11
10 cm ,N 柱92的掺杂浓度为1×10 ~5×10 cm ,N 柱91的掺杂浓度为1×10 ~1×
18 ‑3 ‑ +
10 cm ,且N柱91的掺杂浓度均小于N柱92的掺杂浓度和P型层6的掺杂浓度;
漏极13,漏极13的长度为a2+LO,宽度为WO,N型漏柱8、欧姆接触12与漏极13彼此电气连接;
小于其与P型层6接触形成的势垒高度;
意一种或其它绝缘介质材料;
漏柱8以第n+1个凹槽为对称轴,在对称轴左侧,栅柱7与第一个凹槽的间距为b1,且0μm
cn,且c1
制板与漏极13电气连接,各独立金属块彼此悬空;左调制板与栅极15在水平方向上交叠,右
调制板与漏极13在水平方向上交叠;左调制板和右调制板以第n个独立金属块为中心呈左
右对称分布,n≥1。以第n个独立金属块为对称轴,在对称轴左侧,左调制板与其第一个独立
金属块的间距为S1,第一个独立金属块与第二个独立金属块的间距为S2,以此类推,第n‑1个
独立金属块与第n个独立金属块的间距为Sn,S1
n‑1个独立金属块与第n个独立金属块的间距为Un,U1
为0.5~5μm,左调制板右边缘与栅柱7右边缘之间的距离等于右调制板左边缘与N型漏柱8
左边缘之间的距离,该距离为L。
×10 cm ,栅柱7的长度为4nm,N型漏柱8的掺杂浓度为5×10 cm ,其位于势垒层3以上的
20 ‑3
厚度h1为10nm,P型排柱10的深度为u1为7nm、掺杂浓度为5×10 cm ,长方形P柱的数目w为1
‑ 18 ‑3 +
个,N 柱91深度y1为10nm、掺杂浓度为1×10 cm ,N 柱92的深度y2为8nm、掺杂浓度为5×
20 ‑3
10 cm ,长方形N柱的数目m为1个,阵列孔19由2×2个大小相同的孔组成,凹槽的数目为3
个、独立金属块的数目为1个的结型栅‑漏功率器件。
4400sccm,镓源流量为22μmol/min;
4400sccm,氨气流量为4400sccm,镓源流量为120μmol/min。
4400sccm,氨气流量为4400sccm,镓源流量为35μmol/min,铝源流量为7μmol/min。
4nm的栅柱7,栅柱7左边缘与栅槽4左边缘的间距q1为1nm,其右边缘与栅槽4右边缘的间距q2
为1nm,刻蚀采用的工艺条件是:Cl2流量为15sccm,压强为10mTorr,功率为100W。
20 ‑3
杂浓度为5×10 cm 的N型漏柱8,选择性外延采用的工艺条件是:真空度小于等于1.0×10
‑10
mbar,射频功率为400W,反应剂采用N2、高纯Ga源。
术在P型层6内掺入浓度为1×10 cm 的N型杂质,形成深度y1+y2为18nm、宽度为2nm的1个N
柱91,离子注入采用的工艺条件是:注入N型杂质为Si。
的N型杂质,形成深度y2为8nm、宽度为2nm的1个N柱92,这1个N柱92与1个N柱91共同形成N
型排柱9,离子注入采用的工艺条件是:注入N型杂质为Si。
术在N型漏柱8内掺入浓度为5×10 cm 的P型杂质,形成深度u1为7nm,宽度为1nm的1个长方
形P柱,该长方形P柱形成P型排柱10,离子注入采用的工艺条件是:注入P型杂质为Mg。
外围孔与源极11或欧姆接触12的边界间距k1为1μm;利用该掩膜采用反应离子刻蚀技术在
Al0.3Ga0.7N势垒层3上刻蚀制作2×2个长方体孔柱191,其中每个孔柱191的深度r均为2nm。
同的四棱锥192,该2×2个大小相同的长方体孔柱191与其下部的四棱锥192共同构成阵列
孔19。这些四棱锥的上表面与孔柱191的下表面重合,四棱锥191的深度e为1nm,且四个侧面
均相同,Al0.3Ga0.7N势垒层3刻蚀后的厚度为1nm。
自下而上分别为Ti、Al、Ni和Au,其厚度为0.018μm/0.135μm/0.046μm/0.052μm。
0.135μm/0.046μm/0.052μm,形成漏极13,N型漏柱8、欧姆接触12和漏极13彼此电气连接。
80nm。
膜在栅柱7上使用电子束蒸发技术淀积金属,制作栅极15,栅极15的下边缘与所有N柱92的
上边缘均有重合,其长度等于栅柱7的长度,其中所淀积的金属为Gd/Au金属组合,即下层为
Gd、上层为Au,其厚度为0.045μm/0.20μm。
a3为0.1μm,深度d为50nm。栅柱7与N型漏柱8以第2个凹槽为对称轴,在对称轴左侧,栅柱7与
第一个凹槽的间距b1为0.5μm,第一个凹槽与第二个凹槽的间距c1为0.5μm;在对称轴右侧,N
型漏柱8与第1个凹槽的间距b2为0.5μm,第1个凹槽与第2个凹槽的间距i1为0.5μm。
块和右调制板,并将左调制板与源极11电气连接,将右调制板与漏极13电气连接,独立金属
块悬空,左调制板与栅极15在水平方向上交叠,右调制板与漏极13在水平方向上交叠,左调
制板和右调制板以第1个独立金属块为中心呈左右对称分布,形成复合板17,所淀积的金属
为Ti/Au金属组合,即下层为Ti、上层为Au,其厚度为0.1μm/0.05μm。其中所淀积金属要完全
填充3个凹槽,左调制板与其第一个独立金属块的间距S1为0.1μm,右调制板与其第1个独立
金属块的间距U1为0.1μm,独立金属块的长度t为0.5μm,左调制板右边缘与栅柱7右边缘之
间的距离等于右调制板左边缘与N型漏柱8左边缘之间的距离,该距离L为0.8μm。
×10 cm ,栅柱7的长度为1800nm,N型漏柱8的掺杂浓度为5×10 cm ,其位于势垒层3以上
19 ‑3
的厚度h1为200nm,P型排柱10的深度为u1为80nm、掺杂浓度为1×10 cm ,长方形P柱的数目
‑ 17 ‑3 +
w为3个,N柱91深度y1为100nm、掺杂浓度为1×10 cm ,N柱92的深度y2为80nm、掺杂浓度为
19 ‑3
5×10 cm ,长方形N柱的数目m为3个,阵列孔19由5×5个大小相同的孔组成,凹槽的数目
为5个、独立金属块的数目为3个的结型栅‑漏功率器件。
上外延厚度为100nm的未掺杂的AlN材料;
外延厚度为4.9μm的GaN材料,完成过渡层2的制作。
件下,在GaN过渡层2上淀积厚度为20nm,铝组分为0.2的未掺杂Al0.2Ga0.8N势垒层3。
槽4刻蚀深度z1为14nm、长度a1为1400nm;
刻蚀深度z2为22nm、长度a2为1200nm的漏槽5。
剂采用N2、高纯Ga源的工艺条件下,在势垒层3上外延厚度h2为200nm、掺杂浓度为1×10 cm
‑3
的p型GaN半导体材料,并填充栅槽4和漏槽5,形成P型层6。
3的上表面为止,漏槽5内刻蚀至其底部,形成长度为1800m的栅柱7,栅柱7左边缘与栅槽4左
边缘的间距q1为200nm,其右边缘与栅槽4右边缘的间距q2为200nm;
于等于1.0×10 mbar,射频功率为450W,反应剂采用N2、高纯Ga源的工艺条件下,外延N型
GaN半导体材料,形成位于势垒层3以上的厚度h1为200nm,长度为1200nm、掺杂浓度为5×
19 ‑3
10 cm 的N型漏柱8。
型杂质为Si的工艺条件下,在P型层6内掺入浓度为1×10 cm 的N型杂质,形成深度y1+y2为
‑
180nm、宽度为300nm的3个N柱91;
下,在P型层6内掺入浓度为5×10 cm 的N型杂质,形成深度y2为80nm、宽度为300nm的3个N
+ ‑
柱92,这3个N柱92与3个N柱91共同形成N型排柱9。
型杂质为Mg的工艺条件下,在N型漏柱8内掺入浓度为1×10 cm 的P型杂质,形成深度u1为
80nm,宽度为200nm的3个长方形P柱,这3个长方形P柱形成P型排柱10。
围孔与源极11或欧姆接触12的边界间距k1为2μm;利用该掩膜采用反应离子刻蚀技术在Cl2/
BCl3流量比为3:1,压强为30mTorr,功率为150W的工艺条件下,在Al0.2Ga0.8N势垒层3上刻蚀
制作5×5个长方体孔柱191,其中每个孔柱191的深度r均为8nm;
量为60sccm,压强为25mTorr,功率为150W的工艺条件下,刻蚀制作相同的四棱锥192,该5×
5个大小相同长方体孔柱191与其下部的四棱锥192共同构成阵列孔19。这些四棱锥的上表
面与孔柱191的下表面重合,四棱锥191的深度e为8nm,且四个侧面均相同,Al0.2Ga0.8N势垒
层3刻蚀后的厚度为4nm。
的势垒层3上使用电子束蒸发技术在高纯度Zr源,真空度小于1.8×10 Pa,功率为400W,蒸
发速率小于 的工艺条件下,淀积金属Zr,且完全填充阵列孔19;
Pa,功率为400W,蒸发速率小于 的工艺条件下,淀积金属,并在温度为850℃,时间为
35s的工艺条件下,在N2气氛中进行快速热退火,制作源极11和欧姆接触12,其中所淀积的
金属为Ti/Al/Mo/Au金属组合,即自下而上分别为Ti、Al、Mo与Au,其厚度为0.015μm/0.132μ
m/0.048μm/0.056μm;
再次采用电子束蒸发技术在真空度小于1.8×10 Pa,功率为600W,蒸发速率小于 的工
艺条件下,淀积Ni/Al/Mo/Au金属组合,即自下而上分别为Ni、Al、Mo与Au,其厚度为0.015μ
m/0.132μm/0.048μm/0.056μm,形成漏极13,N型漏柱8、欧姆接触12和漏极13彼此电气连接。
功率为100W的工艺条件下,向下垂直刻蚀200nm,以形成台面14。
膜在栅柱7上使用电子束蒸发技术在真空度小于1.8×10 Pa,功率为600W,蒸发速率小于
+
的工艺条件下,淀积金属,制作栅极15,栅极15的下边缘与所有N 柱92的上边缘均有重
合,其长度等于栅柱7的长度,其中所淀积的金属为Zr/Pt金属组合,即下层为Zr、上层为Pt,
其厚度为0.18μm/0.32μm。
RF功率为50W和压力为950mT的工艺条件下,淀积厚度为300nm的SiN钝化层16。
的工艺条件下,刻蚀制作深度相同、宽度相同的5个凹槽,凹槽的宽度a3为0.5μm,深度d为
250nm。栅柱7与N型漏柱8以第3个凹槽为对称轴,在对称轴左侧,栅柱7与第一个凹槽的间距
b1为1μm,第一个凹槽与第二个凹槽的间距为c1,第二个凹槽与第三个凹槽的间距为c2,且c1
与N型漏柱8之间的钝化层16上使用电子束蒸发技术在真空度小于1.8×10 Pa,功率为
600W,蒸发速率小于 的工艺条件下,淀积金属制作左调制板、3个独立金属块和右调制
板,并将左调制板与源极11电气连接,将右调制板与漏极13电气连接,3个独立金属块彼此
悬空,左调制板和右调制板以第3个独立金属块为中心呈左右对称分布,形成复合板17,所
淀积的金属为Ti/Au金属组合,即下层为Ti、上层为Au,其厚度为0.2μm/0.11μm。其中所淀积
金属要完全填充5个凹槽,以第2个独立金属块为对称轴,在对称轴左侧,左调制板与其第一
个独立金属块的间距S1为0.26μm,第一个独立金属块与第二个独立金属块的间距S2为0.52μ
m;右调制板与其第1个独立金属块的间距U1为0.26μm,第1个独立金属块与第2个独立金属
块的间距U2为0.52μm,独立金属块的长度t为2μm,左调制板右边缘与栅柱7右边缘之间的距
离等于右调制板左边缘与N型漏柱8左边缘之间的距离,该距离L为2.25μm。
围区域淀积SiO2以制作保护层18,其厚度为0.7μm,从而完成整个器件的制作。
×10 cm ,栅柱7的长度为5000nm,N型漏柱8的掺杂浓度为1×10 cm ,其位于势垒层3以上
16 ‑3
的厚度h1为600nm,P型排柱10的深度为u1为550nm、掺杂浓度为1×10 cm ,长方形P柱的数
‑ 11 ‑3 +
目w为5个,N柱91深度y1为50nm、掺杂浓度为1×10 cm ,N柱92的深度y2为300nm、掺杂浓度
18 ‑3
为1×10 cm ,长方形N柱的数目m为5个,阵列孔19由10×10个大小相同的孔组成,凹槽的
数目为7个、独立金属块的数目为5个的结型栅‑漏功率器件。
4000sccm,铝源流量为25μmol/min的工艺条件;
氨气流量为4000sccm,镓源流量为120μmol/min。
流量为4600sccm,氨气流量为4600sccm,镓源流量为37μmol/min,铝源流量为7μmol/min。
Cl2流量为15sccm,压强为10mTorr,功率为50W。
Cl2流量为15sccm,压强为10mTorr,功率为50W。
为5000nm的栅柱7,栅柱7左边缘与栅槽4左边缘的间距q1为1000nm,其右边缘与栅槽4右边
缘的间距q2为1000nm,刻蚀采用的工艺条件是:Cl2流量为15sccm,压强为10mTorr,功率为
100W;
16 ‑3 ‑10
10 cm 的N型漏柱8,选择性外延采用的工艺条件是:真空度小于等于1.0×10 mbar,射频
功率为350W,反应剂采用N2、高纯Ga源。
技术在P型层6内掺入浓度为1×10 cm 的N型杂质,形成深度y1+y2为350nm、宽度为500nm的
‑
5个N柱91,离子注入采用的工艺条件是:注入N型杂质为Si;
入浓度为1×10 cm 的N型杂质,形成深度y2为300nm、宽度为500nm的5个N柱92,这5个N 柱
‑
92与5个N柱91共同形成N型排柱9,离子注入采用的工艺条件是:注入N型杂质为S;
技术在N型漏柱8内掺入浓度为1×10 cm 的P型杂质,形成深度u1为550nm,宽度为180nm的5
个长方形P柱,这5个长方形P柱形成P型排柱10,离子注入采用的工艺条件是:注入P型杂质
为Mg。
外围孔与源极11或欧姆接触12的边界间距k1为4μm;利用该掩膜采用反应离子刻蚀技术在
Al0.1Ga0.9N势垒层3上刻蚀制作10×10个长方体孔柱191,其中每个孔柱191的深度r均为
20nm,其刻蚀孔柱191采用的工艺条件:Cl2/BCl3流量比为3:1,压强为30mTorr,功率为150W;
作相同的四棱锥192,该10×10个大小相同长方体孔柱191与其下部的四棱锥192共同构成
阵列孔19。这些四棱锥的上表面与孔柱191的下表面重合,四棱锥191的深度e为35nm,且四
个侧面均相同,Al0.1Ga0.9N势垒层3刻蚀后的厚度为5nm。刻蚀四棱锥192采用的工艺条件:
BCl3流量为60sccm,压强为25mTorr,功率为150W。
‑3
艺条件:高纯度Ta源,真空度小于1.8×10 Pa,功率为400W,蒸发速率小于 ;
合,即自下而上分别为Ti、Al、Ti与Au,其厚度依次为0.012μm/0.138μm/0.041μm/0.059μm。
‑3
淀积金属采用的工艺条件:真空度小于1.8×10 Pa,功率为1000W,蒸发速率小于 ;快速
热退火采用的工艺条件为:温度为850℃,时间为35s;
而上分别为Pd、Ni、Co与Ni,其厚度为0.012μm/0.138μm/0.041μm/0.059μm,形成漏极13,N型
漏柱8、欧姆接触12和漏极13彼此电气连接。淀积金属采用的工艺条件为:真空度小于1.8×
‑3
10 Pa,功率为1000W,蒸发速率小于 。
面14;刻蚀采用的工艺条件是:Cl2流量为15sccm,压强为10mTorr,功率为100W。
膜在栅柱7上使用电子束蒸发技术淀积金属,制作栅极15,栅极15的下边缘与所有N柱92的
上边缘均有重合,其长度等于栅柱7的长度,其中所淀积的金属为Ta/Ni金属组合,即下层为
‑
Ta、上层为Ni,其厚度为0.25μm/0.38μm;淀积金属采用的工艺条件是:真空度小于1.8×10
3
Pa,功率为1000W,蒸发速率小于 。
量为850sccm,SiH4流量为200sccm,温度为250℃,RF功率为100W,压力为1100mT。
a3为4μm,深度d为600nm。栅柱7与N型漏柱8以第4个凹槽为对称轴,在对称轴左侧,栅柱7与
第一个凹槽的间距b1为2μm,第一个凹槽与第二个凹槽的间距为c1,第二个凹槽与第三个凹
槽的间距为c2,第三个凹槽与第四个凹槽的间距为c3,且c1
间距为i2,第3个凹槽与第4个凹槽的间距为i3,且i1
右调制板,并将左调制板与源极11电气连接,将右调制板与漏极13电气连接,5个独立金属
块彼此悬空,左调制板和右调制板以第3个独立金属块为中心呈左右对称分布,形成复合板
17,其中所淀积的金属为Ti/Au金属组合,即下层为Ti、上层为Au,其厚度依次为0.35μm/
0.28μm,且所淀积的金属要完全填充7个凹槽;
金属块与第二个独立金属块的间距S2为0.56μm;第二个独立金属块与第三个独立金属块的
间距S3为0.97μm;右调制板与其第1个独立金属块的间距U1为0.35μm;第1个独立金属块与第
2个独立金属块的间距U2为0.56μm;第2个独立金属块与第3个独立金属块的间距U3为0.97μ
m;独立金属块的长度t为5μm,左调制板右边缘与栅柱7右边缘之间的距离等于右调制板左
边缘与N型漏柱8左边缘之间的距离,该距离L为6.5μm;淀积金属采用的工艺条件:真空度小
‑3
于1.8×10 Pa,功率为1000W,蒸发速率小于 。
层16和复合板17的外围区域淀积SiO2以制作保护层18,其厚度为1μm,从而完成整个器件的
制作;
的击穿电压为2520V,反向阻断时器件的击穿电压为2690V,说明本发明器件可实现双向阻
断特性,且击穿电压远大于传统器件。
的情况下,根据本发明的方法进行形式和细节上的各种修正和改变,但是这些基于本发明
的修正和改变仍在本发明的权利要求保护范围之内。