OLED显示面板

摘要

一种OLED显示面板，具有显示区以及围绕所述显示区的非显示区，所述非显示区还包括绑定区、第一扇出走线区、弯折区以及第二扇出走线区，所述弯折区位于所述第一扇出走线区与所述第二扇出走线区之间，所述第一扇出走线区与所述第二扇出走线区均设有多条扇出数据线，所述绑定区设有集成电路芯片和多个焊盘，所述扇出数据线经由所述绑定区与所述焊盘连接；其中，所述绑定区与所述第一扇出走线区之间还设置有绑定测试区，所述绑定测试区内设置有绑定测试电路，所述绑定测试电路用于检测经过所述绑定区的所述扇出数据线是否存在异常。

权利要求

1.一种OLED显示面板，具有显示区以及围绕所述显示区的非显示区，其特征在于，所述非显示区还包括绑定区、第一扇出走线区、弯折区以及第二扇出走线区，所述弯折区位于所述第一扇出走线区与所述第二扇出走线区之间，所述第一扇出走线区与所述第二扇出走线区均设有多条扇出数据线，所述绑定区设有集成电路芯片和多个焊盘，所述扇出数据线经由所述绑定区与所述焊盘连接；

其中，所述绑定区与所述第一扇出走线区之间还设置有绑定测试区，所述绑定测试区内设置有绑定测试电路，所述绑定测试电路用于检测经过所述绑定区的所述扇出数据线是否存在异常；

所述绑定测试电路包括第一测试输入线、第二测试输入线、测试数据线以及多个薄膜晶体管，多个所述薄膜晶体管均沿着第一方向D1排列；所述第一测试输入线以及所述第二测试输入线用于控制多个所述薄膜晶体管的开关，所述测试数据线用于输入测试数据信号至所述绑定区。

2.根据权利要求1所述的OLED显示面板，其特征在于，所述测试数据线的测试数据电压范围为2～5V。

3.根据权利要求1所述的OLED显示面板，其特征在于，所述扇出数据线、所述第一测试输入线、所述第二测试输入线以及所述测试数据线的材料均与所述薄膜晶体管中源漏级的材料相同。

4.根据权利要求1所述的OLED显示面板，其特征在于，多个所述薄膜晶体管均为PMOS器件。

5.根据权利要求4所述的OLED显示面板，其特征在于，多个所述薄膜晶体管包括第一类薄膜晶体管以及第二类薄膜晶体管，所述第一类薄膜晶体管的栅极与所述第一测试输入线相连接，所述第一类薄膜晶体管的源极与所述测试数据线相连接，所述第一类薄膜晶体管的漏极与所述扇出数据线相连接；所述第二类薄膜晶体管的栅极与所述第二测试输入线相连接，所述第二类薄膜晶体管的源极与所述扇出数据线相连接，所述第二类薄膜晶体管的漏极与所述扇出数据线相连接。

6.根据权利要求5所述的OLED显示面板，其特征在于，当所述OLED显示面板处于模组测试阶段时，所述第一测试输入线的电压为高电平电压，所述第一类薄膜晶体管关闭，所述第二测试输入线的电压为低电平电压，所述第二类薄膜晶体管开启，所述扇出数据线输入第一数据信号至所述绑定区。

7.根据权利要求5所述的OLED显示面板，其特征在于，当所述OLED显示面板处于绑定测试阶段时，所述第一测试输入线的电压为低电平电压，所述第一类薄膜晶体管开启，所述第二测试输入线的电压为高电平电压，所述第二类薄膜晶体管关闭，所述测试数据线输入第二数据信号至所述绑定区。

8.根据权利要求6或7所述的OLED显示面板，其特征在于，当所述OLED显示面板在模组测试阶段存在垂直线类不良现象，而在绑定测试阶段时不存在垂直线类不良现象时，位于所述绑定区的所述扇出数据线处于异常状态。

说明书

OLED显示面板

技术领域

[0001] 本申请涉及显示技术领域，尤其涉及一种OLED显示面板。

背景技术

[0002] AMOLED(Active‑matrix organic light‑emitting diode，有源矩阵有机发光二极体)显示屏凭借着具有色域广、对比度高、节能、可折叠性等优点，在新世代显示器中具有
强有力的竞争力，现如今市场上已经有很多相关的产品。AMOLED显示屏生产过程中经过了
从Cell(阵列基板成盒)态向Module(模组)态的制作，且Module(模组)制作及耗材成本极
高，Module(模组)工艺的第一道制程绑定工艺就显得尤为重要了。

[0003] 其中COF(Chip On FPC，芯片被贴装在柔性电路板上)绑定工艺是通过COF pad(衬垫)与panel pad(面板衬垫)粘结在一起来实现COF信号向panel(面板)内的传输，其中COF 
pad包括左右两侧的GOA(Gate on array，阵列基板行驱动)信号以及中间的数据信号，而数
据线有数千根，虽然可以通过绑定阻抗的测量来监测绑定工艺中的数据电路是否异常，然
而此方法仅可以说明test pad(测试衬垫)的绑定工艺没有问题，并不能够说明数千根的数
据线的绑定工艺均没有问题。若其中一个数据线或少数数据线的绑定工艺出现问题，目前
还没有方法可以证明。因此就存在一些无法解析的面板，难以探求到异常面板的真因。现有
技术中最常用的方法为通过退绑定技术对面板进行成盒测试点灯，以此来区分绑定工艺是
否存在问题，然而退绑定工艺的困难较大，极易损坏bonding pad(绑定衬垫)，且目前针对
COP(Chip On Plastic，芯片被贴装在塑料基板上)的绑定工艺没有有效的退绑定方法。

[0004] 因此，有必要提供一种OLED显示面板，以解决现有技术中无法有效检测绑定区的扇出数据线是否存在异常的技术问题。

发明内容

[0005] 本申请实施例提供一种OLED显示面板，能够检测出绑定区中的扇出数据线是否存在异常，以解决现有的OLED显示面板无法有效检测绑定区的扇出数据线是否存在异常的技
术问题。

[0006] 本申请实施例提供一种OLED显示面板，具有显示区以及围绕所述显示区的非显示区，所述非显示区还包括绑定区、第一扇出走线区、弯折区以及第二扇出走线区，所述弯折
区位于所述第一扇出走线区与所述第二扇出走线区之间，所述第一扇出走线区与所述第二
扇出走线区均设有多条扇出数据线，所述绑定区设有集成电路芯片和多个焊盘，所述扇出
数据线经由所述绑定区与所述焊盘连接；

[0007] 其中，所述绑定区与所述第一扇出走线区之间还设置有绑定测试区，所述绑定测试区内设置有绑定测试电路，所述绑定测试电路用于检测经过所述绑定区的所述扇出数据
线是否存在异常。

[0008] 在一些实施例中，所述绑定测试电路包括第一测试输入线、第二测试输入线、测试数据线以及多个薄膜晶体管，多个所述薄膜晶体管均沿着第一方向D1排列。

[0009] 在一些实施例中，所述测试数据线的测试数据电压范围为2～5V。

[0010] 在一些实施例中，所述扇出数据线、所述第一测试输入线、所述第二测试输入线以及所述测试数据线的材料均与所述薄膜晶体管中源漏级的材料相同。

[0011] 在一些实施例中，所述第一测试输入线以及所述第二测试输入线用于控制多个所述薄膜晶体管的开关，所述测试数据线用于输入测试数据信号至所述绑定区。

[0012] 在一些实施例中，多个所述薄膜晶体管均为PMOS器件。

[0013] 在一些实施例中，多个所述薄膜晶体管包括第一类薄膜晶体管以及第二类薄膜晶体管，所述第一类薄膜晶体管的栅极与所述第一测试输入线相连接，所述第一类薄膜晶体
管的源极与所述测试数据线相连接，所述第一类薄膜晶体管的漏极与所述扇出数据线相连
接；所述第二类薄膜晶体管的栅极与所述第二测试输入线相连接，所述第二类薄膜晶体管
的源极与所述扇出数据线相连接，所述第二类薄膜晶体管的漏极与所述扇出数据线相连
接。

[0014] 在一些实施例中，当所述OLED显示面板处于模组测试阶段时，所述第一测试输入线的电压为高电平电压，所述第一类薄膜晶体管关闭，所述第二测试输入线的电压为低电
平电压，所述第二类薄膜晶体管开启，所述扇出数据线输入第一数据信号至所述绑定区。

[0015] 在一些实施例中，当所述OLED显示面板处于绑定测试阶段时，所述第一测试输入线的电压为低电平电压，所述第一类薄膜晶体管开启，所述第二测试输入线的电压为高电
平电压，所述第二类薄膜晶体管关闭，所述测试数据线输入第二数据信号至所述绑定区。

[0016] 在一些实施例中，当所述OLED显示面板在所述模组测试阶段存在垂直线类不良现象，而在所述绑定测试阶段时不存在垂直线类不良现象时，位于所述绑定区的所述扇出数
据线处于异常状态。

[0017] 本申请实施例所提供的OLED显示面板，在绑定区上方设置有绑定测试电路，能够有效检测出绑定区内的扇出数据线是否存在异常，进一步提高了OLED显示面板的产品良
率。

附图说明

[0018] 下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

[0019] 图1为本申请实施例提供的OLED显示面板的平面示意图。

[0020] 图2为本申请实施例提供的OLED显示面板中绑定测试电路的设计示意图。

[0021] 图3为本申请实施例提供的OLED显示面板中薄膜晶体管开关电路示意图。

具体实施方式

[0022] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施
例，都属于本申请保护的范围。

[0023] 在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时
针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于
描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特
定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于
描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在
本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

[0024] 在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间
接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术
人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

[0025] 在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它
们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特
征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在
第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示
第一特征水平高度小于第二特征。

[0026] 下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并
且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，
这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的
关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以
意识到其他工艺的应用和/或其他材料的使用。

[0027] 本申请实施例针对现有技术的液晶显示面板穿透率不足且制作成本较高的技术问题，本实施例能够解决该缺陷。

[0028] 如图1所示，为本申请实施例提供的OLED显示面板的平面示意图。从图中可以很直观地看到本申请实施例的各组成部分，以及各组成部分之间的相对位置关系。

[0029] 其中，所述OLED显示面板具有显示区11以及围绕所述显示区11的非显示区11，所述非显示区12还包括绑定区121、第一扇出走线区123、弯折区124以及第二扇出走线区125，
所述弯折区124位于所述第一扇出走线区123与所述第二扇出走线区125之间，所述第一扇
出走线区123与所述第二扇出走线区125均设有多条扇出数据线，所述绑定区121设有集成
电路芯片和多个焊盘，所述扇出数据线经由所述绑定区121与所述焊盘连接；

[0030] 具体地，所述绑定区121与所述第一扇出走线区123之间还设置有绑定测试区122，所述绑定测试区122内设置有绑定测试电路，所述绑定测试电路用于检测经过所述绑定区
121的所述扇出数据线是否存在异常。

[0031] 进一步地，靠近所述显示区11边缘两端的部分所述非显示区12内还设置有GOA走线126，所述GOA走线126用于提供所述显示区11内像素的扫描信号。

[0032] 进一步地，所述绑定区121的边缘两端还设置有成盒测试衬垫(Cell Test Pad)127，所述成盒测试衬垫用于对所述OLED显示面板进行成盒测试。

[0033] 如图2所示，为本申请实施例提供的OLED显示面板中绑定测试电路的设计示意图(以2160根扇出数据线为例)。其中，所述绑定测试电路包括第一测试输入线(Test‑EN‑1)、
第二测试输入线(Test‑EN‑2)、测试数据线(Test‑data)以及多个薄膜晶体管(TFT)，多个所
述薄膜晶体管均沿着第一方向D1排列。所述第一测试输入线(Test‑EN‑1)、所述第二测试输
入线(Test‑EN‑2)以及所述测试数据线(Test‑data)均接入至所述绑定区121，即在第一条
所述扇出数据线(S1)和第2160条所述扇出数据线(S2160)的左右两侧的所述绑定区121内
各增加3根pin(引脚)用来给所述薄膜晶体管提供信号。

[0034] 可选地，所述测试数据线的测试数据电压范围为2～5V，即能实现所述OLED显示面板点亮即可。

[0035] 可选地，所述扇出数据线(S1、S2…S2159、S2160)、所述第一测试输入线(Test‑EN‑1)、所述第二测试输入线(Test‑EN‑2)以及所述测试数据线(Test‑data)的材料均与所述薄
膜晶体管(TFT)中源漏级的材料相同；可选地，所述源漏级的材料可以是钼(Mo)、铝(Al)、铜
(Cu)、钛(Ti)中的一种或多种的堆栈组合。

[0036] 具体地，所述第一测试输入线(Test‑EN‑1)以及所述第二测试输入线(Test‑EN‑2)用于控制多个所述薄膜晶体管的开关，所述测试数据线(Test‑data)用于输入测试数据信
号至所述绑定区121。

[0037] 具体地，多个所述薄膜晶体管均为PMOS(金属氧化物半导体场效应晶体管)器件，在低电平时开启，高电平时关闭。

[0038] 可选地，多个所述薄膜晶体管包括第一类薄膜晶体管241以及第二类薄膜晶体管242，所述第一类薄膜晶体管241的栅极与所述第一测试输入线(Test‑EN‑1)相连接，所述第
一类薄膜晶体管241的源极与所述测试数据线(Test‑data)相连接，所述第一类薄膜晶体管
241的漏极与所述扇出数据线(S1、S2…S2159、S2160)相连接；所述第二类薄膜晶体管242的
栅极与所述第二测试输入线(Test‑EN‑2)相连接，所述第二类薄膜晶体管242的源极与所述
扇出数据线(S1、S2…S2159、S2160)相连接，所述第二类薄膜晶体管242的漏极与所述扇出
数据线(S1、S2…S2159、S2160)相连接。可选地，当所述OLED显示面板处于模组测试阶段
(Module Test)时，所述第一测试输入线(Test‑EN‑1)的电压为高电平电压，所述第一类薄
膜晶体管241关闭，所述第二测试输入线(Test‑EN‑2)的电压为低电平电压，所述第二类薄
膜晶体管242开启，所述扇出数据线(S1、S2…S2159、S2160)输入第一数据信号至所述绑定
区121。

[0039] 可选地，当所述OLED显示面板处于绑定测试阶段时(Bonding Test)，所述第一测试输入线(Test‑EN‑1)的电压为低电平电压，所述第一类薄膜晶体管241开启，所述第二测
试输入线(Test‑EN‑2)的电压为高电平电压，所述第二类薄膜晶体管242关闭，所述测试数
据线(Test‑data)输入第二数据信号至所述绑定区121。

[0040] 具体地，当所述OLED显示面板在所述模组测试阶段(Module Test)存在垂直线类不良现象，而在所述绑定测试阶段(Bonding Test)时仍然存在垂直线类不良现象时，则可
判定位于所述绑定区121的所述扇出数据线(S1、S2…S2159、S2160)无异常状态；当所述
OLED显示面板在所述模组测试阶段(Module Test)存在垂直线类不良现象，而在所述绑定
测试阶段(Bonding Test)时不存在垂直线类不良现象时，则可判定位于所述绑定区121的
所述扇出数据线(S1、S2…S2159、S2160)处于异常状态。

[0041] 如图3所示，为本申请实施例提供的OLED显示面板中薄膜晶体管开关电路示意图。其中TFT开关控制所述测试数据线(Test‑data)或所述扇出数据线的写入。

[0042] 本申请采用增加TFT开关的方法，通过绑定测试电路来检测出连接到绑定区的扇出数据线是否存在问题，快速甄别问题，提高生产效率。

[0043] 综上所述，本申请实施例所提供的OLED显示面板，在绑定区上方设置有绑定测试电路，能够有效检测出绑定区内的扇出数据线是否存在异常，进一步提高了OLED显示面板
的产品良率。

[0044] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

[0045] 以上对本申请实施例所提供的一种OLED显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本
申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实
施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或
者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。