压电性材料基板与支撑基板的接合体

摘要

本发明在将由钽酸锂等形成的压电性材料基板和支撑基板借助氧化硅层而接合时，抑制在构成接合层的氧化硅与支撑基板的界面处发生剥离。接合体具备：支撑基板3；接合层4，其由氧化硅形成，且设置于支撑基板3的表面3b上；以及压电性材料基板，其由选自由铌酸锂、钽酸锂以及铌酸锂－钽酸锂构成的组中的材质形成。在支撑基板3的表面3b设置有凹部12，接合层4具备在凹部12上延伸的结构缺陷部13。

权利要求

1.一种接合体，其具备：支撑基板；

接合层，该接合层由氧化硅形成，且设置于所述支撑基板的表面上；以及、压电性材料基板，该压电性材料基板由选自由铌酸锂、钽酸锂以及铌酸锂－钽酸锂构成的组中的材质形成，并借助所述接合层而与所述支撑基板接合，所述接合体的特征在于，在所述支撑基板的所述表面设置有凹部，所述接合层具有在所述凹部上延伸的结构缺陷部，

所述结构缺陷部是指：由氧化硅形成、且密度比构成所述接合层的氧化硅基质的密度低的部分。

2.根据权利要求1所述的接合体，其特征在于，所述凹部的深度为80～250nm。

3.根据权利要求1或2所述的接合体，其特征在于，所述压电性材料基板的厚度为4.0μm以下。

说明书

压电性材料基板与支撑基板的接合体

技术领域

[0001] 本发明涉及压电性材料基板与支撑基板的接合体。

背景技术

[0002] 出于实现高性能的半导体元件的目的，广泛使用包含高电阻Si/SiO2薄膜/Si薄膜的SOI基板。在实现SOI基板时，使用等离子体活化。这是因为能够于比较低的温度(400℃)
进行接合。为了提高压电器件的特性，提出了类似的包含Si/SiO2薄膜/压电薄膜的复合基
板(专利文献1)。在专利文献1中，将包含铌酸锂或钽酸锂的压电性材料基板和设置有氧化
硅层的硅基板利用离子注入法活化后进行接合。

[0003] 但是，几乎不存在与用于实现钽酸锂/氧化硅/硅的结构的接合技术相关的公知信息。

[0004] 在专利文献2中记载有如下内容，即，借助氧化硅层并利用等离子体活化法将钽酸锂和蓝宝石或陶瓷接合。

[0005] 在非专利文献1中记载有如下内容，即，通过连续不断地照射O2的RIE(13.56MHz)等离子体和N2的微波(2.45GHz)等离子体，从而将钽酸锂基板和设置有氧化硅层的硅基板
接合。

[0006] 在Si与SiO2/Si的等离子体活化接合中，在其接合界面形成Si‑O‑Si键，由此得到足够的接合强度。另外，与此同时Si被氧化为SiO2，由此平滑度提高，在最外表面促进上述
接合(非专利文献2)。

[0007] 现有技术文献

[0008] 非专利文献

[0009] 非专利文献1：ECS Transactions,3(6)91‑98页(2006)

[0010] 非专利文献2：J.Applied Physics 113,094905(2013)

[0011] 专利文献

[0012] 专利文献1：日本特开2016‑225537

[0013] 专利文献2：日本特许第3774782号

发明内容

[0014] 但是，在按现有文献利用离子注入使铌酸锂、钽酸锂基板变薄来制作压电元件的情况下，存在特性低的问题。认为这是因为结晶性因离子注入时的损害而劣化。

[0015] 另一方面，在将铌酸锂、钽酸锂等压电性材料基板接合于硅基板上的氧化硅膜后，对压电性材料基板进行研磨使其变薄的情况下，能够通过CMP除去加工变质层，因此，元件
特性没有劣化。但是，如果通过研磨加工来减小压电性材料基板的厚度，则容易在构成接合
层的氧化硅与支撑基板的界面发生剥离，所以导致成品率降低。

[0016] 本发明的课题在于，在将由选自由铌酸锂、钽酸锂以及铌酸锂－钽酸锂构成的组中的材质形成的压电性材料基板和支撑基板借助由氧化硅形成的接合层而接合时，抑制在
构成接合层的氧化硅和支撑基板的界面处发生剥离。

[0017] 本发明是一种接合体，其具备：

[0018] 支撑基板；

[0019] 接合层，该接合层由氧化硅形成，且设置于所述支撑基板的表面上；以及、

[0020] 压电性材料基板，该压电性材料基板由选自由铌酸锂、钽酸锂以及铌酸锂－钽酸锂构成的组中的材质形成，

[0021] 所述接合体的特征在于，

[0022] 在所述支撑基板的所述表面设置有凹部，所述接合层具有在所述凹部上延伸的结构缺陷部。

[0023] 发明效果

[0024] 本发明的发明人为了抑制在构成接合层的氧化硅与支撑基板的界面发生微细的剥离，尝试提高支撑基板与接合层的密合性。因此，尝试对支撑基板的表面进行粗化加工，
不过，仅以此无法抑制接合体的界面处的剥离。

[0025] 因此，本发明的发明人对支撑基板的表面的加工方法进行钻研，尝试在表面设置平滑部分和自平滑部凹陷的凹部，并在其上形成包含氧化硅的接合层。结果，确认到在凹部
上产生密度比接合层的其他部分的密度低的结构缺陷部。在该结构缺陷部的两侧存在氧化
硅基质，通过结构缺陷部而将氧化硅划分开。该结构缺陷部及其两侧的氧化硅基质可以通
过透射型电子显微镜(TEM)来确认。

[0026] 发现利用具有上述微结构的接合体，即便通过研磨等而对压电性材料基板施加压力，也不易发生沿着接合层与支撑基板的界面的剥离。虽然其理由不明确，不过，认为：凹部
上的结构缺陷部的密度与其两侧的氧化硅基质的密度相比低很多，在对接合体进行研磨加
工时，结构缺陷部发生弹性变形并吸收加工负荷，由此不易发生沿着界面的剥离。

附图说明

[0027] 图1中，(a)表示压电性材料基板1，(b)表示对压电性材料基板1的接合面照射等离子体A而生成活化面5的状态。

[0028] 图2中，(a)是表示对支撑基板3的表面进行了加工B的状态，(b)表示在支撑基板3的加工后的表面3b上设置有接合层4的状态，(c)表示对接合层4的接合面照射等离子体C而
生成活化面6的状态。

[0029] 图3中，(a)表示压电性材料基板1与支撑基板3的接合体8，(b)表示通过加工使接合体8A的压电性材料基板1变薄的状态，(c)表示弹性波元件11。

[0030] 图4中，(a)是表示支撑基板3的表面3a的放大图，(b)是表示表面加工后的支撑基板3的表面3b的放大图，(c)表示在凹部12上设置有结构缺陷部13的状态。

[0031] 图5是针对本发明的一个实施方式的接合体表示支撑基板的表面与接合层的界面附近的透射型电子显微镜(TEM)照片。

[0032] 图6是与图5的照片相对应的示意图。

[0033] 图7是图5的照片的局部放大图。

[0034] 图8是与图7的照片相对应的示意图。

具体实施方式

[0035] 以下，适当参照附图，对本发明详细地进行说明。

[0036] 首先，如图1(a)所示，准备出具有一对主面1a、1b的压电性材料基板1。接下来，如图1(b)所示，像箭头A那样，向压电性材料基板1的接合面1a照射等离子体，得到表面活化后
的接合面5。

[0037] 另一方面，如图2(a)所示，像箭头B那样，对支撑基板3的表面3a实施表面加工，形成图2(b)所示的加工后的表面3b。接下来，在支撑基板3的表面3b上形成包含氧化硅的接合
层4。接下来，如图2(c)所示，像箭头C那样，对接合层4的表面4a照射等离子体而进行表面活
化，形成活化后的接合面6。

[0038] 接下来，使压电性材料基板1上的活化后的接合面5和支撑基板3上的接合层4的活化后的接合面6接触，进行直接接合，能够得到图3(a)所示的接合体8。

[0039] 在该状态下，可以在压电性材料基板1上设置电极。但是，优选为，如图3(b)所示，对压电性材料基板1的主面1b进行加工，使基板1变薄，得到具备薄板化后的压电性材料基
板1A的接合体8A。9为加工面。接下来，如图3(c)所示，在接合体8A的压电性材料基板1A的加
工面9上形成规定的电极10，能够得到弹性波元件11。

[0040] 本发明中，在支撑基板的表面设置有平滑面和凹部，接合层具备在凹部上延伸的结构缺陷部。例如，图4(a)、(b)、(c)的例子中，通过对支撑基板3的表面3a进行加工而形成
加工后的表面3b。此处，从微观来看，表面3b具有：平滑面14和凹部12，该凹部12从平滑面14
向支撑基板3的内部凹陷。此处，控制凹部12的深度，在表面3b上将氧化硅成膜，由此，如图4
(c)所示能够在接合层4中设置结构缺陷部13。各结构缺陷部13分别形成在凹部12上。

[0041] 此处，表面3b所存在的凹部12是指：从表面的平滑面14向支撑基板3的内部凹陷的部分。上述凹部12的平面形状没有限定，可以为圆形、椭圆形、多边形或不规则形状。

[0042] 另外，从使氧化硅4产生结构缺陷部13的观点考虑，凹部12的深度d优选为80nm以上250nm以下。从该观点考虑，凹部12的深度d更优选为100nm以上，另外，更优选为230nm以
下。

[0043] 从使氧化硅4产生结构缺陷部13的观点考虑，凹部12的宽度w优选为140nm以上，另外，优选为500nm以下。

[0044] 本发明的接合层4由氧化硅形成。此处，结构缺陷部13是指：由氧化硅形成、且密度比构成接合层4的氧化硅基质的密度低的部分。

[0045] 结构缺陷部13如下鉴定。即，使用透射型电子显微镜，以加速电压200kV、倍率10万倍、视野1.9×2.1um进行观测。然后，在解析用软件上调整观察视野的对比度。

[0046] 结构缺陷部13设置于凹部12上，在凹部12与接合层4的活化面6之间延伸。不过，不需要结构缺陷部13整体都存在于凹部12上，结构缺陷部13的一部分存在于凹部12上即可。

[0047] 本发明中，各凹部12的深度、宽度及形状不需要彼此一致，可以分别不同。另外，不需要在所有凹部12上均存在结构缺陷部13，在一部分的凹部12之上存在结构缺陷部13即
可。

[0048] 例如，在图5、图6的例子中，在支撑基板3的表面3b设置有凹部12A、12B、12C，各凹部12A、12B、12C的尺寸、特别是深度d彼此不同。例如，凹部12A的深度d为110nm，凹部12B的
深度d为70nm，凹部12C的深度d为190nm。并且，在凹部12A、12C上生成结构缺陷部13，在凹部
12B上没有生成结构缺陷部13。

[0049] 图7是将另一凹部12及其上的结构缺陷部13放大示出的照片，图8是图7的示意图。凹部12的深度d在本例中为125nm。在凹部12上设置有结构缺陷部13，通过结构缺陷部13而
将氧化硅基质15划分开。氧化硅基质15的亮度相对较低，结构缺陷部13相对较白。

[0050] 认为通过像这样地在凹部12上设置结构缺陷部13，在对接合体8进行研磨加工时，结构缺陷部13发生弹性变形，从而能够吸收加工负荷，结果，不易发生沿着压电性材料基板
1A的接合面5与接合层4的接合面6的界面的剥离。

[0051] 以下，对本发明的各构成要素依次进行说明。

[0052] 支撑基板3的材质没有特别限定，优选包含选自由硅、水晶、硅铝氧氮陶瓷、多铝红柱石、蓝宝石以及透光性氧化铝构成的组中的材质。由此，能够进一步改善弹性波元件11的
频率的温度特性。

[0053] 在支撑基板3上形成包含氧化硅的接合层4时，接合层4的成膜方法没有限定，可例示：溅射、化学气相生长法(CVD)、蒸镀。

[0054] 此处，通过在支撑基板3的表面3b设置凹部12，使得容易在凹部12上生成结构缺陷部13。作为上述的凹部12的形成方法，优选以下方法。

[0055] 利用机械加工进行表面处理能够最简单地实现凹部12。例如，可以举出：使微小粒子高速撞击表面的喷砂加工法、以及利用固定磨粒的磨削加工。对于喷砂加工，通过选择加
工用的粒子的种类材质、粒径、加工时间等，能够从广泛的条件之中选择适当的加工条件，
作为本发明的实现方法是最理想的。另外，对于磨削加工，通过选择磨石的粒度号、主轴转
速、输送速度等加工条件，也能够同样容易地实现条件调整。

[0056] 从促进结构缺陷部13生成的观点考虑，由氧化硅形成的接合层4的厚度优选为0.05μm以上，更优选为0.1μm以上，特别优选为0.2μm以上。另外，从接合强度的观点考虑，接
合层4的厚度优选为3μm以下，更优选为2.5μm以下，进一步优选为2.0μm以下。

[0057] 压电性材料基板1采用钽酸锂(LT)单晶、铌酸锂(LN)单晶、铌酸锂－钽酸锂固溶体。这些材料的弹性波传播速度快，机电耦合系数大，因此，适合作为高频率且宽频带用的
弹性表面波器件。

[0058] 另外，压电性材料基板1的主面的法线方向没有特别限定，例如，在压电性材料基板1由LT形成时，使用以作为弹性表面波的传播方向的X轴为中心从Y轴向Z轴旋转32～55°
的方向、以欧拉角表示为(180°、58～35°、180°)的压电性材料基板，由于传播损失较小，所
以较为理想。在压电性材料基板1由LN形成时，(a)使用以作为弹性表面波的传播方向的X轴
为中心从Z轴向‑Y轴旋转37.8°的方向、以欧拉角表示为(0°、37.8°、0°)的压电性材料基板，
由于机电耦合系数较大，所以理想；或者(b)使用以作为弹性表面波的传播方向的X轴为中
心从Y轴向Z轴旋转40～65°的方向、以欧拉角表示为(180°、50～25°、180°)的压电性材料基
板，由于可得到高音速，所以较为理想。此外，压电性材料基板1的大小没有特别限定，例如
直径为100～200mm，厚度为0.15～1μm。

[0059] 接下来，于150℃以下对压电性材料基板1的接合面1a、支撑基板3上的接合层4的接合面4a照射等离子体，使接合面1a、4a活化。从本发明的观点考虑，优选照射氮等离子体，
不过，在照射氧等离子体的情况下，也能够得到本发明的接合体8、8A。

[0060] 表面活化时的压力优选为100Pa以下，更优选为80Pa以下。另外，气氛可以仅为氮，也可以仅为氧，还可以为氮、氧的混合物。

[0061] 等离子体照射时的温度为150℃以下。由此，得到接合强度高、且结晶性无劣化的接合体8、8A。从该观点考虑，使等离子体照射时的温度为150℃以下，不过，优选为100℃以
下。

[0062] 另外，等离子体照射时的能量优选为30～150W。另外，等离子体照射时的能量与照射时间之积优选为0.12～1.0Wh。

[0063] 使离子体处理后的基板的接合面5和接合面6于室温彼此接触。此时，可以在真空中处理，更优选在大气中使其接触。

[0064] 优选的实施方式中，在等离子体处理前，对压电性材料基板1的接合面1a以及接合层4的接合面4a进行平坦化加工。各接合面1a、4a的平坦化方法有精研(lap)研磨、化学机械
研磨加工(CMP)等。另外，平坦面优选Ra≤1nm，更优选为0.3nm以下。

[0065] 接下来，使压电性材料基板1的接合面5和支撑基板3上的接合层4的接合面6接触，进行接合。然后，优选进行退火处理来提高接合强度。退火处理时的温度优选为100℃以上
300℃以下。

[0066] 本发明的接合体8、8A可以优选用于弹性波元件11。

[0067] 作为弹性波元件11，已知有弹性表面波器件、拉姆波元件、薄膜谐振器(FBAR)等。例如，弹性表面波器件是在压电性材料基板的表面设置激发弹性表面波的输入侧的IDT
(Interdigital Transducer)电极(也称为梳形电极、叉指状电极)和接收弹性表面波的输
出侧的IDT电极得到的。如果向输入侧的IDT电极施加高频信号，则在电极间产生电场，激发
弹性表面波并使其在压电性材料基板上传播。并且，能够从在传播方向上设置的输出侧的
IDT电极以电信号的形式获取传播来的弹性表面波。

[0068] 构成压电性材料基板1A上的电极10的材质优选为铝、铝合金、铜、金，更优选为铝或铝合金。铝合金优选使用在Al中混有0.3～5重量％的Cu的铝合金。在这种情况下，可以使
用Ti、Mg、Ni、Mo、Ta来代替Cu。

[0069] 实施例

[0070] (实施例1)

[0071] 按照参照图1～图4所说明的方法，制作接合体8A。

[0072] 具体而言，准备出厚度为200μm且两面被研磨为镜面的42Y切割X传播LiTaO3基板(压电性材料基板)1和厚度为675μm的高电阻(>2kΩ·cm)Si(100)基板(支撑基板)3。基板
尺寸均为150mm。

[0073] 接下来，对支撑基板3的表面3a进行喷砂加工。喷砂加工剂使用#6000的氧化铝粒子。该氧化铝粒子的平均粒径为2um。使喷砂枪与晶片平行地移动，并利用自动机进行加工，
从而对晶片整面进行加工。加工后的支撑基板3的表面的Ra为1.2nm。

[0074] 将支撑基板3的表面3a清洗后，利用溅射装置将包含氧化硅的接合层4成膜。此时的接合层4的厚度为540nm。对成膜后的氧化硅的表面进行CMP加工以使Ra成为0.3nm，制成
接合面4a。接下来，将压电性材料基板1的接合面1a以及支撑基板3上的接合层4的接合面4a
分别进行清洗及表面活化。具体而言，实施使用了纯水的超声波清洗，通过旋干使基板表面
干燥。接下来，将清洗后的支撑基板3导入至等离子体活化腔室，利用氮气等离子体于30℃
将接合面4a活化。另外，同样地将压电性材料基板1导入至等离子体活化腔室，利用氮气等
离子体于30℃将接合面1a表面活化。表面活化时间为40秒，能量为100W。出于将表面活化中
所附着的微粒除去的目的，再次实施与上述相同的超声波清洗、旋干。

[0075] 接下来，进行各基板1、3的对位，于室温使两个基板1、3的活化后的接合面5、6彼此接触。使压电性材料基板1侧朝上进行接触。结果，观察到基板彼此的密合扩展的情况(所谓
的键合波)，能够确认良好地进行了预接合。接下来，出于增加接合强度的目的，将接合体放
入氮气氛的烘箱中，于150℃保持10小时。对加热后的接合体8的压电性材料基板1的表面1b
进行磨削加工、精研加工、以及CMP加工，使得压电性材料基板1A的厚度为1μm。

[0076] 接下来，将研磨后的接合体芯片放入烘箱内，在320℃的气氛中放置2小时。从烘箱中取出，结果确认没有观察到破损、剥离。

[0077] 另外，将得到的接合体芯片切断，利用透射型电子显微镜以以下的条件拍摄切截面的照片，结果得到以下的结果。

[0078] 测定条件：加速电压200kV

[0079] 装置：日立高新技术制H‑9500

[0080] 倍率：10万倍

[0081] 测定结果：

[0082] 得到图7、图8所示的形态的截面照片。具体的形态如下。

[0083] 凹部12的深度d：125nm

[0084] 凹部12的宽度w：340nm

[0085] 结构缺陷部13的长度T：430nm

[0086] (实施例2)

[0087] 在实施例1中，代替喷砂加工，将支撑基板3的表面3a利用#8000的磨削磨石加工成深度2μm的程度。除此以外，与实施例1同样地制作接合体芯片。

[0088] 接下来，将研磨后的接合体芯片放入烘箱内，在320℃的气氛中放置2小时。从烘箱中取出，结果确认没有观察到破损、剥离。

[0089] 另外，将得到的接合体芯片切断，利用透射型电子显微镜拍摄切截面的照片，结果得到以下的结果。

[0090] 测定结果：

[0091] 得到图5、图6所示的形态的截面照片。具体的形态如下。

[0092] 凹部12的深度d：70～190nm

[0093] 凹部12的宽度w：90～350nm

[0094] 结构缺陷部13的长度T：170～380nm

[0095] 不过，在凹部12的深度为70nm的凹部12上没有观察到结构缺陷部13。

[0096] (比较例1)

[0097] 实施例1中，没有进行支撑基板3的表面3a的喷砂加工。支撑基板3的表面3a的Ra为0.2nm。除此以外，与实施例1同样地制作接合体芯片。

[0098] 接下来，将研磨后的接合体芯片放入烘箱内，在260℃的气氛中放置2小时。从烘箱中取出，结果，沿着压电性材料基板1A的接合面5与接合层4的接合面6的界面发生剥离，产
生空隙。

[0099] 另外，将得到的接合体芯片切断，利用透射型电子显微镜拍摄切截面的照片，结果，没有观察到结构缺陷部13。