一种半导体结构的制备方法

摘要

本发明公开了一种半导体结构的制备方法，至少包括以下步骤：提供一基板；形成金属介电层于所述基板上，所述金属介电层中具有金属结构；形成多层介质层于所述金属介电层上；在所述多层介质层上形成孔洞，所述孔洞对位于所述金属结构，且所述孔洞的底部与所述金属结构间隔有距离；利用高分子材料填充所述孔洞，形成孔洞填充层；形成图案化的光阻层于所述孔洞填充层上；进行刻蚀步骤，移除部分介质层和所述孔洞填充层，形成第一通孔和第二通孔，所述第一通孔和所述第二通孔连通，所述第一通孔的宽度大于所述第二通孔的宽度；加深所述第二通孔至所述金属介电层。本发明能简化生产工艺，提高生产效率。

权利要求

1.一种半导体结构的制备方法，其特征在于，至少包括以下步骤：提供一基板；

形成金属介电层于所述基板上，所述金属介电层中具有金属结构，所述金属结构为间隔排列的铜导线结构；

形成第一介质层于所述金属介电层上；形成第二介质层于所述第一介质层上；形成第三介质层于所述第二介质层上，形成第四介质层于所述第三介质层上，形成第五介质层于所述第四介质层上；

于所述第五介质层、所述第四介质层、所述第三介质层、所述第二介质层和所述第一介质层上形成孔洞，所述孔洞对位于所述金属结构，且所述孔洞的底部与所述金属结构间隔有距离；

利用高分子材料填充所述孔洞，形成孔洞填充层；

形成图案化的光阻层于所述孔洞填充层上；

进行干刻蚀步骤，移除所述第五介质层、所述第四介质层，至所述第三介质层表面；

继续向所述第二介质层干刻蚀，其中，刻蚀距离为所述第二介质层厚度的一半，同时所述孔洞内的剩余的所述孔洞填充层被移除，移除所述孔洞填充层的干刻蚀条件为选择对所述孔洞填充层和所述第四介质层、所述第三介质层的刻蚀选择比大于10，形成第一通孔和第二通孔，所述第一通孔和所述第二通孔连通，所述第一通孔的宽度大于所述第二通孔的宽度，所述第一通孔的底部与所述第一介质层的距离为2200埃-2300埃，所述第二通孔的宽度为150纳米-180纳米，所述第一通孔的宽度为160纳米-190纳米；

加深所述第二通孔至所述金属介电层；

其中，所述高分子材料的黏度为2.3 4.1mm2/s；

~

所述第一介质层为掺杂碳化硅薄膜层，所述第一介质层的厚度为500埃-700埃；

所述第二介质层与所述第四介质层为硅酸四乙酯层，所述第二介质层的厚度为2200埃-3200埃，所述第四介质层的厚度为3600埃-4400埃；

所述第三介质层为氮化硅层，所述第三介质层的厚度为450纳米-550纳米；

所述第五介质层为氮氧化硅层。

2.根据权利要求1所述的制备方法，其特征在于，位于所述孔洞外的所述孔洞填充层的厚度小于或等于所述第五介质层的厚度。

3.根据权利要求1所述的制备方法，其特征在于，所述基板为晶圆，或者为包含有元件或电路的半导体结构。

说明书

一种半导体结构的制备方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种半导体结构的制备方法。

背景技术

[0002] 目前，例如在大马士革互联结构的制备过程中，通常用半导体中的下层材料（under layer，UL），例如底部抗反射涂层（bottom anti-reflective coating ，BARC）来填充孔洞，利用这些材料填充孔洞后，形成的填充层的厚度较高，而且由于这种材料本身的黏度较大，质地较软，无法在其上直接形成光阻层，还需要将填充层进行刻蚀处理，并向所述孔洞中继续刻蚀一定深度，这样，在孔洞上形成了光阻层，从而便于进行后续的刻蚀工艺，但这样操作无疑增加了工艺步骤，过程较复杂，成本较高。

发明内容

[0003] 鉴于上述现有技术的缺陷，本发明提出一种半导体结构的制备方法，通过使用例如高分子材料来填充孔洞，能在所述高分子上直接形成光阻层（高分子材料充当底部抗反射涂层），从而省略了还要刻蚀孔洞填充层这个步骤，即回刻蚀步骤，简化了工艺，提高了生产效率。

[0004] 为实现上述目的及其他目的，本发明提供一种半导体结构的制备方法，至少包括如下步骤：

[0005] 提供一基板；

[0006] 形成金属介电层于所述基板上，所述金属介电层中具有金属结构；

[0007] 形成多层介质层于所述金属介电层上；

[0008] 在所述多层介质层上形成孔洞，所述孔洞对位于所述金属结构，且所述孔洞的底部与所述金属结构间隔有距离；

[0009] 利用高分子材料填充所述孔洞，形成孔洞填充层；

[0010] 形成图案化的光阻层于所述孔洞填充层上；

[0011] 进行刻蚀步骤，移除部分介质层和所述孔洞填充层，形成第一通孔和第二通孔，所述第一通孔和所述第二通孔连通，所述第一通孔的宽度大于所述第二通孔的宽度；

[0012] 加深所述第二通孔至所述金属介电层；

[0013] 其中，所述高分子材料的黏度为2.3 4.1mm2/s。~

[0014] 在一实施例中，所述位于孔洞外的所述孔洞填充层的厚度小于或等于所述多层介质层中位于顶端的所述介质层的厚度。

[0015] 在一实施例中，所述第二通孔的宽度为150纳米-180纳米，所述第一通孔的宽度为160纳米-190纳米。

[0016] 在一实施例中，在所述形成所述多层介质层于所述金属介电层上的步骤中，至少包括形成第一介质层于所述金属介电层上。

[0017] 在一实施例中，所述第一介质层为掺杂碳化硅薄膜层。

[0018] 在一实施例中，所述第一介质层的厚度为500埃-700埃。

[0019] 在一实施例中，所述多层介质层的材质包括掺杂碳化硅薄膜、氮化硅、硅酸四乙酯和氮氧化硅中的一种或多种组合。

[0020] 在一实施例中，所述多层介质层包括五层介质层。

[0021] 在一实施例中，所述基板为晶圆，或者为包含有元件或电路的半导体结构。

[0022] 在一实施例中，所述金属结构为间隔排列的铜导线结构。

[0023] 在一实施例中，在所述形成所述多层介质层于所述金属介电层上的步骤中，包括：

[0024] 形成第一介质层于所述金属介电层上；

[0025] 形成第二介质层于所述第一介质层上；

[0026] 形成第三介质层于所述第二介质层上；

[0027] 形成第四介质层于所述第三介质层上；

[0028] 形成第五介质层于所述第四介质层上。

[0029] 在一实施例中，所述第一介质层为掺杂碳化硅薄膜层，所述第一介质层的厚度为500埃-700埃。

[0030] 在一实施例中，所述第二介质层与所述第四介质层为硅酸四乙酯层，所述第四介质层的厚度大于所述第二介质层的厚度。

[0031] 在一实施例中，所述第二介质层的厚度为2200埃-3200埃。所述第四介质层的厚度为3600埃-4400埃。

[0032] 在一实施例中，所述第三介质层为氮化硅层。所述第三介质层的厚度为450纳米-550纳米。

[0033] 在一实施例中，所述第五介质层为氮氧化硅层。

[0034] 在一实施例中，所述刻蚀步骤为干法刻蚀，采用由HBr、HeHBr、Cl2、O2、N2、NF3、Ar或HeO2和CF4组成中的一种或多种气体作为刻蚀气体。

[0035] 在本发明中，提供一种半导体结构的制备方法，通过使用例如本发明所述的高分子材料来填充孔洞，能在所述高分子上直接形成光阻层，从而省略了还要刻蚀孔洞填充层才能形成光阻层这个步骤，即回刻蚀步骤，简化了工艺，提高了生产效率。本发明适用于制备大马士革结构的过程中，或者制备其它具有孔洞，且需要填充孔洞的半导体结构中。本发明不仅原理易懂，工艺步骤也简单，而且还便于显影工艺。

附图说明

[0036] 图1：本发明一实施例中所述半导体结构的制备方法的流程示意图；

[0037] 图2：本发明一实施例中形成五层介质层的示意图；

[0038] 图3：本发明一实施例中形成所述孔洞的示意图；

[0039] 图4：本发明一实施例中形成所述孔洞填充层的示意图；

[0040] 图5：本发明一实施例中在所述孔洞填充层上形成所述光阻层的示意图；

[0041] 图6：本发明一实施例中进行刻蚀步骤后形成所述第一通孔和所述第二通孔的示意图；

[0042] 图7：本发明一实施例中加深所述第二通孔至所述金属介电层后的示意图。

[0043] 符号说明

[0044] 101、基板；102、金属介电层；103、第一介质层；104、第二介质层；105、第三介质层；106、第四介质层；107、第五介质层；108、孔洞；109、孔洞填充层；110、第一通孔；111、第二通孔；120、光阻层。

具体实施方式

[0045] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

[0046] 需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

[0047] 在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。

[0048] 本发明通过使用例如高分子材料来填充孔洞，能在所述高分子上直接形成光阻层，从而省略了还要刻蚀孔洞填充层才能形成光阻层这个步骤，即回刻蚀步骤，简化了工艺，提高了生产效率。

[0049] 请参阅图1所示，本发明提供一种半导体结构的制备方法，其至少包括以下步骤：

[0050] S1、提供一基板；

[0051] S2、形成金属介电层于所述基板上，所述金属介电层中具有金属结构；

[0052] S3、形成多层介质层于所述金属介电层上；

[0053] S4、在所述多层介质层上形成孔洞，所述孔洞对位于所述金属结构，且所述孔洞的底部所述金属结构间隔有距离；

[0054] S5、利用高分子材料填充所述孔洞，形成孔洞填充层；

[0055] S6、形成图案化的光阻层于所述孔洞填充层上；

[0056] S7、进行刻蚀步骤，移除部分介质层和所述孔洞填充层，形成第一通孔和第二通孔，所述第一通孔和所述第二通孔连通，所述第一通孔的宽度大于所述第二通孔的宽度；

[0057] S8、加深所述第二通孔至所述金属介电层。

[0058] 具体的，在步骤S1中，请参阅图1和图2所示，所述基板101例如为一晶圆衬底或者为包含有元件或电路的半导体结构。所述晶圆衬底100可以为单晶硅、多晶硅、碳化硅或者锗硅化合物，也例如是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还例如为其它的材料，例如砷化镓等Ⅲ、Ⅴ族化合物等半导体材质。在所述晶圆衬底形成有源电路，包括有源区以及各种掺杂区，例如N 阱、P 阱以及轻掺杂源/漏区，此外，还有其他各种元件隔离，例如浅沟槽隔离结构(shallow trench isolation，STI) 等用以形成半导体器件的必要结构。

[0059] 具体的，在步骤S2中，请参阅图2所示，所述金属结构1021例如为间隔排列的铜导线结构。

[0060] 具体的，在步骤S3中，请参阅图1和图2所示，形成多层介质层的方法例如是采用原子层沉积法（ALD），在其它一些实施例中，还可以实施例如湿氧化、物理气相沉积法（PVD）、化学气相沉积法（CVD）、远程等离子体CVD（RPCVD）、等离子体增强CVD（PECVD）、金属有机CVD（MOCVD）、溅射、电镀及其他合适的工艺和/或它们的组合。具体的，若采用化学气相沉积法（CVD），则例如采用常压化学气相淀积（APCVD）、低压化学气相淀积（LPCVD）或等离子增强化学气相淀积（PECVD）中的一种。

[0061] 具体的，在步骤S3中，请参阅图1和图2所示，在形成所述多层介质层于所述金属介电层102上的步骤中，例如包括以下步骤：形成第一介质层103(又称阻挡层)于所述金属介电层102上，形成第二介质层104于所述第一介质层103上，形成第三介质层105（也称阻挡层）于所述第二介质层104上，形成第四介质层106于所述第三介质层105上，形成第五介质层107（又称抗反射涂层）于所述第四介质层106上。其中，形成所述第一介质层103、所述第二介质层104、所述第三介质层105、所述第四介质层106和所述第五介质层107的形成方法例如是采用原子层沉积法（ALD），在其它一些实施例中，还可以实施例如湿氧化、物理气相沉积法（PVD）、化学气相沉积法（CVD）、远程等离子体CVD（RPCVD）、等离子体增强CVD（PECVD）、金属有机CVD（MOCVD）、溅射、电镀及其他合适的工艺和/或它们的组合。具体的，若采用化学气相沉积法（CVD），则例如采用常压化学气相淀积（APCVD）、低压化学气相淀积（LPCVD）或等离子增强化学气相淀积（PECVD）中的一种。

[0062] 具体的，在步骤S3中，请参阅图1和图2所示，所述第一介质层103例如为掺杂碳化硅薄膜层，所述第一介质层106的厚度为500埃-700埃，具体的，例如为500埃，550埃，580埃，600埃，650埃，680埃，700埃，或者为其它适用于本发明的厚度。所述第二介质层104与所述第四介质层106例如为硅酸四乙酯层，所述硅酸四乙酯层例如包括以四乙氧基硅烷（TEOS）和臭氧为反应气体所形成的氧化材料。所述第四介质层106的厚度大于所述第二介质层104的厚度，其中，例如所述第二介质层104的厚度为2200埃-3200埃，具体的，例如为2200埃，
2500埃，2800埃，3000埃，3200埃，或者为其它适用于本发明的厚度。例如所述第四介质层
106的厚度为3600埃-4400埃，具体的，例如为3600埃，3800埃，4000埃，4200埃，4400埃，或者为其它适用于本发明的厚度。所述第二介质层104和所述第四介质层106还可以为碳氧化硅（SICO）或其他低介电常数（低K）的介电材料。

[0063] 具体的，在步骤S4中，请参阅图1至图3所示，例如通过刻蚀工艺，在所述第五介质层107、所述第四介质层106、所述第三介质层105、所述第二介质层104和所述第一介质层103上形成所述孔洞108，所述孔洞108不贯穿所述第一介质层103，即所述孔洞108的底部不接触所述金属结构1021，以保护所述金属结构1021。

[0064] 具体的，在步骤S5中，请参阅图1至图4所示，利用高分子材料填充所述孔洞108，形成孔洞填充层109。所述高分子材料的黏度例如为2.3 4.1mm2/s。本发明的高分子材料的黏~度较小，使用本发明所述的高分子材料来填充所述孔洞108，形成所述孔洞填充层109，可在所述孔洞填充层109上直接形成光阻层，从而便于进行后续的刻蚀步骤，不再需要为了形成所述光阻层120，而进行回蚀所述孔洞填充层109这个步骤，大大简化了生产工艺，提高了生产效率。形成的所述孔洞填充层109中，位于所述孔洞108外的所述孔洞填充层109的厚度也较薄。

[0065] 具体的，在步骤S6中，请参阅图1至图5所示，形成图案化的光阻层于所述孔洞填充层109上，具体的，首先在所述孔洞填充层109上形成光阻层120，通过光刻工艺，使用穿过与所述第一通孔110和所述第二通孔111对应的掩膜图案的电磁辐射（例如紫外光）对所述光阻层120进行曝光（曝光尺寸为所述第一通孔的尺寸大小）。所述光阻层120中的光刻胶被部分的去除，从而，在所述光阻层120中，获得与所述掩膜图案相对应的蚀刻图案。

[0066] 具体的，在步骤S7中，请参阅图1至图6所示，进行刻蚀步骤，所述刻蚀步骤移除部分介质层和所述孔洞填充层109，形成所述第一通孔110和所述第二通孔111，所述第一通孔110和所述第二通孔111连通，所述第一通孔110的宽度大于所述第二通孔111的宽度。具体的，在一实施例中，例如移除所述第五介质层107和所述第四介质层106，至所述第三介质层
105表面，当刻蚀到所述第三介质层105时，会继续向所述第二介质层104刻蚀一段距离，该距离例如为所述第二介质层104厚度的一半，同时所述孔洞108内的剩余的所述孔洞填充层
109也会被移除，形成所述第二通孔111，即例如选择对所述孔洞填充层109和所述第四介质层106和所述第三介质层105具有高刻蚀选择比的干法刻蚀条件，例如选择高刻蚀选择比大于10的干法刻蚀条件，从而获得所述第一通孔110和所述第二通孔111，所述刻蚀步骤例如为干法刻蚀，采用由HBr、HeHBr、Cl2、O2、N2、NF3、Ar或HeO2和CF4组成中的一种或多种气体作为刻蚀气体，所述刻蚀气体对所述孔洞填充层109的刻蚀速率大于所述多层介质层的刻蚀速率。

[0067] 具体的，在步骤S7中，请参阅图1至图6所示，蚀刻所述第五介质层107，所述第四介质层106和所述第三介质层105以及所述孔洞填充层109，获得与所述光阻层中的所述蚀刻图案相对应的所述第一通孔110。当所述刻蚀步骤刻蚀到所述第三介质层105时，获得所述第一通孔110和所述第二通孔111，且所述第一通孔110与所述第二通孔111连通，此时，所述第一通孔110的宽度大于所述第二通孔111的宽度，所述第一通孔111的宽度例如为160-190纳米，例如160纳米，175纳米，180纳米，185纳米和190纳米。所述第二通孔111的宽度例如为150-180纳米，例如150纳米，155纳米，160纳米，165纳米，170纳米，180纳米。在一实施例中，当所述第一通孔110的宽度为175纳米时，所述第二通孔111的宽度要小于180纳米。当所述第二通孔111的宽度为175纳米时，所述第二通孔110的宽度要大于175纳米。所述第一通孔
110的底部与所述第一介质层103的距离例如为2200埃-2300埃。

[0068] 具体的，在步骤S8中，请参阅图1至图7所示，加深（即继续刻蚀）所述第二通孔111至所述金属介电层102。刻蚀所述第二通孔111，移除位于所述第二通孔111内的所述第一介质层103，使所述第二通孔111加深直至完全暴露所述金属介电层102，这是为了和金属相连，刻蚀工艺例如为干蚀刻工艺、湿蚀刻工艺或等离子体蚀刻工艺，在一些实施例中，通过将源气体CH2F2和/或CHF3与氮气、氩气和/或氦气一起使用来实施蚀刻工艺，在其他实施例中，还可以将C4F6和/或C4F8的蚀刻化学物质与CF4等离子体源气体一起用于实施刻蚀工艺。

[0069] 请参阅图1至图7所示，在一实施例中，所述半导体结构的制备方法例如应用于金属铜大马士革互联结构的制造方法中，具体的，在所述基板101上形成具有多个铜导线结构的金属介电层102，在所述金属介电层102上形成多个介质层，然后在所述多个介质层上形成多个所述孔洞108，利用本发明所述的高分子材料填充所述孔洞108，形成孔洞填充层109，在所述孔洞填充层109上形成图案化光阻层，进行刻蚀步骤，所述刻蚀步骤移除部分介质层和所述孔洞填充层109，形成所述第一通孔110和第二通孔111，所述第一通孔110和所述第二通孔111连通，所述第一通孔110的宽度大于所述第二通孔111的宽度，所述刻蚀步骤在所述金属介电层102上形成多个上述通孔结构，至此，所述金属铜大马士革互联结构的制造方法即运用了本发明所述的方法，简化了金属铜大马士革互联结构的制造工艺，提高了生产效率，同时也节约了成本。

[0070] 综上所述，在本发明中，提供一种半导体结构的制备方法，通过使用本发明所述的高分子材料来填充孔洞，形成孔洞填充层，利用本发明所述的高分子特有的黏度和硬度等性能，能在所述孔洞填充层上直接形成光阻层，从而省略了还要刻蚀孔洞填充层这个步骤，即回刻蚀步骤，简化了工艺，提高了生产效率。具体的，利用本发明所述的高分子不仅能很好地填充孔洞，形成的孔洞填充层厚度较薄，黏度较低，能在其上直接形成光阻层，不仅省略了还要刻蚀孔洞填充层这个步骤，即回刻蚀步骤，还便于后续直接进行刻蚀工艺。本发明适用于制备大马士革结构的过程中，或者制备其它具有孔洞，且需要填充孔洞的半导体结构中。本发明不仅原理易懂，工艺步骤简单，而且还便于显影工艺。

[0071] 以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

[0072] 除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。