一种半导体结构及其制造方法

摘要

本发明提出一种半导体结构及其制造方法，包括：提供一衬底，所述衬底上包括垫氧化层和垫氮化层；形成多个沟槽于所述衬底中；形成填充层于所述沟槽中，且所述填充层覆盖所述垫氮化层；对所述填充层进行平坦化处理，以暴露出所述垫氮化层；通过湿法刻蚀移除部分所述填充层和所述垫氮化层，以形成多个浅沟槽隔离结构，所述浅沟槽隔离结构将所述衬底隔离成多个有源区，所述浅沟槽隔离结构顶部靠近所述有源区的区域具有凹陷结构；形成多晶硅层于所述衬底上，以在所述凹陷结构内形成多晶硅侧墙；移除所述垫氧化层，以暴露出所述衬底，并将所述衬底放置在炉体内，以对所述多晶硅侧墙和暴露的所述衬底进行氧化。本发明提出的半导体结构可以避免漏电。

权利要求

1.一种半导体结构的制造方法，其特征在于，包括：提供一衬底，所述衬底上包括垫氧化层和垫氮化层；

形成多个沟槽于所述衬底中；

形成填充层于所述沟槽中，且所述填充层覆盖所述垫氮化层；

对所述填充层进行平坦化处理，以暴露出所述垫氮化层；

通过湿法刻蚀移除部分所述填充层和所述垫氮化层，以形成多个浅沟槽隔离结构，所述浅沟槽隔离结构将所述衬底隔离成多个有源区，所述浅沟槽隔离结构顶部靠近所述有源区的区域具有凹陷结构；

形成多晶硅层于所述衬底上，以在所述凹陷结构内形成多晶硅侧墙，所述多晶硅侧墙覆盖所述凹陷结构；

移除所述垫氧化层，以暴露出所述衬底，并将所述衬底放置在炉体内，以对所述多晶硅侧墙和暴露的所述衬底进行氧化；

其中，所述多晶硅侧墙的厚度小于暴露出的所述衬底被氧化的深度；

其中，暴露的所述衬底被氧化后，形成栅极氧化层；

其中，所述多晶硅侧墙被氧化成氧化层，所述栅极氧化层接触所述氧化层；

其中，所述多晶硅层内包括氧化夹层。

2.根据权利要求1所述的制造方法，其特征在于，通过干法刻蚀工艺形成所述沟槽，所述沟槽从所述垫氮化层延伸至所述衬底中。

3.根据权利要求1所述的制造方法，其特征在于，形成所述填充层的步骤包括：将所述衬底放置在腔体内；

向所述腔体内通入含硅前驱体和含氧前驱体，并对所述腔体进行加热，以形成所述填充层。

4.根据权利要求1所述的制造方法，其特征在于，通过化学机械研磨工艺对所述填充层进行平坦化处理。

5.根据权利要求1所述的制造方法，其特征在于，通过氢氟酸溶液移除部分所述填充层和所述垫氮化层。

6.根据权利要求1所述的制造方法，其特征在于，形成多晶硅层于所述衬底上，以在所述凹陷结构内形成多晶硅侧墙的步骤包括：通过化学气相沉积工艺在所述衬底上形成所述多晶硅层，所述多晶硅层覆盖所述有源区和所述浅沟槽隔离结构；

通过干法刻蚀工艺移除位于所述有源区上及所述浅沟槽隔离结构顶部的所述多晶硅层，保留位于所述凹陷结构内的所述多晶硅层，以形成所述多晶硅侧墙。

7.根据权利要求6所述的制造方法，其特征在于，所述干法刻蚀工艺以所述垫氧化层为刻蚀停止层。

8.根据权利要求1所述的制造方法，其特征在于，所述凹陷结构与所述有源区之间还具有部分所述填充层。

9.根据权利要求1-8任一所述的制造方法形成的半导体结构，其特征在于，包括：衬底；

多个浅沟槽隔离结构，位于所述衬底中，所述多个浅沟槽隔离结构在所述衬底内隔离出多个有源区；

栅极氧化层，位于所述有源区上。

说明书

一种半导体结构及其制造方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

[0002] 在当前的亚微米工艺中，浅沟槽隔离技术被普遍应用。浅沟槽隔离技术明显缩减了隔离区域的面积，提供了极小的有源区侵入及更平坦的表面。但由于局部应力集中，很容易会在浅沟槽隔离结构的界面处(SiO2接近硅的有源区域)的角边缘过度腐蚀填充的氧化层而形成一凹陷区，一般称为“Divot”。这种“Divot”现象导致晶体管栅极在跨越浅沟槽隔离结构与有源区域时，组成栅极的多晶硅会填入Divot区域，而在该处产生一个寄生器件。因为这个寄生晶体管的开启电压比原来设计的正常晶体管的开启电压低很多，在正常晶体管操作时会产生额外的漏电。

发明内容

[0003] 鉴于上述现有技术的缺陷，本发明提出一种半导体结构的制造方法，以解决浅沟槽隔离结构上出现凹陷区的问题，避免半导体结构出现漏电现象。

[0004] 为实现上述目的及其他目的，本发明提出一种半导体结构的制造方法，包括：

[0005] 提供一衬底，所述衬底上包括垫氧化层和垫氮化层；

[0006] 形成多个沟槽于所述衬底中；

[0007] 形成填充层于所述沟槽中，且所述填充层覆盖所述垫氮化层；

[0008] 对所述填充层进行平坦化处理，以暴露出所述垫氮化层；

[0009] 通过湿法刻蚀移除部分所述填充层和所述垫氮化层，以形成多个浅沟槽隔离结构，所述浅沟槽隔离结构将所述衬底隔离成多个有源区，所述浅沟槽隔离结构顶部靠近所述有源区的区域具有凹陷结构；

[0010] 形成多晶硅层于所述衬底上，以在所述凹陷结构内形成多晶硅侧墙，所述多晶硅侧墙覆盖所述凹陷结构；

[0011] 移除所述垫氧化层，以暴露出所述衬底，并将所述衬底放置在炉体内，以对所述多晶硅侧墙和暴露的所述衬底进行氧化；

[0012] 其中，所述多晶硅侧墙的厚度小于暴露出的所述衬底被氧化的深度。

[0013] 进一步地，通过干法刻蚀工艺形成所述沟槽，所述沟槽从所述垫氮化层延伸至所述衬底中。

[0014] 进一步地，形成所述填充层的步骤包括：

[0015] 将所述衬底放置在腔体内；

[0016] 向所述腔体内通入含硅前驱体和含氧前驱体，并对所述腔体进行加热，以形成所述填充层。

[0017] 进一步地，通过化学机械研磨工艺对所述填充层进行平坦化处理。

[0018] 进一步地，通过氢氟酸溶液移除部分所述填充层和所述垫氮化层。

[0019] 进一步地，形成多晶硅层于所述衬底上，以在所述凹陷结构内形成多晶硅侧墙的步骤包括：

[0020] 通过化学气相沉积工艺在所述衬底上形成所述多晶硅层，所述多晶硅层覆盖所述有源区和所述浅沟槽隔离结构；

[0021] 通过干法刻蚀工艺移除位于所述有源区上及所述浅沟槽隔离结构顶部的所述多晶硅层，保留位于所述凹陷结构内的所述多晶硅层，以形成所述多晶硅侧墙。

[0022] 进一步地，所述干法刻蚀工艺以所述垫氧化层为刻蚀停止层。

[0023] 进一步地，暴露的所述衬底被氧化后，形成栅极氧化层。

[0024] 进一步地，所述凹陷结构与所述有源区之间还具有部分所述填充层。

[0025] 进一步地，本发明还提出一种半导体结构，包括：

[0026] 衬底；

[0027] 多个浅沟槽隔离结构，位于所述衬底中，所述多个浅沟槽隔离结构在所述衬底内隔离出多个有源区；

[0028] 栅极氧化层，位于所述有源区上。

[0029] 综上所述，本发明提出一种半导体结构及其制造方法，在制造浅沟槽隔离结构时，湿法刻蚀过程的中，会在浅沟槽隔离结构靠近有源区的区域形成凹陷结构，通过在凹陷结构内形成多晶硅侧墙，当对衬底进行氧化时，多晶硅侧墙被氧化成氧化物，因此可以将凹陷结构覆盖，也就是将凹陷结构填满；因此当衬底上再次执行沉积多晶硅形成栅极时，形成栅极的多晶硅无法填充在凹陷结构内，因此可以避免半导体结构出现漏电现象。同时通过本发明形成的浅沟槽隔离结构具有良好的隔离效果。

附图说明

[0030] 图1：本实施例提出的半导体结构的制造方法流程图。

[0031] 图2：步骤S1对应的结构图。

[0032] 图3：光刻胶的结构图。

[0033] 图4：步骤S2对应的结构图。

[0034] 图5：步骤S3对应的结构图。

[0035] 图6：步骤S4对应的结构图。

[0036] 图7：移除垫氧化层的结构图。

[0037] 图8：步骤S5对应的结构图。

[0038] 图9：步骤S6对应的结构图。

[0039] 图10：形成多晶硅侧墙的结构图。

[0040] 图11：移除垫氧化层的结构图。

[0041] 图12：步骤S7对应的结构图。

[0042] 符号说明

[0043] 101：衬底，102：垫氧化层，103：垫氮化层，103a：成图案化的光刻胶层，103b：开口，104：沟槽，105：填充层，106：浅沟槽隔离结构，107：凹陷结构，108：多晶硅层，109：多晶硅侧墙，110：氧化层，111：栅极氧化层，AA：有源区。

具体实施方式

[0044] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

[0045] 需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

[0046] 如图1所示，本实施例提出一种半导体结构的制造方法，包括：

[0047] S1：提供一衬底，所述衬底上包括垫氧化层和垫氮化层；

[0048] S2：形成多个沟槽于所述衬底中；

[0049] S3：形成填充层于所述沟槽中，且所述填充层覆盖所述垫氮化层；

[0050] S4：对所述填充层进行平坦化处理，以暴露出所述垫氮化层；

[0051] S5：通过湿法刻蚀移除部分所述填充层和所述垫氮化层，以形成多个浅沟槽隔离结构，所述浅沟槽隔离结构将所述衬底隔离成多个有源区，所述浅沟槽隔离结构顶部靠近所述有源区的区域具有凹陷结构；

[0052] S6：形成多晶硅层于所述衬底上，以在所述凹陷结构内形成多晶硅侧墙；

[0053] S7：移除所述垫氧化层，以暴露出所述衬底，并将所述衬底放置在炉体内，以对所述多晶硅侧墙和暴露的所述衬底进行氧化；其中，所述多晶硅侧墙的厚度小于暴露出的所述衬底被氧化的深度。

[0054] 如图2所示，在步骤S1中，首先提供一衬底101，以为后续工艺提供操作平台，所述衬底101的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，所述衬底101还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

[0055] 如图2所示，在本实施例中，首先对衬底101表面进行清洗，去除衬底101表面的杂质颗粒或其它污染物。然后在所述衬底101上形成垫氧化层102，形成所述垫氧化层102的方法可以是高温炉管氧化，快速热氧化，原位水蒸气产生氧化法中的一种。垫氧化层102的厚度可以在500-1000埃。垫氧化层102可以作为衬底101的保护层，在后续工艺中其覆盖的衬底101起到保护作用，避免衬底101受到不必要的损伤。垫氧化层102的材料可以为二氧化硅。

[0056] 如图2所示，在形成垫氧化层102后，在垫氧化层102上形成垫氮化层103。该垫氮化层103的材料可以是氮化硅，氮氧化物或金属氮化物。该垫氮化层103可以通过低压化学气相沉积，次大气压化学气相沉积，常压化学气相沉积，离子体增强化学气相沉积或高密度等离子体化学气相淀积中的一种实施的。该垫氮化层103同时作为化学机械研磨平坦化沟槽中填充的介质材料的停止层。

[0057] 如图3-图4所示，在步骤S2中，首先在所述垫氮化层103上涂覆光刻胶，并通过曝光，显影等光刻工艺处理，使涂覆的光刻胶图案化，以形成图案化的光刻胶层103a，所述图案化的光刻胶层103a具有用于限定衬底101中待形成的沟槽104的开口103b。

[0058] 如图4-图5所示，在本实施例中，通过开口103b定义出沟槽104的位置，也就是通过开口103b向下刻蚀，也就是依次移除位于开口103b下方的垫氮化层103，垫氧化层102和部分衬底101，以在衬底101中形成多个沟槽104。在本实施例中，可以通过干法刻蚀依次移除垫氮化层103，垫氧化层102和部分衬底101，也就是以图案化的光刻胶层103a为掩膜层，依次刻蚀垫氮化层103和垫氧化层102，然后去除图案化的光刻胶层103a，然后以垫氮化层103和垫氧化层102为掩膜层，刻蚀衬底101。从图4中可以看出，在衬底101中形成多个沟槽104，图4中显示出两个沟槽104。沟槽104从垫氮化层103延伸至衬底101中。沟槽104的形状为上宽下窄的倒梯形，也就是沟槽104顶部的宽度大于沟槽104底部的宽度。当然，在一些实施例中，沟槽104的形状还可以为U形。

[0059] 如图3-图4所示，在本实施例中，形成沟槽104的方法可以为等离子体干法刻蚀，所述等离子体干法刻蚀选用的刻蚀气体要使所述沟槽104的侧壁较为光滑，具有较少的晶格缺陷，且使所述沟槽104的底部边角较为平滑，所述刻蚀气体还要使所述沟槽104侧壁具有较为倾斜的轮廓。在本实施例中，将衬底101放置在反应腔体内进行刻蚀作业。所述反应腔内的工艺条件可以如下：反应腔压力介于5mTorr～30mTorr(例如为10mTorr、15mTorr、25mTorr等)；射频源功率介于400W～1000W(例如为500W、600W、750W、800W、900W等)，射频偏压功率介于600W～1200W(例如为700W、750W、800W、900W、1000W)等，刻蚀气体包括CF4以及惰性气体(例如为He和/或Ar)，CF4的流速介于20sccm～60sccm (例如30sccm、40sccm、
50sccm等)  ，所述惰性气体的流速介于100sccm～300sccm(例如为120sccm、150sccm、
200sccm等)，刻蚀时间为5s～10s。需要说明的是，图3中的竖直箭头表示刻蚀的方向。

[0060] 如图5所示，在步骤S3中，在形成沟槽104之后，可以通过等离子体增强化学气相沉积工艺在沟槽104中形成填充层105。填充层105覆盖沟槽104的底部和侧壁，并且填充层105覆盖垫氮化层103。本实施例例如将衬底101放在腔体内，然后向腔体内通入含硅前驱体和含氧前驱体，然后进行加热，使得含硅前驱体和含氧前驱体形成等离子体，然后进行反应，在沟槽104形成填充层105。在本实施例中，含硅前驱体可以为正硅酸乙酯，含氧前驱体可以为臭氧，含氧前躯体和含硅前驱体的流量比例可以大于20：1。当然，在一些实施例中，还可以先对沟槽104的侧壁及顶角进行热氧化，以在所述沟槽104中形成热氧化侧壁及热氧化圆化顶角，以提高隔离性能，然后再通过等离子体增强化学气相沉积工艺在沟槽104和垫氮化层103上形成填充层105。所述填充层105的材料可以包括二氧化硅，氮化硅，氮氧化硅等。在一些实施例中，填充层105还可以称为隔离介质层或隔离氧化层。

[0061] 如图6所示，在步骤S4中，在形成填充层105还位于垫氮化层103上，因此还可以通过化学机械研磨工艺将位于垫氮化层103上的填充层105移除掉，也就是对填充层105进行平坦化处理。在本实施例中，在进行平坦化处理过程中，以垫氮化层103作为研磨的停止层。例如将该衬底101放置在研磨头上，使得衬底101与研磨垫接触，然后对衬底101上的填充层
105进行研磨，以暴露出垫氮化层103。

[0062] 如图6-图7所示，在步骤S5中，在平坦化处理之后，首先通过湿法刻蚀移除部分填充层105，然后在通过湿法刻蚀移除垫氮化层103。在本实施例中，例如通过稀释的氢氟酸将位于沟槽顶部的填充层105移除掉，然后在通过稀释的氢氟酸将垫氮化层103移除掉。在本实施例中，在移除掉垫氮化层103之后，暴露出垫氧化层102。由于湿法刻蚀仅移除掉部分高度的填充层105，因此刻蚀之后的填充层105的高度突出于垫氧化层102，因此填充层105的顶部和垫氧化层102的上表面形成台阶（step）。在本实施例中，通过控制湿法刻蚀的时间，因此可以控制台阶的高度。

[0063] 如图8所示，在本实施例中，在移除掉垫氮化层103之后，形成浅沟槽隔离结构106，例如显示出两个浅沟槽隔离结构106。当然，还可以显示出更多个浅沟槽隔离结构106。由于浅沟槽隔离结构106内的填充层105为绝缘材料，因此浅沟槽隔离结构106在衬底101中隔离出多个有源区AA，相邻两个浅沟槽隔离结构106之间的区域即为有源区AA。图8中显示出一个有源区AA。需要说明的是，在湿法刻蚀移除垫氮化层103时，由于过度刻蚀，在浅沟槽隔离结构106的顶部靠近有源区AA的区域形成凹陷结构107，凹陷结构107的深度例如为20-30埃。凹陷结构107与有源区AA之间还保留有较薄的填充层105。同时由于凹陷结构107的存在，如果在凹陷结构107内形成多晶硅后，会导致器件产生漏电，因此，后续步骤需要在该凹陷结构107填充绝缘材料，以防止漏电。

[0064] 如图9所示，在步骤S6中，首先通过化学气相沉积工艺在衬底101上形成多晶硅层108，多晶硅层108位于垫氧化层102上；也就是说多晶硅层108位于有源区AA上，同时还位于浅沟槽隔离结构106上，同时多晶硅层108还位于凹陷结构107内。多晶硅层108的厚度例如为40-100埃，例如为50埃。从图9中可以看出，该多晶硅层108填满或基本填满凹陷结构107。

[0065] 如图9所示，在本实施例中，可例如通过低压化学气相沉积工艺，在垫氮化层102上形成多晶硅层108。低压化学气相沉积工艺的工艺参数可以为：反应腔温度范围例如为600-650℃，反应腔压力例如为250-300mtorr，硅烷的流量例如为150-170sccm。通过低压化学气相沉积工艺沉积的多晶硅层108的晶粒小，结构致密。当然，在一些实施例中，还可以通过常压化学气相淀积工艺形成多晶硅层108，但是通过常压化学气相沉积工艺形成的多晶硅层
108的结构不够致密，多晶硅层108内的含氧量较高，存在一定的氧化夹层，该氧化夹层有利于多晶硅层108的氧化。

[0066] 如图9-图10所示，在形成多晶硅层108之后，还可以通过干法刻蚀将位于有源区AA上的多晶硅层108，以及将位于浅沟槽隔离结构106上的多晶硅层108移除掉，且保留凹陷结构107的多晶硅层108，经过刻蚀之后，位于凹陷结构107内的多晶硅层108变成多晶硅侧墙109，多晶硅侧墙109同样位于凹陷结构107内，且多晶硅侧墙109基本填满凹陷结构107。在本实施例中，经过干法刻蚀之后，暴露出垫氧化层102和浅沟槽隔离结构106的顶部。

[0067] 如图9所示，在一些实施例中，还使用二氧化硅替换多晶硅层，然后进行刻蚀只保留位于凹陷结构107内的二氧化硅，但是在进行刻蚀过程中，还有可能再次出现凹陷结构107。

[0068] 如图10所示，在一些实施例中，还可以直接在凹陷结构107内沉积绝缘材料，从而填满该凹陷结构107，例如沉积二氧化硅。但是直接沉积二氧化硅材料，需要多一次光罩制程，成本增加。

[0069] 如图11-图12所示，在步骤S7中，首先通过湿法刻蚀将垫氧化层102移除掉，以暴露出衬底101的表面，也就是暴露出有源区AA。在本实施例中，例如通过稀释的氢氟酸将垫氧化层102移除掉，以暴露出有源区AA。然后将该衬底101放置在炉体内进行氧化，由于有源区AA和多晶硅侧墙109的材料为硅，因此有源区AA表面被氧化成栅极氧化层111，多晶硅侧墙109被氧化成氧化层110。

[0070] 如图12所示，在本实施例中，多晶硅侧墙109被氧化成氧化层110，也就是被氧化成二氧化硅，因此该氧化层110具有绝缘作用，该氧化层110填充在凹陷结构107内，因此当沉积多晶硅材料时，多晶硅材料无法沉积在凹陷结构107内，由此可以避免漏电现象的发生。

[0071] 如图12所示，在本实施例中，有源区AA被暴露后，经过氧化形成栅极氧化层111，由于体积膨胀的作用，因此栅极氧化层111可以和氧化层110接触。需要说明的是，多晶硅侧墙109的厚度可以小于有源区AA被氧化的深度，以此来避免出现漏电现象。如果多晶硅侧墙
109的厚度大于有源区AA被氧化的深度，因此会有部分多晶硅侧墙109无法被氧化，也就是仍有部分多晶硅侧墙109的位于凹陷结构107内。如果再次形成多晶硅材料时，残留在凹陷结构107内的多晶硅有可能与多晶硅材料形成短路，导致漏电的发生。

[0072] 如图12所示，本实施例提出一种半导体结构，包括：衬底101，多个浅沟槽隔离结构106，浅沟槽隔离结构106位于衬底101中，浅沟槽隔离结构106在衬底101内隔离成多个有源区AA，例如图中显示出两个浅沟槽隔离结构106和一个有源区AA。在衬底101上还具有栅极氧化层111，栅极氧化层111位于有源区AA上。

[0073] 如图12所示，在浅沟槽隔离结构106的顶部靠近有源区AA的区域还具有氧化层110，氧化层110通过多晶硅氧化而成。氧化层110与栅极氧化层111接触，浅沟槽隔离结构
106的突出于栅极氧化层111。

[0074] 如图12所示，在一些实施例中，还可以在栅极氧化层111上形成多晶硅层，通过该多晶硅层可以形成栅极结构。

[0075] 如图12所示，在本实施例中，该半导体结构可以用于制造半导体器件，半导体器件可以应用于多种集成电路（IC）中。根据本发明的IC例如是存储器电路，如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM）等等。根据本发明的IC 还可以是逻辑器件，如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM 逻辑集成电路（掩埋式DRAM）、射频电路或任意其他电路器件。根据本发明的IC 芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，例如是射频产品中。

[0076] 综上所述，本发明提出一种半导体结构及其制造方法，在制造浅沟槽隔离结构时，湿法刻蚀过程的中，会在浅沟槽隔离结构靠近有源区的区域形成凹陷结构，通过在凹陷结构内形成多晶硅侧墙，当对衬底进行氧化时，多晶硅侧墙被氧化成氧化物，因此可以将凹陷结构覆盖，也就是将凹陷结构填满；因此当衬底上再次栅极时，组成栅极的多晶硅无法填充在凹陷结构内，因此可以避免半导体结构出现漏电现象。同时通过本发明形成的浅沟槽隔离结构具有良好的隔离效果。

[0077] 在整篇说明书中提到“一个实施例(one  embodiment)”、“实施例(an embodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(in an embodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。

[0078] 还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。

[0079] 另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。

[0080] 如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“一个(a)”、“一个(an)”和“该(the)”包括复数参考物。同样，如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“在…中(in)”的意思包括“在…中(in)”和“在…上(on)”。

[0081] 本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。

[0082] 本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。

[0083] 因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换意在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。

[0084] 以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

[0085] 除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。