驱动背板、发光面板、显示装置以及成型方法

摘要

本发明涉及一种驱动背板、发光面板、显示装置以及成型方法，驱动背板包括：基底；驱动单元，多个驱动单元在基底阵列分布，每个驱动单元用于驱动发光模块；驱动单元包括驱动模块以及过流保护模块，过流保护模块包括极性相反且彼此之间能够形成有耗尽层的第一半导体层以及第二半导体层，发光模块能够与驱动模块以及第一半导体层串联在第一电源端与第二电源端之间并形成通路，第一半导体层与第二半导体层之间的耗尽层的宽度可调，以调节第一半导体层接入通路部分的阻抗。本发明能够调节发光模块所在通路的电流，避免发光模块所在通路的元器件造成损害。

权利要求

1.一种驱动背板，其特征在于，包括：基底；

驱动单元，多个所述驱动单元在所述基底阵列分布，每个所述驱动单元用于驱动发光模块；

所述驱动单元包括驱动模块以及过流保护模块，所述过流保护模块包括极性相反且彼此之间能够形成有耗尽层的第一半导体层以及第二半导体层，所述发光模块能够与所述驱动模块以及所述第一半导体层串联在第一电源端与第二电源端之间并形成通路，所述第一半导体层与所述第二半导体层之间的所述耗尽层的宽度可调，以调节所述第一半导体层接入所述通路部分的阻抗。

2.根据权利要求1所述的驱动背板，其特征在于，所述过流保护模块还包括第一电极以及第二电极，所述第一电极至少部分与所述第一半导体层层叠设置，所述第一电极包括间隔分布且与所述第一半导体层串联的第一电极单元以及第二电极单元，所述第一半导体层通过所述第一电极单元以及所述第二电极单元接入所述通路；

所述第二电极至少部分与所述第二半导体层层叠设置，以向所述第二半导体层施加电压。

3.根据权利要求2所述的驱动背板，其特征在于，所述第一半导体层以及所述第二半导体层在所述基底的厚度方向相互层叠并能够形成所述耗尽层，所述第一电极以及所述第二电极在所述厚度方向相对并通过第一图案化绝缘层绝缘设置，所述第一电极单元与所述第二电极单元同层设置，所述第二电极在所述厚度方向的与所述第二半导体层交叠。

4.根据权利要求3所述的驱动背板，其特征在于，所述驱动模块包括晶体管，所述晶体管的栅极与脉冲宽度调制信号端电连接，所述晶体管的第一极与以及第二极串联至所述通路；

所述晶体管的所述栅极与所述第二电极同层设置，所述第一极以及所述第二极与所述第一电极单元以及所述第二电极单元同层设置。

5.根据权利要求2所述的驱动背板，其特征在于，所述第一半导体层以及所述第二半导体层在与所述基底的厚度方向相交的水平方向相对设置并能够形成所述耗尽层，所述第二电极包括间隔设置并与所述第二半导体层串联的第三电极单元以及第四电极单元，在所述基底的厚度方向，所述第一电极单元与所述第二电极单元间隔且相对设置并通过第一图案化绝缘层分隔，所述第三电极单元与所述第四电极单元间隔且相对设置并通过所述第一图案化绝缘层分隔。

6.根据权利要求5所述的驱动背板，其特征在于，所述第一电极单元与所述第三电极单元同层设置，所述第二电极单元与所述第四电极单元同层设置。

7.根据权利要求6所述的驱动背板，其特征在于，所述驱动模块包括晶体管，所述晶体管的栅极与脉冲宽度调制信号端电连接，所述晶体管的第一极以及第二极串联至所述通路；

所述栅极与所述第二电极单元以及所述第四电极单元同层设置，所述第一极以及所述第二极与所述第一电极单元以及所述第三电极单元同层设置。

8.根据权利要求1所述的驱动背板，其特征在于，所述第一半导体层以及所述第二半导体层的一者为P型半导体且另一者为N型半导体。

9.一种发光面板，其特征在于，包括：如权利要求1至8任意一项所述的驱动背板；

发光模块，多个所述发光模块在所述驱动背板上阵列分布，每个所述发光模块与其中一个所述驱动单元连接。

10.根据权利要求9所述的发光面板，其特征在于，所述发光模块包括一个发光元件；或者，所述发光模块包括串联或并联的两个以上发光元件；

其中，所述发光元件包括迷你发光二极管或微发光二极管。

11.一种显示装置，其特征在于，包括如权利要求9或10所述的发光面板。

12.根据权利要求11所述的显示装置，其特征在于，所述发光面板为直下式背光源；

所述显示装置还包括位于所述发光面板的出光面一侧的显示面板，所述发光面板的所述出光面与所述显示面板的背光侧相对设置。

13.根据权利要求11所述的显示装置，其特征在于，所述发光面板为单一色发光面板；

所述显示装置还包括位于所述发光面板的出光面一侧的彩色滤光片及功能元件。

14.一种驱动背板的成型方法，其特征在于，包括：在基底上形成第一图案化金属层，所述第一图案化金属层至少包括多个第一电极块以及多个第一金属走线；

在所述第一图案化金属层上形成具有第一过孔的第一图案化绝缘层，所述第一电极块通过所述第一过孔暴露；

在各所述第一过孔形成过流保护模块，所述过流保护模块与所述第一电极块连接，所述过流保护模块包括相邻设置且极性相反的第一半导体层以及第二半导体层；

在所述第一图案化绝缘层和所述过流保护模块背离所述基底的一侧形成第二图案化金属层，所述第二图案化金属层至少包括多个第二金属走线和多个第二电极块，各所述第二电极块与自身对应的所述过流保护模块连接；

在所述第二图案化金属层背离所述基底的一侧形成具有第二过孔的第二图案化绝缘层，所述第二电极块及所述第二金属走线通过与自身对应的所述第二过孔暴露，以使所述第二图案化金属层能够至少部分与所述第二图案化绝缘层背离所述基底的一侧的器件电连接。

15.根据权利要求14所述的驱动背板的成型方法，其特征在于，所述在各所述第一过孔形成过流保护模块的步骤包括：

在所述第一图案化绝缘层形成有源层，各所述第一过孔内均填充有所述有源层；

对所述有源层的至少部分进行第一导电类型掺杂，以在各所述第一过孔内形成所述第一半导体层；

对所述有源层的至少部分进行第二导电类型掺杂，以在各所述第一过孔内形成所述第二半导体层。

16.根据权利要求15所述的驱动背板的成型方法，其特征在于，所述在所述第一图案化绝缘层处形成有源层的步骤中，所述有源层至少部分形成于所述第一图案化绝缘层背离所述基底的一侧表面；

所述对所述有源层的至少部分进行第一导电类型掺杂的步骤具体包括，对所述有源层位于各所述第一过孔内的部分以及位于所述第一图案化绝缘层背离所述基底的一侧表面的部分进行第一导电类型掺杂，以形成所述第一半导体层以及有源区；

所述在所述第一图案化绝缘层和所述过流保护模块背离所述基底的一侧形成第二图案化金属层的步骤中，至少部分所述第二金属走线与所述有源区连接，以与部分所述第一金属走线共同形成晶体管。

说明书

驱动背板、发光面板、显示装置以及成型方法

技术领域

[0001] 本发明涉及显示技术领域，特别是涉及一种驱动背板、发光面板、显示装置以及成型方法。

背景技术

[0002] 发光模块如LED(Light Emitting Diode，发光二极管)、mini LED(迷你发光二极管)、micro LED(微发光二极管)在照明以及显示技术领域应用均较为广泛。

[0003] 为了更好的驱动发光模块进行发光，以实现照明或者显示，需要设置用于控制发光模块的驱动背板。已有的驱动背板，因结构设计存在缺陷，使得当发光模块所在通路出现
短路故障时，将会引起大电流，对发光模块以及其所在通路的元器件造成损害。

发明内容

[0004] 本发明实施例提供一种驱动背板、发光面板、显示装置以及成型方法，驱动背板能够调节发光模块所在通路的电流，避免发光模块所在通路的元器件造成损害。

[0005] 一方面，根据本发明实施例提出了一种驱动背板，包括：基底；驱动单元，多个驱动单元在基底阵列分布，每个驱动单元用于驱动发光模块；驱动单元包括驱动模块以及过流
保护模块，过流保护模块包括极性相反且彼此之间能够形成有耗尽层的第一半导体层以及
第二半导体层，发光模块能够与驱动模块以及第一半导体层串联在第一电源端与第二电源
端之间并形成通路，第一半导体层与第二半导体层之间的耗尽层的宽度可调，以调节第一
半导体层接入通路部分的阻抗。

[0006] 根据本发明实施例提供的驱动背板，包括基底以及在基底阵列分布的多个驱动单元，每个驱动单元用于驱动发光模块。发光模块能够与驱动模块以及第一半导体层串联在
第一电源端以及第二电源端之间以形成通路，通过驱动模块能够控制对应发光模块所在通
路的通断。由于过流保护模块包括极性相反且彼此之间能够形成有耗尽层的第一半导体层
以及第二半导体层，可以通过调节耗尽层的宽度，来调节第一半导体层接入通路中的阻抗，
进而调节发光模块所在通路的电流，满足对发光模块的驱动要求，且能够避免发光模块所
在通路发生短路时产生大电流对发光模块及通路内的其他元器件造成损害。并且，过流保
护模块的结构形式使得第一半导体层接入通路内的阻抗调节区间大，应用范围广泛。

[0007] 另一方面，根据本发明实施例提出了一种发光面板，包括：上述的驱动背板；发光模块，多个发光模块在驱动背板上阵列分布，每个发光模块与其中一个驱动单元连接。

[0008] 根据本发明实施例提供的发光面板，其包括上述各实施例提供的驱动背板，能够满足对发光模块的驱动要求，并且能够通过过流保护模块可靠的调节发光模块所在通路的
电流，有效保证发光模块及其所在通路的各元器件的安全。

[0009] 又一方面，根据本发明实施例提出了一种显示装置，包括上述的发光面板。

[0010] 根据本发明实施例提供的显示装置，其包括上述各实施例提供的发光面板，能够满足显示要求，并且能够通过过流保护模块可靠的调节发光模块所在通路的电流，有效保
证发光模块及其所在通路的各元器件的安全。

[0011] 再一方面，根据本发明实施例提出了一种驱动背板的成型方法，包括：

[0012] 在基底上形成第一图案化金属层，第一图案化金属层至少包括多个第一电极块以及多个第一金属走线；

[0013] 在第一图案化金属层上形成具有第一过孔的第一图案化绝缘层，第一电极块通过第一过孔暴露；

[0014] 在各第一过孔形成过流保护模块，过流保护模块与第一电极块连接，过流保护模块包括相邻设置且极性相反的第一半导体层以及第二半导体层；

[0015] 在第一图案化绝缘层和过流保护模块背离基底的一侧形成第二图案化金属层，第二图案化金属层至少包括多个第二金属走线和多个第二电极块，各第二电极块与自身对应
的过流保护模块连接；

[0016] 在第二图案化金属层背离基底的一侧形成具有第二过孔的第二图案化绝缘层，第二电极块及第二金属走线通过与自身对应的第二过孔暴露，以使第二图案化金属层能够至
少部分与第二图案化绝缘层背离基底的一侧的器件电连接。

[0017] 根据本发明实施例提供的驱动背板的成型方法，通过成型过流保护模块，且过流保护模块包括相邻设置且极性相反的第一半导体层以及第二半导体层，使得成型的驱动背
板在连接发光模块后，能够通过过流保护模块调节发光模块所在通路的电流，避免发光模
块所在通路发生短路时产生大电流对发光模块及通路内的其他元器件造成损害。并且，过
流保护模块的结构形式使得第一半导体层接入通路内的阻抗调节区间大，应用范围广泛。

附图说明

[0018] 下面将参考附图来描述本发明示例性实施例的特征、优点和技术效果。

[0019] 图1是本发明一个实施例的驱动背板与发光模块的电路结构；

[0020] 图2是本发明一个实施例的驱动背板的俯视结构示意图；

[0021] 图3是图2中沿A‑A方向的剖视图；

[0022] 图4是本发明一个实施例的驱动背板中第一半导体层与第二半导体层配合的原理图；

[0023] 图5是本发明一个实施例的驱动背板第一半导体层与第二半导体层之间的耗尽层宽度的调节原理图；

[0024] 图6是本发明另一个实施例的驱动背板的俯视结构示意图；

[0025] 图7是图6中沿B‑B方向的剖视图；

[0026] 图8是本发明又一个实施例的驱动背板的剖视结构示意图；

[0027] 图9是本发明再一个实施例的驱动背板的剖视结构示意图；

[0028] 图10是本发明一个实施例的发光面板的剖视结构示意图；

[0029] 图11是本发明另一个实施例的发光面板的电路结构；

[0030] 图12是本发明一个实施例的显示装置的侧视图；

[0031] 图13是本发明另一个实施例的显示装置的侧视图；

[0032] 图14是本发明一个实施例的驱动背板的成型方法的流程示意图；

[0033] 图15至图26是本发明一个实施例的驱动背板的成型方法各步骤对应的结构示意图；

[0034] 图27至图33是本发明另一个实施例的驱动背板的成型方法部分步骤对应的结构示意图；

[0035] 图34至图39是本发明又一个实施例的驱动背板的成型方法部分步骤对应的结构示意图。

[0036] 其中：

[0037] 100‑驱动背板；

[0038] 10‑基底；

[0039] 20‑驱动模块；21‑晶体管；211‑栅极；212‑第一极；213‑第二极；214‑有源区；

[0040] 30‑过流保护模块；31‑第一半导体层；32‑第二半导体层；33‑耗尽层；34‑第一电极；341‑第一电极单元；342‑第二电极单元；35‑第二电极；351‑第三电极单元；352‑第四电
极单元；

[0041] 40‑第一绝缘层；41‑第一过孔；42‑第一图案化绝缘层；50‑第二绝缘层；51‑第二过孔；52‑第二图案化绝缘层；

[0042] 60‑有源层；70‑第一接脚；80‑第一图案化金属层；81‑第一金属层；90‑第二图案化金属层；91‑第二金属层；110‑第二接脚；

[0043] PVDD‑第一电源端；PVEE‑第二电源端；PWM‑脉冲宽度调制信号端；MM‑第一连接线；NN‑第二连接线；CFG‑第三电源端的走线；

[0044] 200‑发光模块；210‑发光元件；300‑发光面板；301‑出光面；400‑显示面板；500‑彩色滤光片。

[0045] X‑水平方向；Y‑厚度方向。

[0046] 在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。

具体实施方式

[0047] 下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说
很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施
例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。在附图和下面
的描述中，至少部分的公知结构和技术没有被示出，以便避免对本发明造成不必要的模糊；
并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以
以任何合适的方式结合在一个或更多实施例中。

[0048] 下述描述中出现的方位词均为图中示出的方向，并不是对本发明的驱动背板、发光面板、显示装置以及成型方法的具体结构进行限定。在本发明的描述中，还需要说明的
是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连
接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的
普通技术人员而言，可视具体情况理解上述术语在本发明中的具体含义。

[0049] 发光模块如LED(Light Emitting Diode，发光二极管)、mini LED(迷你发光二极管)、micro LED(微发光二极管)在照明以及显示技术领域应用均较为广泛。驱动背板能够
用于发光模块并控制发光模块。已有的驱动背板，在连接发光模块后，为了限制发光模块所
在通路的电流，通常会在通路上连接一限流电阻，虽然能够起到一定的限流作用，但由于限
流电阻的阻值是固定的，其限流能力有限，使得发光模块所在通路的电流可调范围受限，当
通路内存在短路时，发光模块以及通路内的其它元器件仍然存在存在损害的风险。

[0050] 为了解决上述技术问题，本发明实施例提供一种驱动背板、发光面板、显示装置以及成型方法，以下将结合图1至图39根据本发明实施例的驱动背板、发光面板、显示装置以
及成型方法进行详细描述。

[0051] 请一并参阅图1至图3，本发明实施例提供的驱动背板100，包括基底10以及多个驱动单元。基底10可以为板状结构且具有预定的厚度。可选地，基底10可以为玻璃基底、氧化
硅基底等。多个驱动单元在基底10上阵列分布，每个驱动单元用于驱动发光模块200。驱动
单元能够控制发光模块200所在通路的通断，还可以调节发光模块200所在通路的电流，以
保证发光模块200及其所在通路各元器件的安全运行。

[0052] 驱动单元包括驱动模块20以及过流保护模块30。发光模块200能够与驱动模块20以及过流保护模块30串联在第一电源端PVDD与第二电源端PVEE之间并形成通路。驱动单元
通过驱动模块20控制发光模块200所在通路的通断，通过过流保护模块30调节发光模块200
所在通路的电流。

[0053] 可选地，第一电源端PVDD及第二电源端PVEE可以均为固定电压端，在控制发光模块200发光时，第一电源端PVDD向发光模块200提供的电压值可以大于第二电源端PVEE提供
的电压值。例如，第一电源端PVDD可以提供正电压，第二电源端PVEE可以提供负电压。

[0054] 可选地，驱动模块20可以包括晶体管21，晶体管21的栅极211与脉冲宽度调制(Pulse Width Modulation，PWM)信号端电连接，晶体管21的第一极212以及第二极213串联
在发光模块200所在通路。第一极212以及第二极213中的一者为晶体管21的源极，另一者为
晶体管21的漏极。可以采用PWM信号调制方式控制发光模块200发光显示。应当理解的是，驱
动模块20也可以包括其它元件，也可以采用PWM信号调制方式之外的控制方式来控制发光
模块200发光，本发明对此不作限定。

[0055] 请一并参阅图4以及图5，可选地，过流保护模块30包括极性相反且彼此之间能够形成有耗尽层33的第一半导体层31以及第二半导体层32，过流保护模块30的第一半导体层
31串联在驱动模块20以及发光模块200所在通路中。第一半导体层31与第二半导体层32之
间的耗尽层33的宽度可调，由于耗尽层33缺少多子，通过调节第一半导体层31以及第二半
导体层32之间的耗尽层33的宽度，可以改变第一半导体层31接入通路部分的导电离子数
量，以调节第一半导体层31接入通路部分的阻抗，进而调节发光模块200所在通路的电流。

[0056] 可选地，发光模块200可以包括发光元件210，发光元件210可以为发光二极管、迷你发光二极管或微发光二极管，此处不做具体限定。为了便于发光元件210与驱动背板100
的连接，可选地，各驱动单元还可以包括第一接脚70，发光模块200可以连接于第一接脚70
并通过第一接脚70串联至通路中。

[0057] 本发明实施例提供的驱动背板100，通过驱动模块20能够控制对应发光模块200所在通路的通断。由于过流保护模块30包括极性相反且彼此之间能够形成有耗尽层33的第一
半导体层31以及第二半导体层32，通过调节耗尽层33的宽度来调节第一半导体层31接入通
路中的阻抗，一些示例中，可以通过改变第一半导体层31与第二半导体层32之间的电位差
来改变耗尽层33的宽度。

[0058] 例如，当需要调节使得第一半导体层的阻抗变大时，可以通过减小第二半导体层32获取的电位，使得第一半导体层31与第二半导体层32之间的电位差变大，耗尽层33会变
宽，进而使得第一半导体层31接入通路中的阻抗增大。如当第一半导体层31所在通路出现
短路时将产生瞬时大电流，会使得第一半导体层31对应的电位变大，当第二半导体层32的
电位不变时，二者的电位差会变大，耗尽层33会变宽，使得第一半导体层31接入通路中的阻
抗增大。以减小发光模块200所在通路的电流，满足对发光模块200的驱动要求，且能够避免
发光模块200所在通路发生短路时产生大电流对发光模块200及通路内的其他元器件如驱
动模块20等造成损害。

[0059] 并且，过流保护模块30的结构形式使得第一半导体层31接入通路内的阻抗调节区间大，相比较于采用限流电阻进行限流的驱动背板100，不受电流调节范围的限制，可以根
据需求调节第一半导体层31接入发光模块200所在通路中的阻抗至任意所需数值，应用范
围广泛，且安全性能更高。

[0060] 请继续参阅图4、图5，一些可选的示例中，第一半导体层31以及第二半导体层32的一者可以为P型半导体层，另一者可以为N型半导体层，P型半导体层含有较高浓度的“空
穴”，N型半导体层含有高度的“电子”，在P型半导体层和N型半导体层相互结合后形成PN结，
耗尽层33形成于第一半导体层31以及第二半导体层32相结合的区域。

[0061] 在一些可选的实施例中，第一半导体层31以及第二半导体层32之间的压差可调，通过调节第一半导体层31以及第二半导体层32之间的压差，以调节耗尽层33的宽度，进而
改变第一半导体层31接入通路中的阻抗。

[0062] 请一并参阅图1至图5，示例性地，过流保护模块30还可以包括第一电极34以及第二电极35，第一电极34至少部分与第一半导体层31层叠设置，第一电极34包括间隔分布且
与第一半导体层31串联的第一电极单元341以及第二电极单元342，第一半导体层31通过第
一电极单元341以及第二电极单元342接入通路。第二电极35至少部分与第二半导体层32层
叠设置，以向第二半导体层32施加电压。由于第一半导体层31是通过第一电极单元341以及
第二电极单元342串联在第一电源端PVDD以及第二电源端PVEE之间的通路，能够获取第一
电源端PVDD以及第二电源端PVEE给定的电压，而第二电极35可以与第三电源端的走线CFG
连接，以向第二半导体层32施加电压，可以使得第二半导体层32获取第二电压。通过调节第
二半导体层32获取的第二电压值来调节第一电压以及第二电压之间的压差，进而改变耗尽
层33的宽度，实现通路电流的调节。

[0063] 在一些可选的实施例中，第一半导体层31以及第二半导体层32可以在基底10的厚度方向Y相互层叠并能够形成耗尽层33，第一电极34以及第二电极35在厚度方向Y相对并通
过第一图案化绝缘层42绝缘设置，第一电极单元341与第二电极单元342同层设置，第二电
极35在厚度方向Y的与第二半导体层32交叠。

[0064] 示例性地，可以使得第二电极35设置于基底10在自身厚度方向Y的一个表面，第一图案化绝缘层42覆盖部分第二电极35以及基底10的表面。第二电极35可以为具有预定厚度
的金属层结构，为了便于第二电极35与第三电源端连接，基底10上还可以设置有与第二电
极35连接并与第二电极35同层设置的第三电源端的走线CFG。

[0065] 示例性地，第一图案化绝缘层42上与各第二电极35对应处设置有第一过孔41，第二电极35至少部分显露于第一过孔41，第二半导体层32位于第一过孔41内并在厚度方向Y
上与第二电极35交叠。可选地，第一半导体层31位于第一过孔41内并与第二半导体层32交
叠。第一电极单元341以及第二电极单元342位于第一半导体层31在厚度方向Y上背离第二
半导体层32的一侧且均为具有预定厚度的金属层结构，第一电极单元341以及第二电极单
元342彼此间隔设置且各自至少部分与第一半导体层31相互交叠。

[0066] 可选地，驱动背板100还可以包括第二图案化绝缘层52，第二图案化绝缘层52覆盖第一半导体层31设置。为了便于与发光模块200的连接，可以在第二绝缘层50上设置有第二
过孔51，在第二过孔51内设置有第一接脚70，第一接脚70的一个接线端可以连接于第一电
极单元341，另一个接线端可以连接于第一电源端PVDD以及第二电源端PVEE的一者。

[0067] 在一些可选地示例中，第一接脚70的另一个接线端可以连接于第二电源端PVEE。当驱动模块20包括晶体管21时，晶体管21的第一极212可以与第一电极34的第一电极单元
341连接，第二极213可以与第一电源端PVDD连接。第一半导体层31、第二半导体层32采用上
述结构形式，利于成型，且便于与驱动模块20以及发光模块200串联至第一电源端PVDD以及
第二电源端PVEE之间，满足对发光模块200的驱动以及所在通路的电流调节要求。

[0068] 为了保证发光模块200、第一半导体层31以及驱动模块20能够更好的串联至第一电源端PVDD以及第二电源端PVEE之间，可选地，第一电源端PVDD的走线以及第二电源端
PVEE的走线可以与第一电极单元341以及第二电极单元342同层设置。

[0069] 一些可选的示例中，发光模块200的晶体管21可以在成型过流保护模块30时同步成型。

[0070] 示例性的，晶体管21的栅极211可以设置于基底10在厚度方向Y的一个表面并与第二电极35同层设置。为了便于对晶体管21的控制，可选的，脉冲宽度调制(Pulse Width 
Modulation，PWM)信号端的走线可以与栅极211连接并与栅极211同层设置。晶体管21的有
源区214、第一极212以及第二极213可以设置于第一图案化绝缘层42背离基底10的表面。第
一极212以及第二极213可以与第一电极单元341以及第二电极单元342同层设置。通过上述
设置，能够简化驱动背板100的成型，并利于满足驱动模块20、过流保护模块30以及发光模
块200在第一电源端PVDD以及第二电源端PVEE之间的串联需求。

[0071] 示例性地，本发明图1至图5所示实施例的驱动背板100，当第一半导体层31所在通路出现短路时，如第一电源端PVDD以及第二电源端PVEE之间的通路出现短路时，通路的瞬
时电流将会变大，使得第一电极34的第一电极单元341以及第二电极单元342之间的压差变
大，进而使得第一电极34向第一半导体层31施加的电压增大。当第二电极35的电压保持不
变时，第一电极34与第二电极35之间的电位差将变大，进而第一半导体层31以及第二半导
体层32之间的电位差变大，耗尽层33变宽，第一半导体层31接入通路中的阻抗将增大，以减
小通路的电流，避免通路发生短路时产生大电流对发光模块200及通路内的其他元器件如
驱动模块20等造成损害。

[0072] 可以理解的是，上述各实施例均是以第一半导体层31以及第二半导体层32在厚度方向Y相互层叠且第一电极34与第二电极35在厚度方向Y相对并通过第一图案化绝缘层42
绝缘设置为例进行举例说明，此为一种可选的实施方式，但不限于上述方式。

[0073] 请一并参阅图6、图7，在一些可选的示例中，第一半导体层31以及第二半导体层32还可以在与基底10的厚度方向Y相交的水平方向X相对设置并能够形成耗尽层33。第二电极
35包括间隔设置并与第二半导体层32串联的第三电极单元351以及第四电极单元352，在基
底10的厚度方向Y，第一电极单元341与第二电极单元342间隔且相对设置并通过第一图案
化绝缘层42分隔。第三电极单元351与第四电极单元352间隔且相对设置并通过第一图案化
绝缘层42分隔。通过上述设置，同样能够满足驱动背板100的性能要求，且利于过流保护模
块30的成型。可选地，第三电极单元351与第四电极单元352可以同电位设置。

[0074] 一些可选的示例中，可以使得第一电极单元341以及第三电极单元351同层设置，第二电极单元342以及第四电极单元352同层设置，能够简化驱动背板100的成型工艺。

[0075] 示例性地，可以使得第二电极单元342以及第四电极单元352设置于基底10在厚度方向Y的一个表面并彼此间隔，第一图案化绝缘层42覆盖第二电极单元342、第四电极单元
352以及基底10的表面。第一图案化绝缘层42上同样设置有第一过孔41，第二电极单元342
与第四电极单元352通过第一过孔41显露于第一图案化绝缘层42。

[0076] 过流保护模块30的第一半导体层31以及第二半导体层32均设置于第一过孔41，第一半导体层31在厚度方向Y的一端与第二电极单元342显露于第一过孔41的部分相互交叠，
第二半导体层32在厚度方向Y的一端与第四电极单元352显露于第一过孔41的部分相互交
叠。第一电极单元341以及第三电极单元351设置于第一绝缘层40背离基底10的表面并彼此
间隔。第一电极单元341在厚度方向Y与第二电极单元342相对并与第一半导体层31远离基
底10的一端相互交叠。第三电极单元351在厚度方向Y与第四电极单元352相对并与第二半
导体层32远离基底10的一端相互交叠。

[0077] 该示例中，同样可以包括第二图案化绝缘层52，第二绝缘层52可以覆盖第一电极单元341以及第三电极单元351，为了保证与发光模块200的连接，可选的，第二图案化绝缘
层52上设置有第二过孔51，第二电极单元342至少部分显露于第二过孔51，当驱动单元包括
第一接脚70时，第一接脚70设置于第二过孔51且与第一电极单元341连接。

[0078] 在一些示例中，可以使得第一电源端PVDD以及第二电源端PVEE的一者的走线与第一电极单元341以及第三电极单元351同层设置并与用于连接发光模块200的第一接脚70连
接，使得第一电源端PVDD以及第二电源端PVEE另一者的走线与第二电极单元342以及第四
电极单元352同层设置并与第二电极单元342连接。

[0079] 当发光模块200包括晶体管21时，可以使得晶体管21的栅极211与第二电极单元342以及第四电极单元352同层设置，晶体管21的第一极212以及第二极213与第一电极单元
341以及第三电极单元351同层设置。晶体管21的第一极212以及第二极213的一者可以连接
于第一电极单元342，且另一者可以与第一电极单元342同层设置的第一电源端PVDD或第二
电源端PVEE连接，以满足对发光模块200的驱动要求以及电流调节要求，避免发光模块200
及其所在通路的元器件因短路产生的大电流发生损坏。

[0080] 示例性地，本发明上述图6、图7所示实施例的驱动背板100，当第一半导体层31所在通路出现短路时，如第一电源端PVDD以及第二电源端PVEE之间出现短路时，通路的瞬时
电流将会变大，使得第一电极34的第一电极单元341以及第二电极单元342之间的压差变
大，进而使得第一电极34向第一半导体层31施加的电压增大。由于第二电极35的第三电极
单元351以及第四电极单元352同电位设置，在第二电极35的电压保持不变时，第一电极34
与第二电极35之间的电位差将变大，进而第一半导体层31以及第二半导体层32之间的电位
差变大，耗尽层33变宽，第一半导体层31接入通路中的阻抗将增大，以减小通路的电流，避
免通路发生短路时产生大电流对发光模块200及通路内的其他元器件如驱动模块20等造成
损害。

[0081] 可选地，上述各实施例提供的驱动背板100，当需要调节第一电源端PVDD以及第二电源端PVEE之间通路电流时，也可以通过减小第二电极35获取的电压，使得第一半导体层
31以及第二半导体层32之间的电位差变大，耗尽层33变宽，以满足在短路或者非短路状态
下对通路电流的调节。

[0082] 上述各实施例均是以驱动模块20的晶体管21的层结构与过流保护模块30相应的层结构同层设置为例进行举例说明的。可以理解的是，此为一种可选的实施方式，但不限于
上述方式，在有些实施例中，也可以使得晶体管21采用打件的方式与过流保护模块30等形
成通路。

[0083] 请一并参阅图8以及图9，一些可选的示例中，驱动背板100包括用于连接晶体管21的第一极212以及第二极213的第一连接线MM以及第二连接线NN，同时，第二图案化绝缘层
52上与第一连接线MM以及第二连接线NN相对处同样设置有第二过孔51以及位于第二过孔
51内的第二接脚110，晶体管21的第一极212以及第二极213可以通过第二接脚110与相应的
第一连接线MM以及第二连接线NN连接，以使得晶体管21接入发光模块200所在的通路。同样
能够满足驱动背板100的性能要求，且能够简化驱动背板100的成型工艺，并利于晶体管21
的更换。

[0084] 如图8所示，当其第一半导体层31以及第二半导体层32在基底10的厚度方向Y上相互层叠时，第一连接线MM以及第二连接线NN与第一电极34同层设置。如图9所示，当第一半
导体层31以及第二半导体层32与基底10的厚度方向Y相交的水平方向X相对设置时，第一连
接线MM以及第二连接线NN与第一电极单元341以及第三电极单元351同层设置，同样可以满
足对发光模块200所在通路的通断以及电流的调节，降低短路故障对元器件的影响。

[0085] 示例性地，当晶体管21采用打件的形式时，用于与晶体管21的栅极连接的脉冲宽度调制PWM信号端的走线可以被第一图案化绝缘层42覆盖并通过相应的过孔(如第一过孔
41、第二过孔51)与晶体管21的栅极连接。当然，也可以被第二图案化绝缘层52覆盖并通过
相应的过孔(如第二过孔51)与晶体管21的栅极连接，满足对晶体管21的控制需求。

[0086] 请一并参阅图10，另一方面，本发明实施例还提供一种发光面板300，包括上述的驱动背板100以及发光模块200，多个发光模块200在驱动背板100上阵列分布，每个发光模
块200与其中一个驱动单元连接。

[0087] 本发明实施例提供的发光面板300，因其包括上述各实施例提供的驱动背板100，能够满足对发光模块200的驱动要求，并且能够通过过流保护模块30可靠的调节发光模块
200所在通路的电流，有效保证发光模块200及其所在通路的各元器件的安全。

[0088] 可选地，发光模块200可以包括发光元件210，发光元件210可以为发光二极管、迷你发光二极管或微发光二极管，此处不做具体限定。

[0089] 可选地，每个发光模块200所包括的发光元件210可以为一个，当然，在有些实施例中，如图11所示，每个发光模块200所包括的发光元件210也可以为两个以上，当为两个以上
时，每个发光模块200的两个以上发光元件210可以相互串联。在有些实施例中，也可以使得
两个以上发光元件210相互并联，此处不做具体限定。

[0090] 作为一种可选的实施方式，当驱动背板100包括第一接脚70时，可以使得每个发光元件210连接于第一接脚70，例如通过焊接、粘接等方式与第一接脚70连接，进而通过第一
接脚70串联至通路中。当然，此为一种可选的实施方式，在有些实施例中，也可以采用在驱
动背板100上直接生长形成发光元件210，同样能够满足发光面板300的性能要求。

[0091] 请一并参阅图12，又一方面，本发明实施例还提供一种显示装置，包括上述各实施例提供的发光面板300。示例性的，本发明提供的显示装置可以是手机、平板电脑、笔记本电
脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于本发明实施例提供的显示装
置包括上述任一实施例中的发光面板300，因此，能够满足显示要求，并且能够通过过流保
护模块30可靠的调节发光模块200所在通路的电流，有效保证发光模块200及其所在通路的
各元器件的安全。

[0092] 在一些实施例中，发光面板300可以直接作为显示装置的显示面板。在另一些实施例中，发光面板300可以作为显示装置的直下式背光源，即发光面板300为背光面板。如图12
所示，显示装置还可以包括显示面板400。显示面板400包括显示区，发光面板300的出光面
301可以和显示面板400的显示区对应，满足显示装置的显示需求。

[0093] 如图13所示，可选地，在另一些实施例中，发光面板300可以为单一色发光面板，显示装置可以包括位于发光面板300出光面301一侧的彩色滤光片500及功能元件，将发光面
板300发出的单一色的光透过彩色滤光片500对应区域后呈现预定色彩的光线，以满足显示
需求。可选地，所提及的功能器件可以为偏光片、能够对光线进行聚光的层结构等，具体可
以根据显示装置的显示需求进行设定，使得显示装置的性能更加优化。

[0094] 请一并参阅图14至图26，再一方面，本发明实施例还包括一种驱动背板100的成型方法，该成型方法可以用于成型上述各实施例提供的驱动背板100，驱动方法包括：

[0095] S100、在基底10上形成第一图案化金属层80，第一图案化金属层80至少包括多个第一电极块以及多个第一金属走线。

[0096] S200、在第一图案化金属层80上形成具有第一过孔41的第一图案化绝缘层42，第一电极块通过第一过孔41暴露。

[0097] S300、在各第一过孔41形成过流保护模块30，过流保护模块30与第一电极块连接，过流保护模块30包括相邻设置且极性相反的第一半导体层31以及第二半导体层32。

[0098] S400、在第一图案化绝缘层42和过流保护模块30背离基底10的一侧形成第二图案化金属层90，第二图案化金属层90至少包括多个第二金属走线和多个第二电极块，各第二
电极块与自身对应的过流保护模块30连接。

[0099] S500、在第二图案化金属层90背离基底10的一侧形成具有第二过孔51的第二图案化绝缘层52，第二电极块及第二金属走线通过与自身对应的第二过孔51暴露，以使第二图
案化金属层90能够至少部分与第二图案化绝缘层52背离基底10的一侧的器件电连接。

[0100] 可选地，步骤S100可以包括：

[0101] 如图15所示，提供的基底10，基底10可以为板状结构且具有预定的厚度。可选地，基底10可以为玻璃基底10、氧化硅基底10等，在基底10上成型第一金属层81，具体可以采用
溅射、沉积等方式成型第一金属层81。

[0102] 如图16所示，对第一金属层81图案化并形成第一图案化金属层80，第一图案化金属层80可以包括多个第一电极块以及多个第一金属走线。

[0103] 为了更好的理解本发明实施例提供的驱动背板100的成型方法，将以成型方法成型如图6、图7所示的驱动背板100为例进行举例说明。

[0104] 示例性的，当成型如图6、图7所示的驱动背板100时，成型的第一电极块可以包括第一电极34的第二电极单元342以及第二电极35的第四电极单元352以及晶体管21的栅极
211。成型的第一金属走线可以包括与第二电极单元341连接的第一电源端PVDD或者第二电
源端PVEE的走线的一者，与第三电极单元351连接用于传输电能的金属走线以及与栅极211
连接的PWM走线。

[0105] 可选地，步骤S200包括：

[0106] 如图17所示，在第一金属层81背离基底10的一侧成型第一绝缘层40。示例性地，可以通过涂覆绝缘胶液并固化成型第一绝缘层40。

[0107] 如图18所示，通过刻蚀等工艺对第一绝缘层40进行图案化，以形成具有第一过孔41的第一图案化绝缘层42。可选地，通过第一过孔41暴露的第一电极块可以为对应的第二
电极单元342以及第四电极单元352，形成的第一过孔41可以根据待显露的第一电极块的数
量以及位置进行确定，不做具体限定。

[0108] 可选地，步骤S300包括：

[0109] S310、如图19所示，在第一图案化绝缘层42形成有源层60，各第一过孔41内均填充有源层60；

[0110] S320、如图20所示，对有源层60的至少部分进行第一导电类型掺杂，以在各第一过孔41内形成第一半导体层31；

[0111] S330、如图21所示，对有源层60的至少部分进行第二导电类型掺杂，以在各第一过孔41内形成第二半导体层32。

[0112] 如图19至图21所示，示例性地，在步骤S300中，可以在各第一过孔41内均填充有源层60，当驱动模块20的晶体管21与过流保护模块30同步成型时，有源层60还可以至少部分
形成于第一图案化绝缘层42背离基底10的一侧表面并与形成栅极211的第一电极块相对设
置。

[0113] 示例性地，在步骤S320中，可以在每个第一过孔41内的有源层60的至少部分进行第一导电类型掺杂，第一导电类型掺杂可以是N掺杂。示例性地，有源层60分布于每个第一
过孔41内的部分可以在与基底10的厚度方向Y相交的水平方向X分成两个部分，其中一个部
分进行第一导电类型掺杂，有源层60第一导电类型掺杂的部分与第二电极单元342交叠设
置。

[0114] 示例性地，在步骤S330中，可以在每个第一过孔41内的有源层60的剩余部分进行第二导电类型掺杂，第二导电类型掺杂可以是P掺杂，有源层60第二导电类型掺杂的部分与
第四电极单元352交叠设置。

[0115] 当有源层60至少部分形成于第一图案化绝缘层42背离基底10的一侧表面时，在步骤S320中，可以同步对形成于第一图案化绝缘层42背离基底10的一侧表面的部分进行第一
导电类型掺杂，或者，在步骤S330中，可以同步对形成于第一图案化绝缘层42背离基底10的
一侧表面的部分进行第二导电类型掺杂，形成晶体管21的有源区214。

[0116] 可选地，步骤S400包括：

[0117] 如图22所示，在第一图案化绝缘层42和过流保护模块30背离基底10的一侧成型第二金属层91。示例性地，可以采用溅射、沉积等方式成型第二金属层91。

[0118] 如图23所示，对第二金属层91图案化并形成第二图案化金属层90，第二图案化金属层90可以包括多个第二金属走线和多个第二电极块。

[0119] 示例性的，当成型如图6、图7所示的驱动背板100时，成型的第二电极块可以包括第一电极34的第一电极单元341、第二电极35的第三电极单元351以及晶体管21的第一极
212以及第二极213。可选地，在基底10的厚度方向Y，第一电极单元341与第二电极单元342
相对设置并与有源层60位于第一过孔41内且为第一导电类型掺杂的部分交叠设置。第三电
极单元351与第四电极单元352相对设置并与有源层60位于第一过孔41内且第二导电类型
掺杂的部分交叠设置。第一极212以及第二极213相对设置并与晶体管21的有源区214相交
叠，以与部分第一金属走线共同形成晶体管21。可选地，成型的第二金属走线可以包括第一
电源端PVDD以及第二电源端PVEE的走线另一者，与第四电极单元352连接用于传输电能的
金属走线等。

[0120] 可选地，步骤S500包括：

[0121] 如图24所示，在第二图案化金属层90背离基底10的一侧形成第二绝缘层50，示例性地，可以通过涂覆绝缘胶液并固化成型第二绝缘层50。

[0122] 如图25所示，通过刻蚀等工艺对第二绝缘层50进行图案化，以形成具有第二过孔51的第二图案化绝缘层52，第二电极块及第二金属走线通过与自身对应的第二过孔51暴
露，以使第二图案化金属层90能够至少部分与第二图案化绝缘层52背离基底10的一侧的器
件电连接。示例性地，第二图案化绝缘层52背离基底10的一侧的器件可以为发光模块200所
包括的发光元件210。

[0123] 可选地，可以使得至少部分第二电极块显露于第二过孔51，示例性的，可以使得第一电极单元341显露于第二过孔51。

[0124] 如图26所示，可选地，驱动背板100所驱动的发光模块200的各元器件是已经成型的器件时，步骤S500还可以包括在第二过孔51内点铜浆、银浆以及焊锡中的至少一者，以形
成第一接脚70，以用于连接发光模块200。

[0125] 本发明实施例提供的驱动背板100的成型方法，通过成型过流保护模块30，且过流保护模块30包括相邻设置且极性相反的第一半导体层31以及第二半导体层32，使得成型的
驱动背板100在连接发光模块200后，能够通过过流保护模块30调节发光模块200所在通路
的电流，避免发光模块200所在通路发生短路时产生大电流对发光模块200及通路内的其他
元器件造成损害。并且，过流保护模块30的结构形式使得第一半导体层31接入通路内的阻
抗调节区间大，使用范围广泛。

[0126] 可以理解的是，本发明上述各实施例提供的驱动背板100的成型方法，均是以其成型图6以及图7所示实施例的驱动背板100的成型方法为例进行说明，可以理解，其为一种可
选的方式，但不限于上述方式，在一些示例中，其还可以用于成型如图2、图3所示的第一半
导体层31以及第二半导体层32在厚度方向Y相交叠的方式的驱动背板100。该示例的成型方
法与上述示例成型方法基本相同，不同之处在于：

[0127] 如图27所示，在步骤S100中，第一图案化金属层80包括第二电极35以及与第二电极35连接并用于向第二电极35传输电能的金属走线。

[0128] 在步骤S200中，第二电极35显露于第一过孔41。

[0129] 如图28至图30所示，在步骤S300中，示例性的，有源层60分布于每个第一过孔41内的部分可以在基底10的厚度方向Y分成两个部分，其中一个部分进行第二导电类型掺杂，有
源层60采用第二导电类型掺杂的部分与第二电极35交叠设置。可以在每个第一过孔41内的
有源层60的剩余部分进行第一导电类型掺杂。

[0130] 如图31至图33所示，在步骤S400中，第二图案化金属层90包括第一电极34的第一电极单元341、第二电极单元342，第一电源端PVDD、第二电源端PVEE的走线，第一电极单元
341以及第二电极单元342与第一过孔41内有源层60的第一导电类型掺杂部分相互交叠。通
过上述成型方式，能够成型图2、图3所示的第一半导体层31以及第二半导体层32在厚度方
向Y相交叠的方式的驱动背板100，使得成型的驱动背板100能够满足其性能要求。

[0131] 可以理解的是，上述各实施例提供的驱动背板100的成型方法，其驱动模块20的晶体管21均是在成型过流保护模块30时采用层结构方式成型，此为一种可选的实施方式，但
不限于上述方式。在有些实施例中，也可以通过该成型方法成型如图8、图9所示的驱动背板
100，该示例的成型方法与上述各实施例的成型方法基本相同，不同之处在于，以成型图9所
示驱动背板100为例：

[0132] 如图34所示，在步骤S100中，成型的第一图案化金属层80可以包括第二电极单元342以及第四电极单元352。可以不包括晶体管21的栅极211。

[0133] 如图35所示，在步骤S300中，可以只在各第一过孔41内成型有源层60，并对相应部分进行掺杂，形成过流保护模块30。

[0134] 如图36所示，在步骤S400中，成型的第二图案化金属层90可以包括第一电极单元341及第三电极单元351，同时包括用于连接晶体管21的第一极212的第一连接线MM以及连
接第二极213的第二连接线NN。

[0135] 如图37所示，在步骤S500中，第一连接线MM、第二连接线NN可以同时显露于对应的第二过孔51，以与晶体管21对应的第一极212以及第二极213连接。

[0136] 如图38、图39所示，可以在对应区域的第二过孔51内采用点铜浆、银浆或者焊锡的方式成型第二接脚110，使得晶体管21可以通过第二接脚110接入通路，组成驱动背板100的
一部分。用于驱动晶体管21的PWM走线可以设置于第一金属层81或者第二金属层91，可以采
用在第一过孔41和/或第二过孔51内部设置导体如焊锡的方式将晶体管21的栅极211与相
应的PWM走线连接，以成型如8、图9所示类别的驱动背板100。使得成型的驱动背板100同样
能够满足对发光模块200的驱动要求。

[0137] 虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲
突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文
中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。