用于图像传感器的具有多种宽度的计数器设计

摘要

本发明公开了用于图像传感器的具有各种宽度的计数器设计。图像传感器包含布置在像素阵列的行和列中的多个图像像素。多个存储单元个别地耦合到所述像素阵列的对应列。所述存储单元布置在存储体中。所述存储体包含耦合到所述像素阵列的第一列的第一存储单元。所述第一存储单元包含具有第一宽度的第一计数器。第二存储单元耦合到所述像素阵列的第二列。所述第二存储单元包括具有第二宽度的第二计数器。所述第一宽度与所述第二宽度不同。

权利要求

1.一种图像传感器，其包括：

布置在像素阵列的行和列中的多个图像像素；以及多个存储单元，其个别地耦合到所述像素阵列的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一宽度W的第一计数器，以及

耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二宽度的第二计数器，

其中所述第一宽度与所述第二宽度不同。

2.根据权利要求1所述的图像传感器，其中所述第一存储单元相对于所述存储体位于外围，其中所述第二存储单元相对于所述存储体位于中心，且其中所述第二宽度大于所述第一宽度。

3.根据权利要求2所述的图像传感器，其中所述存储体进一步包括耦合到所述像素阵列的第三列的第三存储单元，其中所述第三存储单元包括耦合到所述像素阵列的第三列的第三计数器，其中所述第三计数器具有第三宽度，且其中所述第三宽度不同于所述第一宽度和所述第二宽度。

4.根据权利要求3所述的图像传感器，其中所述存储体的所述第三存储单元在所述第一存储单元与所述第二存储单元之间，其中所述第三宽度大于所述第一宽度，且其中所述第三宽度小于所述第二宽度。

5.根据权利要求2所述的图像传感器，其中所述第一存储单元包括包含所述第一计数器的第一多个计数器，其中所述第二存储单元包括包含所述第二计数器的第二多个计数器，其中所述第一多个计数器具有所述第一宽度，且其中所述第二多个计数器具有所述第二宽度。

6.根据权利要求2所述的图像传感器，其中所述第一存储单元和所述第二存储单元包括数据锁存器。

7.根据权利要求6所述的图像传感器，其中所述第一存储单元包括多个数据锁存器，且其中所述多个数据锁存器中的个别数据锁存器被配置为捕获所述第一计数器的给定位。

8.根据权利要求2所述的图像传感器，其中个别存储单元耦合到所述像素阵列的所述列，其中所述存储体由电源电压VDD供电，所述电源电压供应到所述存储体的位于外围的存储单元，且其中所述位于外围的存储单元的所述VDD与接地电压VGND之间的电压降大于位于中心的存储单元的所述VDD与所述VGND之间的电压降。

9.一种图像传感器，其包括：

布置在像素阵列的行和列中的多个图像像素；以及多个存储单元，其个别地耦合到所述像素阵列的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一尺寸的第一计数器，以及

耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二尺寸的第二计数器，

其中所述第一尺寸与所述第二尺寸不同。

10.根据权利要求9所述的图像传感器，其中所述第一尺寸是所述第一计数器的第一宽度，且其中所述第二尺寸是所述第二计数器的第二宽度。

11.根据权利要求10所述的图像传感器，其中所述第一列相对于所述存储体位于外围，其中所述第二列相对于所述存储体位于中心，且其中所述第二宽度大于所述第一宽度。

12.根据权利要求9所述的图像传感器，其中所述第一存储单元和所述第二存储单元包括数据锁存器。

13.根据权利要求12所述的图像传感器，其中所述第一存储单元包括多个数据锁存器，且其中所述多个数据锁存器中的个别数据锁存器被配置为捕获所述第一计数器的给定位。

14.一种操作图像传感器的方法，其包括：通过所述图像传感器的图像像素获取图像，其中所述图像像素布置在像素阵列的行和列中；

通过多个比较器比较像素值，其中每个比较器可操作地耦合到一列像素；

通过包括多个存储单元的存储体接收所述比较器的输出，其中个别存储单元从其相应的比较器接收输入；以及

通过提供给所述存储体的位于外围的存储单元的电源电压VDD来使所述存储体通电，其中所述多个存储单元包括：

通过其对应的比较器耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一宽度的第一计数器，以及通过其对应的比较器耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二宽度的第二计数器，其中所述第一宽度与所述第二宽度不同。

15.根据权利要求14所述的方法，其中所述像素阵列的所述第一列相对于所述像素阵列位于外围，其中所述像素阵列的所述第二列相对于所述像素阵列位于中心，且其中所述第二宽度大于所述第一宽度。

16.根据权利要求15所述的方法，其中所述位于外围的存储单元的所述VDD与接地电压VGND之间的电压降大于所述位于中心的存储单元的所述VDD与所述VGND之间的电压降。

17.根据权利要求15所述的方法，其进一步包括耦合到所述像素阵列的第三列的第三存储单元，其中所述第三存储单元包括耦合到所述像素阵列的第三列的第三计数器，其中所述第三计数器具有第三宽度，且其中所述第三宽度不同于所述第一宽度和所述第二宽度。

18.根据权利要求17所述的方法，其中所述存储体的所述第三存储单元在所述第一存储单元与所述第二存储单元之间，其中所述第三宽度大于所述第一宽度，且其中所述第三宽度小于所述第二宽度。

说明书

用于图像传感器的具有多种宽度的计数器设计

技术领域

[0001] 本发明大体上涉及图像传感器的计数器的设计，且尤其涉及具有非均匀尺寸的计数器。

背景技术

[0002] 图像传感器已经是普遍存在的。它们广泛用于数字照相机、便携式电话、安全照相机以及医疗、汽车和其它应用。制造图像传感器的技术持续高速发展。例如，要求图像传感
器有更高的分辨率和更低的功耗，就促使图像传感器进一步小型化并集成到数字设备中。

[0003] 提高图像分辨率和帧频需要更高的数据传送速率，以将成像传感器的像素值存储到存储器。通常，将存储这些像素值的存储器布置为存储体的一行存储单元。在存储体内，
每个存储单元可操作地耦合到成像传感器的一列像素，以接收和存储来自该列像素中的像
素的数据。

[0004] 随着帧频和图像分辨率的提高，从图像传感器到存储体的数据传送速率也提高。实际上，通过提高存储单元的运行频率来提高数据传输速率，这又提高了存储体的个别存
储单元的功耗。因此，当向存储体的一行存储单元提供固定电源电压VDD时，每一存储单元在
运行时吸收一些电流，且该行中的后续存储单元的电源电压下降。结果，一些存储单元可能
不具有足够的电压来正常运行，尤其是在较高频率下和/或当距离VDD源更远时。因此，需要
系统和方法来改善对存储体的存储单元的电压传输。

发明内容

[0005] 在一个方面中，本申请提供一种图像传感器，所述图像传感器包括：布置在像素阵列的行和列中的多个图像像素；以及多个存储单元，其个别地耦合到所述像素阵列的相应
列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：耦合到所述像素阵列
的第一列的第一存储单元，其中所述第一存储单元包括具有第一宽度(W)的第一计数器，以
及耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二宽
度的第二计数器，其中所述第一宽度与所述第二宽度不同。

[0006] 在另一方面中，本申请进一步提供一种图像传感器，所述图像传感器包括：布置在像素阵列的行和列中的多个图像像素；以及多个存储单元，其个别地耦合到所述像素阵列
的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：耦合到所述像
素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一尺寸的第一计数
器，以及耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有
第二尺寸的第二计数器，其中所述第一尺寸与所述第二尺寸不同。

[0007] 在另一方面中，本申请进一步提供一种操作图像传感器的方法，所述方法包括：通过所述图像传感器的图像像素获取图像，其中所述图像像素布置在像素阵列的行和列中；
通过多个比较器比较像素值，其中每个比较器可操作地耦合到一列像素；通过包括多个存
储单元的存储体接收所述比较器的输出，其中个别存储单元从其相应的比较器接收输入；
以及通过提供给所述存储体的位于外围的存储单元的电源电压(VDD)来使所述存储体通
电，其中所述多个存储单元包括：通过其对应的比较器耦合到所述像素阵列的第一列的第
一存储单元，其中所述第一存储单元包括具有第一宽度的第一计数器，以及通过其对应的
比较器耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第
二宽度的第二计数器，其中所述第一宽度与所述第二宽度不同。

附图说明

[0008] 以下附图描述了本发明的非限制性和非穷举性的实施例，其中，除非另有说明，否则在各个视图中相同的附图标记表示相同的部件。

[0009] 图1是根据本技术的实施例的存储体的设计过程的流程图。

[0010] 图2是根据本技术的实施例的图像传感器的示意图。

[0011] 图3是根据本技术的实施例的存储单元的示意图。

[0012] 图4是根据本技术的实施例的计数器的尺寸分布的曲线图。

[0013] 图5示出根据本技术的实施例的存储体中的电压分布的曲线图。

[0014] 图6是根据本技术的实施例的计数器频率的曲线图。

[0015] 在附图的几个视图中，相应的附图标记表示相应的部件。本领域技术人员将理解，附图中的元件是为了简单和清楚起见而示出的，且并不一定按比例绘制。例如，附图中的一
些元件的尺寸可以相对于其它元件被放大，以帮助提高对本发明的各种实施例的理解。而
且，在商业上可行的实施例中有用的或必需的常见但众所周知的元件通常没有被描绘，以
便于使本发明的这些各种实施例的视图更加清晰。

具体实施方式

[0016] 本发明公开了用于图像传感器的计数器，特别是具有非均匀尺寸的计数器。在以下描述中，阐述了许多具体细节以提供对实施例的透彻理解。然而，相关领域的技术人员将
认识到，可以在没有一个或多个特定细节的情况下，或者利用其它方法、组件、材料等来实
施本文所描述的技术。在其它情况下，没有详细示出或描述众所周知的结构、材料或操作，
以避免模糊某些方面。

[0017] 本说明书中对“一个示例”或“一个实施例”的引用意味着结合所述示例描述的特定特征、结构或特性被包含在本发明的至少一个示例中。因此，在本说明书各处出现的短语
“在一个示例中”或“在一个实施例中”不一定都指同一示例。此外，在一个或多个示例中，可
以以任何合适的方式组合特定特征、结构或特性。

[0018] 在整个说明书中，使用了若干技术术语。这些术语具有其在本领域中的通常含义，除非在本文中具体定义或其使用的上下文另外清楚地表明并非如此。应当注意，元素名称
和符号在本文献中可以互换使用(例如，Si相对于硅)；然而，这两者具有相同的含义。

[0019] 根据本技术的教导的示例涉及具有可变尺寸的计数器。通常，从像素阵列接收数据的存储单元布置在存储体中。在一些实施例中，每个存储单元从相应的像素列接收数据。
存储单元可以耦合到比较器，比较器将存储单元与像素列的给定像素连接一段持续时间。
在给定存储单元内，专用计数器捕获对应于像素的电荷的数字值(也称为像素值或像素的
值)。这些数字值(例如，像素(i,j)的计数器第一位、计数器第二位等)存储在相关联的数据
存储单元(例如，锁存器或数据锁存器)上。在捕获像素(i,j)的值之后，比较器将存储单元
与下一个像素(i+1,j)连接，并且重复该过程，直到捕获并存储图像传感器的所有像素的
值。

[0020] 图1是根据本技术的实施例的存储体的设计过程20的流程图。具体地，图1中示出的设计过程与设计存储单元的计数器有关。随着图像传感器的带宽和分辨率的提高，存储
单元的计数器运行的速度也应相应地提高(框22)。通常，当形成计数器的晶体管的尺寸增
大时，计数器运行得更快，导致计数器本身的尺寸增大(框24)。然而，较大的计数器通常也
消耗更多的功率(框26)，因为它们较大的晶体管趋于吸收更多的电流。框22至24中所示的
一系列设计步骤的一些分支将结合框28和30在下面进行讨论。

[0021] 在一些实施例中，整个存储体的存储单元连接到共通电源电压(VDD)和共通接地电压(VGND)。可以将电源VDD和VGND的导电迹线附接到(例如)存储体的外围。存储体中的个别存
储单元可以视为串联运行的电阻器，如下面参考图2更详细解释的。存储单元的此串联布置
的结果是，电压差VDD‑VGND通常沿着一行存储单元变化。例如，更接近VDD和VGND源的位于外围
的存储单元具有可用于其运行的更高的电压差VDD‑VGND。相反，更加位于中心的存储体内的
那些存储单元具有较小的电压差VDD‑VGND(也称为“IR压降”)。在一些情况下，例如，由于个别
存储单元的功耗随着运行频率的提高而提高，可用于位于中心的存储单元的电压差VDD‑VGND
可能不足以使这些存储单元正常运行(框28)。在总体设计过程的背景下，上述可用于位于
中心的存储单元的电压差不足的问题限制了计数器的频率(框30)。然而，这种设计限制违
背了如以上关于框22所阐释的提高频率(速度)的要求。因此，存储体的设计者面临着对存
储体的存储单元的功率传输进行优化的艰难任务。下面参照图2描述本发明技术的一些实
施例，这些实施例改善了存储体的存储单元的功率传输。

[0022] 图2是根据本技术的实施例的图像传感器10的示意图。图像传感器10包含布置在像素阵列100的行和列中的像素110。当图像传感器10曝光时，个别像素110获得特定的电压
值。个别像素的这些电压值可以保存在连接到图像传感器10的像素列的存储单元272中。

[0023] 在一些实施例中，比较器130将个别像素110的值传送到连接到该列像素110的存储单元272。在捕获该像素的值之后，比较器130将存储单元连接到该列中的下一像素，且重
复所述过程直到捕获该列中的所有像素的电压值为止。其它比较器130在它们相应的像素
110列上执行相同的处理。在一些实施例中，可以将个别存储单元272组合成存储单元对
270。总体来说，存储单元272可以布置到存储体280中。

[0024] 在一些实施例中，每个存储单元272包含计数器273和存储器274，其中像素值的每个位由计数器273中的一个来解释并保存在存储器274中。例如，像素值的第一位可以由计
数器273‑1解释并保存在存储器274‑1中，第二位可以由计数器273‑2解释并保存在存储器
274‑2中，以此类推，直到像素的电压值被捕获并以规定的位分辨率保存。在一些实施例中，
存储器274可以是存储数据的锁存器(例如，数据锁存器或D锁存器，或用于存储数据的其它
锁存器)。在其它实施例中，存储器274可以是静态随机存取存储器(SRAM)或异步静态随机
存取存储器(ASRAM)。

[0025] 在一些实施例中，存储体280连接到外围存储单元272处的电源电压VDD和共通接地电压VGND。结果，更加位于中心的存储单元272在一些功率由外围存储单元耗散之后感测VDD
和VGND。对于那些位于中心的存储单元272，电源电压是VDD‑ΔVDD，接地电压是VGND+ΔVGND，因
此减小了它们的可用电压差。为了正常运行，存储单元272应至少被提供设计最小的电压
差。

[0026] 在一些实施例中，可以选择存储单元272的尺寸，使得针对位于中心的存储单元优化电压差VDD‑VGND的大小。在一个实施例中，位于外围的存储单元272可以具有较小的尺寸
(例如，宽度W1和/或长度L1；宽度WN和/或长度LN；宽度WN‑1和/或长度LN‑1；等等)，而位于中心
的存储单元272具有较大的尺寸(例如，宽度Wi和/或长度Li等)。在其它实施例中，仅宽度Wi
变化，而长度L从一个存储单元272到另一个存储单元272均保持固定。因为给定存储单元
272上的电压降随着存储单元的尺寸的增大而增加，所以具有较小尺寸的存储单元的电压
降较小，且反之亦然(所有其它设计参数相等)。因此，位于外围的存储单元272处的电压降
减小，从而为更位于中心的存储单元272留出更高的电压预算。在许多实施例中，这种总电
压预算的分配增加了位于中心的存储单元272的VDD‑VGND的可用性，因此提高了它们的性能。

[0027] 图3是根据本技术的实施例的存储单元272的示意图。所描述的存储单元包含计数器，计数器用于可分配给特定像素的值的第一位、第二位等。这些位被分配给它们相应的存
储器，例如数据锁存器。计数器的尺寸称为L(长度)和W(宽度)。然而，应理解，符号L和W代表
晶体管尺寸的更一般的表示。例如，个别计数器可以包含多个晶体管和/或其它半导体元
件。符号L和W通常指这些元件的尺寸，它们共同确定计数器本身的尺寸。如上所述，由于计
数器的尺寸(即W)越大，计数器的内部电阻越小，并且计数器消耗的功率越多，因此消耗了
总VDD‑VGND预算的更大部分。

[0028] 图4是根据本技术的实施例的计数器的尺寸分布的曲线图。横轴示出计数器沿着存储体的位置。纵轴示出计数器的标准化尺寸(W/WMAX)。在传统的设计中，所有的计数器具
有相同的尺寸，因此它们的标准化尺寸的曲线图是恒定值。在本发明设计的所示实施例中，
位于外围的计数器小于位于中心的计数器。

[0029] 在图4的样本曲线图中，计数器有几种不同的尺寸。然而在一些实施例中，计数器可以被设计为具有相对较小数量的尺寸，例如，仅两个或三个尺寸。在其它实施例中，计数
器的不同尺寸的数量可以例如接近计数器总数的一半。计数器的尺寸的其它分布在不同的
实施例中是可用的。例如，在一些实施例中，在存储体的一侧的存储单元可以小于在存储体
的另一侧的存储单元，而位于中心的存储单元的计数器具有介于两个外围尺寸之间的尺
寸。在其它实施例中，可以在其外围端以及在存储体的中部向存储体供电。在这些实施例
中，最大的存储单元被置于存储体的中间和左外围端之间，以及中间和右外围端之间。

[0030] 图5示出根据本技术的实施例的存储体中的电压分布的曲线图。上面的曲线图示出VDD沿存储体280的分布。下面的曲线图示出VGND沿着存储体的分布。曲线图中的横轴示出
存储单元272在存储体280内的位置(例如，外围、中心)。曲线图中的纵轴示出电压(VDD和
VGND)。曲线图中所示的三种情况对应于常规设计、可变尺寸设计和理想情况设计。这三种情
况对应于具有不同尺寸的相对大量的计数器的结果。在这些假设下，VDD和VGND在存储体上的
分布近似光滑函数。

[0031] 利用常规设计(实线)，位于中心的存储单元272的VDD‑VGND下降得相对较快，这是因为位于外围的存储单元272的功耗相对较大。VDD‑VGND的最小值标记为ΔV1。如上所述，在某
些情况下，该ΔV1可能不足以使接近于存储体中部的计数器正常运行。

[0032] 利用本发明技术的实施例(长虚线)，由于位于外围的存储单元272的功耗较小，可用于位于中心的存储单元272的VDD‑VGND减少得较不显著。结果，可用的VDD‑VGND预算变得更
大，并且如果适当地设计，则该电压预算足以用于所有存储单元(包含位于中心的存储单
元)的运行。对于这种情况，VDD‑VGND的最小值标记为ΔV2。

[0033] 短虚线表示VDD‑VGND保持恒定的理想情况。VDD‑VGND的这种分布在实际情况下通常是不可实现的。理想分布可以近似为例如非常小的位于外围的存储单元与非常大的位于中
心的存储单元耦合。

[0034] 图6是根据本技术的实施例的计数器频率的曲线图。横轴对应于给定存储单元(即给定计数器)的电源电压。纵轴对应于计数器仍然正常运行(例如，没有故障或具有可接受
程度的故障)的最大允许运行频率。换言之，该曲线图示出所需的电压水平，在该电压水平
下，计数器可以可靠地在给定频率下运行。例如，当给定计数器可用的电压水平约为0.67V
时，计数器可以可靠地在高达约1GHz的频率下运行。当该计数器可用的电压水平为约0.79V
时，相同的计数器可以可靠地在高达约3GHz的频率下运行。因此，在此特定实例中，即使电
源电压的相对小的差异可以显著影响计数器的最大运行频率。结果，即使是对VDD‑VGND电压
预算的可用性的相对较小的改进也可以显著提高计数器的最大运行频率，并且相关地，显
著提高存储体的最大运行频率。

[0035] 上述技术的许多实施例可以采取计算机可执行指令或控制器可执行指令的形式，包含由可编程计算机或控制器执行的例程。相关领域的技术人员将理解，该技术可在不同
于以上示出和描述的计算机/控制器系统上实施。该技术可以在专用计算机、专用集成电路
(ASIC)、控制器或数据处理器中实施，该专用计算机、专用集成电路、控制器或数据处理器
被专门编程、配置或构造为执行上述计算机可执行指令中的一个或多个。当然，在此描述的
任何逻辑或算法可以用软件或硬件，或者软件和硬件的组合来实现。

[0036] 以上对本发明的说明性示例的描述(包含摘要中的描述)并不旨在为穷举性的或将本发明限制为所公开的精确形式。虽然为了说明的目的在此描述了本发明的特定示例，
但是如相关领域的技术人员将认识到的，在本发明的范围内的各种修改是可能的。

[0037] 根据以上详细描述，可以对本发明进行这些修改。在以下权利要求中使用的术语不应被解释为将本发明限制为说明书中公开的特定示例。相反，本发明的范围将完全由以
下权利要求来确定，这些权利要求将根据权利要求解释的既定理论来解释。