本发明公开了一种流水线逐次逼近型ADC位权后台校准系统，包括第一级SAR ADC电路和第二级SAR ADC电路；第一级SAR ADC电路包括辅DAC、主DAC、比较器、SAR逻辑模块、伪随机信号发生器和判决逻辑模块；辅DAC的输出端与比较器的输入端连接，对输入信号进行量化，得到第一级SAR的数字输出码DOUT1；SAR逻辑模块对辅DAC的余量信息作一次额外比较得到D0；判决逻辑模块将DOUT1和D0编译后输出DPN，作为主DAC的输入，由主DAC产生全范围伪随机信号（PN）注入窗口。本发明能够实现全范围的PN信号注入，从而提升其算法收敛速度，并保证放大器输出信号不超出下一级SAR ADC的量化范围。
1.一种流水线逐次逼近型ADC位权后台校准系统，其特征在于，所述校准系统包括第一级SAR ADC电路和第二级SAR ADC电路，第一级SAR ADC电路的输出端通过级间放大器和第二级SAR ADC电路的输入端连接；
所述第一级SAR ADC电路包括辅DAC、主DAC、比较器、SAR逻辑模块、伪随机信号发生器和判决逻辑模块；
所述辅DAC的输出端与比较器的输入端连接，对输入信号进行量化，其中，辅DAC的电容阵列为上极板采样，比较器直接对输入信号进行第一次比较，比较结果经SAR逻辑模块处理后，用以控制辅DAC阵列的开关切换，进行逐次逼近操作直到第一级量化完成，得到第一级SAR的数字输出码DOUT1；同时，所述SAR逻辑模块对辅DAC的余量信息作一次额外比较得到D0；
所述判决逻辑模块的其中一个输入端与SAR逻辑模块的输出端连接，另一个输入端与伪随机信号发生器连接，输出端与主DAC的输入端连接，将DOUT1和D0编译后输出DPN，作为主DAC的输入，由主DAC产生全范围PN信号注入窗口，其中，采用D0信号将全范围PN信号注入窗口进一步细分为4个区域；
所述主DAC的输出端经级间放大器与第二级SAR ADC电路的输入端连接，所述主DAC的输出结果经级间放大器放大后作为第二级SAR ADC电路的输入信号；
所述主DAC中插入有附加电容Cd，用于根据PN信号输入的极性反向拨动电容的参考电压，将注入PN信号后的传递曲线整体下降或上升。
2.根据权利要求1所述的流水线逐次逼近型ADC位权后台校准系统，其特征在于，所述校准系统还包括数字域计算和校准误差电路，所述数字域计算和校准误差电路包括三个输入端，分别与伪随机信号发生器的输出端、第二级SAR ADC电路的输出端和判决逻辑模块的输出端连接，用于对ADC系统误差进行校准。
3.根据权利要求1所述的流水线逐次逼近型ADC位权后台校准系统，其特征在于，所述输入信号和参考电压同时作为主DAC的输入。
4.一种基于权利要求1所述校准系统的流水线逐次逼近型ADC位权后台校准方法，其特征在于，所述校准方法包括以下步骤：S1，定义任意一组输入信号和参考电压，由第一级SAR电路进行逐次逼近转换，其中，由辅DAC与比较器配合对输入信号进行量化，量化结束后得到第一级SAR电路的输出数字码为DOUT1，之后再对辅DAC的余量信息做一次额外比较得到D0；
S2，将DOUT1和D0作为判决逻辑模块的输入，DOUT1为第一级SAR ADC电路转换结束后的结果，由辅DAC与比较器多一次量化得到的D0信号，将注入窗口进一步细分为4个区域；采用判决逻辑模块将DOUT1和D0编译后输出DPN，作为主DAC的输入，由主DAC产生第一级的余量信号；
S3，主DAC的输出结果经级间放大器放大后作为第二级SAR ADC电路的输入信号。
5.根据权利要求4所述的流水线逐次逼近型ADC位权后台校准方法，其特征在于，步骤S2中，所述由辅DAC多一次量化得到的D0信号将输入窗口进一步细分为4个区域是指：在每一个全范围PN信号注入窗口中，由PN信号控制判断逻辑模块，使其输出为两种随机情况，将全范围PN信号注入窗口分为四个区域。
6.根据权利要求4所述的流水线逐次逼近型ADC位权后台校准方法，其特征在于，所述校准方法还包括：在主DAC中插入附加电容Cd，附加电容Cd根据PN信号输入的极性反向拨动电容的参考电压，将注入PN信号后的传递曲线整体下降或上升；
根据预设的冗余范围计算得到附加电容Cd的取值，使级间放大器的输出控制在下一级SAR ADC信号允许范围内。
7.根据权利要求4所述的流水线逐次逼近型ADC位权后台校准方法，其特征在于，所述校准方法还包括：结合伪随机信号发生器产生的PN信号、第二级SAR ADC电路生成的DOUT2信号和判决逻辑模块输出的DPN信号，采用数字域计算和校准误差模块对系统误差进行校准，得到最终的输出结果DOUT。
一种流水线逐次逼近型ADC位权后台校准系统和方法
技术领域
[0001] 本发明涉及流水线逐次逼近型模数转换器技术领域，具体而言涉及一种流水线逐次逼近型ADC位权后台校准系统和方法。
背景技术
[0002] Pipelined-SAR ADC是一种结合流水线式ADC和逐次逼近式ADC两者优点的复合ADC结构。通过将两个量化位数较小的SAR ADC以流水线式的方法连接在一起，分两级对信号进行量化。它既有SAR低功耗、结构简单的优点，也有Pipelined ADC的高速高精度特性。
[0003] 基于伪随机噪声信号注入的Pipelined-SAR ADC后台校准方法是近几年兴起的一种实用的校准方法。该方法常通过检测比较器处于亚阈值区的状态产生PN注入窗口，通过对处于窗口中的输入信号注入PN信号检测与估算电容阵列的失配与级间增益误差，然后在数字域或模拟域对电容失配和级间增益误差进行校准。利用亚阈值效应，可以有效地定位到PN信号输出的窗口大小，但是通过亚阈值检测得到的窗口范围较小且不稳定，其算法收敛速度较慢且在对电路进行校准时精度受到了限制；而直接在电容上注入PN信号，则会导致放大器输出超出下一级量化范围。对于输入窗口的产生以及在注入PN信号后保证其余量电压经放大器放大后不会超过第二级SAR ADC的最大量化范围仍是该领域急需解决的问题。
发明内容
[0004] 本发明针对现有技术中的不足，提供一种流水线逐次逼近型ADC位权后台校准系统和方法，能够实现全范围的PN信号注入，从而提升其算法收敛速度，并保证放大器输出信号不超出下一级SAR ADC的量化范围。
[0005] 为实现上述目的，本发明采用以下技术方案：
[0006] 一种流水线逐次逼近型ADC位权后台校准系统，所述校准系统包括第一级SAR ADC电路和第二级SAR ADC电路，第一级SAR ADC电路的输出端通过级间放大器和第二级SAR ADC电路的输入端连接；
[0007] 所述第一级SAR ADC电路包括辅DAC、主DAC、比较器、SAR逻辑模块、伪随机信号发生器和判决逻辑模块；
[0008] 所述辅DAC的输出端与比较器的输入端连接，对输入信号进行量化，其中，辅DAC的电容阵列为上极板采样，比较器直接对输入信号进行第一次比较，比较结果经SAR逻辑模块处理后，用以控制辅DAC阵列的开关切换，进行逐次逼近操作直到第一级量化完成，得到第一级SAR的数字输出码DOUT1；同时，所述SAR逻辑模块对辅DAC的余量信息作一次额外比较得到D0；
[0009] 所述判决逻辑模块的其中一个输入端与SAR逻辑模块的输出端连接，另一个输入端与伪随机信号发生器连接，输出端与主DAC的输入端连接，将DOUT1和D0编译后输出DPN，作为主DAC的输入，由主DAC产生全范围PN信号注入窗口，其中，采用D0信号将注入窗口进一步细分为4个区域；
[0010] 所述主DAC的输出端经级间放大器与第二级SAR ADC电路的输入端连接，所述主DAC的输出结果经级间放大器放大后作为第二级SAR ADC电路的输入信号。
[0011] 为优化上述技术方案，采取的具体措施还包括：
[0012] 进一步地，所述校准系统还包括数字域计算和校准误差电路，所述数字域计算和校准误差电路包括三个输入端，分别与伪随机信号发生器的输出端、第二级SAR ADC电路的输出端和判决逻辑模块的输出端连接，用于对ADC系统误差进行校准。
[0013] 进一步地，所述输入信号和参考电压同时作为主DAC的输入。
[0014] 进一步地，其特征在于，所述主DAC中插入有附加电容Cd，用于根据PN信号输入的极性反向拨动电容的参考电压，将注入PN信号后接近最大余量电压范围的传递曲线整体下降或上升。
[0015] 基于前述校准系统，本发明还提及一种流水线逐次逼近型ADC位权后台校准方法，所述校准方法包括以下步骤：
[0016] S1，定义任意一组输入信号和参考电压，由第一级SAR电路进行逐次逼近转换，其中，由辅DAC与比较器配合对输入信号进行量化，量化结束后得到第一级SAR电路的输出数字码为DOUT1，之后再对辅DAC的余量信息做一次额外比较得到D0；
[0017] S2，将DOUT1和D0作为判决逻辑模块的输入，DOUT1为第一级SAR ADC电路转换结束后的结果，由辅DAC与比较器多一次量化得到的D0信号将注入窗口进一步细分为4个区域；采用判决逻辑模块将DOUT1和D0编译后输出DPN，作为主DAC的输入，由主DAC产生最后的余量信号；
[0018] S3，主DAC的输出结果经级间放大器放大后作为第二级SAR ADC电路的输入信号。
[0019] 进一步地，步骤S3中，所述由辅DAC多一次量化得到的D0信号将输入窗口进一步细分为4个区域是指：
[0020] 在每一个全范围PN信号注入窗口中，由PN信号控制判断逻辑模块，使其输出为两种随机情况，将全范围PN信号注入窗口分为四个区域。
[0021] 进一步地，所述校准方法还包括：
[0022] 在主DAC中插入附加电容Cd，附加电容Cd根据PN信号输入的极性反向拨动电容的参考电压，将注入PN信号后接近最大余量电压范围的传递曲线整体下降或上升；
[0023] 根据预设的冗余范围计算得到附加电容Cd的取值，使级间放大器的输出控制在下一级SAR ADC信号允许范围内。
[0024] 进一步地，所述校准方法还包括：
[0025] 结合伪随机信号发生器产生的PN信号、第二级SAR ADC电路生成的DOUT2信号和判决逻辑模块输出的DPN信号，采用数字域计算和校准误差电路对系统误差进行校准，得到最终的输出结果DOUT。
[0026] 本发明的有益效果是：
[0027] （1）主DAC的使用可以限制采样过程的热噪声，并且可以产生稳定的全范围输入窗口。
[0028] （2）由于采用辅DAC与比较器结合完成第一级SAR ADC的量化工作，第一级SAR ADC的量化速度较快，可以抵消插入判决逻辑和额外比较所增加的延迟时间。由于引入用作量化的辅DAC电容值较小，因此造成的额外硬件开销与其对输入buffer产生的影响较小，相对于该结构对于ADC速度的提升可以不作计较，有效提高整体系统的性能。
[0029] （3）在主DAC中插入额外的Cd电容可以在PN信号注入时作出相应的参考电压切换，即使存在如噪声等非理想因素，也能够保证第一级SAR ADC的余量电压在注入PN信号后经由放大器放大不会超出第二级SAR ADC的量化范围。
附图说明
[0030] 图1为本发明的流水线逐次逼近型ADC位权后台校准系统的结构示意图。
[0031] 图2为对辅DAC的余量信息作一次额外比较而将输入窗口进一步分为A、B、C、D四个区域的输入信号传递曲线示意图。
[0032] 图3为注入PN并相应拨动小电容Cd产生的稳定的全范围PN注入窗口示意图。
[0033] 图4为应用本发明所述方法的余量电压大小的变化曲线示意图。
[0034] 图5为ADC在校准前的仿真结果示意图。
[0035] 图6为ADC在校准后的仿真结果示意图。
具体实施方式
[0036] 现在结合附图对本发明作进一步详细的说明。
[0037] 需要注意的是，发明中所引用的如“上”、“下”、“左”、“右”、“前”、“后”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0038] 结合图1，本发明提及一种流水线逐次逼近型ADC位权后台校准系统，所述校准系统包括第一级SAR ADC电路和第二级SAR ADC电路，第一级SAR ADC电路的输出端通过级间放大器和第二级SAR ADC电路的输入端连接。
[0039] 所述第一级SAR ADC电路包括辅DAC、主DAC、比较器、SAR逻辑模块、伪随机信号发生器和判决逻辑模块。
[0040] 所述辅DAC的输出端与比较器的输入端连接，对输入信号进行量化，其中，辅DAC的电容阵列为上极板采样，比较器直接对输入信号进行第一次比较，比较结果经SAR逻辑模块处理后，用以控制辅DAC阵列的开关切换，进行逐次逼近操作直到第一级量化完成，得到第一级SAR的数字输出码DOUT1；同时，所述SAR逻辑模块对辅DAC的余量信息作一次额外比较得到D0。
[0041] 所述判决逻辑模块的其中一个输入端与SAR逻辑模块的输出端连接，另一个输入端与伪随机信号发生器连接，输出端与主DAC的输入端连接，将DOUT1和D0编译后输出DPN，作为主DAC的输入，由主DAC产生全范围PN信号注入窗口，其中，采用D0信号将输入窗口进一步细分为4个区域。此处的全范围PN注入窗口指的是在输入信号范围内都可以进行PN注入来进行校准。
[0042] 所述主DAC的输出端经级间放大器与第二级SAR ADC电路的输入端连接，所述主DAC的输出结果经级间放大器放大后作为第二级SAR ADC电路的输入信号。
[0043] 本发明采用辅DAC与主DAC结合进行第一级SAR ADC的量化工作，利用辅DAC快速完成量化，主DAC产生稳定的全范围PN注入窗口。下面结合附图和实施例对本发明作更进一步的说明。
[0044] 图1为本实施例中基于稳定的全范围窗口的流水线逐次逼近型模数转换器整体结构框图，第一级SAR ADC电路采用辅DAC与主DAC结合的结构。辅DAC由于电容较小，在量化过程中建立速度较快，因此可以更快地完成第一级SAR的量化得到DOUT1，将辅DAC转换完成后的余量进行一次额外的比较得到D0。如图2所示，D0将窗口进一步分为A、B、C、D四个区域，伪随机信号发生器产生的PN信号分别注入A、B、C、D四个区域。以上信号对主DAC的输入均经由判决逻辑模块实现，最后由主DAC产生最后的全范围PN注入窗口，并将第一级SAR ADC的余量接到级间放大器的输入端以提供下一级的转换。
[0045] 在A、B、C、D四个区域分别注入PN信号会导致传递曲线范围覆盖最大余量电压范围，为了容忍噪声等其他非理想因素的影响，仍需ADC具有一定的冗余范围。在主DAC中插入一个附加电容Cd，在PN注入时根据PN信号的极性方向拨动Cd的参考电压。拨动Cd可以使窗口中的传递曲线整体上升或下降，通过合理选择Cd的大小，如图3，可以使放大器输出控制在下一级ADC量化信号范围的75%。应当理解，Cd的大小和冗余范围相关，可以根据实际需求动态调整Cd的大小，但工作原理相同。
[0046] 本发明还提出一种利用上述基于稳定的全范围窗口的流水线逐次逼近型模数转换器位权后台校准电路的校准方法，该方法中，所述基于稳定的全范围窗口的流水线逐次逼近型模数转换器位权后台校准电路，可以实现全范围窗口的PN信号注入，产生稳定、全范围注入伪随机信号窗口的步骤为：
[0047] （1）定义任意一组输入信号和参考电压，由第一级SAR ADC电路进行逐次逼近转换，第一级SAR ADC电路中由辅DAC与比较器配合进行量化，量化结束后得到第一级的输出数字码为DOUT1，之后再对辅DAC的余量信息做一次额外比较得到D0。
[0048] （2）将DOUT1和D0作为判决逻辑的输入，DOUT1为第一级SAR ADC电路转换结束后的余量电压，由辅DAC多一次量化得到的D0信号将注入窗口进一步细分为A、B、C、D4个区域。
[0049] （3）在每一个窗口中，PN信号控制逻辑电路，使其输出为两种随机情况，将窗口分为四个区域后，可以实现稳定的全范围窗口，主DAC的输出经过放大器放大后不会超出下一级子ADC的量化范围，但是为了容忍噪声等其他非理想因素的影响，仍需ADC具有一定的冗余范围，避免信号溢出。
[0050] （4）在主DAC中添加了一个附加电容Cd，Cd会根据PN信号输入的极性反向拨动电容的参考电压，将注入PN信号后接近于最大余量电压范围的传递曲线整体下降或上升，同时，原本远离最大余量电压范围的传递曲线也会因拨动Cd发生整体变化；通过合理选择Cd的大小，可以使放大器输出控制在下一级ADC信号范围的75%，从而得到25%的冗余范围用以容忍噪声及其他非理想因素的影响，保证放大器输出信号不会超出下一级ADC的量化范围。
[0051] 由于引入用作量化的辅DAC电容值较小，因此造成的额外硬件开销与其对输入buffer产生的影响较小，相对于该结构对于ADC速度的提升可以不作计较。另外输入信号与参考电压同时连接主DAC可以限制采样过程中的热噪声，因此不会收到更多的噪声影响。辅DAC与主DAC结合工作的结构以较小的硬件开销和功耗大大加快了通过注入PN信号对
Pipelined-SAR ADC进行校准这种方法的速度，并且以主DAC产生的输入窗口具有全范围与稳定的优点。图4为应用本发明所述方法的余量电压大小的变化曲线。
[0052] 在不损失或少损失原有ADC的转换速度的前提下，精度与硬件开销是检验校准电路性能的主要标准，通常以校准之后的有效位数或无杂散动态范围（SFDR）提升作为判断依据。为了对本发明的性能进行验证，我们对所述基于稳定的全范围窗口的流水线逐次逼近型模数转换器位权后台校准电路，在Cadence与Matlab等平台上进行了仿真测试。如图5、6所示，得到校准后有效位数提高0.24b，信噪失真比提高了1.5dB,无杂散动态范围提高了12.2dBc，电路的动态性能得到明显较大的提升。
[0053] 以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。
