一种保持发射/接收通道相位相干的装置及方法

摘要

本发明涉及一种保持发射/接收通道相位相干的装置及方法，其中，装置包括发射模块和接收模块，所述发射模块包括第一可编程逻辑器件和DDS；所述接收模块包括第二可编程逻辑器件和NCO，所述发射模块还包括由所述第一可编程逻辑器件内部产生的发射自由时钟，所述接收模块还包括由所述第二可编程逻辑器件内部产生的接收自由时钟；所述接收自由时钟与所述发射自由时钟的频率相同。本发明能够保持发射/接收通道相位相干的精确性，并缩短延时，提高实时性。

权利要求

1.一种保持发射/接收通道相位相干的装置，包括发射模块和接收模块，所述发射模块包括第一可编程逻辑器件和DDS；所述接收模块包括第二可编程逻辑器件和NCO，其特征在于，所述发射模块还包括由所述第一可编程逻辑器件内部产生的发射自由时钟，所述接收模块还包括由所述第二可编程逻辑器件内部产生的接收自由时钟；所述接收自由时钟与所述发射自由时钟的频率相同；若在脉冲序列中，所述接收模块相位和频率不变，在所述发射模块切换频率时，读取所述发射自由时钟的相位值，实现所述发射模块与所述接收模块相位相干；若在脉冲序列中，所述接收模块相位和/或频率发生改变，则读取所述接收自由时钟的相位值，在所述发射模块或接收模块切换频率和/或相位时，分别保持所述发射模块与所述发射自由时钟相位相干，以及所述接收模块与所述接收自由时钟相位相干。

2.根据权利要求1所述的保持发射/接收通道相位相干的装置，其特征在于，所述发射自由时钟为与所述接收自由时钟同频率的相位累加器。

3.根据权利要求1所述的保持发射/接收通道相位相干的装置，其特征在于，所述DDS和NCO均包括相位累加器、相位偏置器和幅度转换器，所述相位累加器和相位偏置器用于产生相位信息，所述幅度转换器用于将相位信息转换为幅度值。

4.根据权利要求1所述的保持发射/接收通道相位相干的装置，其特征在于，所述发射模块和接收模块集成在一个电路模块中。

5.根据权利要求4所述的保持发射/接收通道相位相干的装置，其特征在于，所述发射自由时钟和接收自由时钟为同一个自由时钟。

6.一种保持发射/接收通道相位相干的方法，其特征在于，采用如权利要求1‑5中任一所述的装置，在磁共振成像脉冲序列执行期间，所述发射模块需要切换频率和/或初相位时，所述第一可编程逻辑器件首先将发射模块的DDS的相位累加器清零，然后将脉冲序列需要设置的发射机频率调谐字送至DDS的频率调谐寄存器中，用于更新发射模块的DDS的相位累加器，并读取所述发射自由时钟的相位累加值，与需要设置的初相位值相加后送至DDS的相位偏置器。

7.根据权利要求6所述的保持发射/接收通道相位相干的方法，其特征在于，在磁共振成像脉冲序列执行期间，所述接收模块的NCO的频率发生变化，所述接收模块需要切换频率和/或相位时，所述第二可编程逻辑器件首先将接收模块的NCO的相位累加器清零，然后将脉冲序列需要设置的接收机频率调谐字送至NCO的频率调谐寄存器中，用于更新接收模块的NCO的相位累加器，并读取所述接收自由时钟的相位累加值，与需要设置的初相位值相加后送至NCO的相位偏置器。

说明书

一种保持发射/接收通道相位相干的装置及方法

技术领域

[0001] 本发明涉及磁共振成像技术领域，特别是涉及一种保持发射/接收通道相位相干的装置及方法。

背景技术

[0002] 磁共振成像技术作为一种能反映多维信息无损伤的诊断手段，在医学病理诊断和基础科学研究方面得到了广泛的应用；同时，磁共振波谱技术在化学分析、生物大分子研究
中发挥了重要作用。核磁共振控制台是核磁共振波谱仪器和成像系统的核心部件，其主要
作用是实时控制脉冲序列的发射和磁共振信号的接收。磁共振成像系统相对波谱仪器而言
增加了用于三维定位的梯度部件，因此磁共振控制台在成像系统中使用时，还需要对梯度
进行控制。为了实现磁共振信号的正常累加，以及保证在成像中的相位稳定等，要求发射的
射频信号与接收的磁共振信号之间具有稳定的相位关系，通常称之为发射与接收通道的相
位相干。

[0003] 在核磁共振实验中，如果发射机和接收机不作频率变换，并且都以同一频率工作，则他们的相位差是固定的，即发射机和接收机可以一直保持相位相干。在模拟核磁共振仪
器中，接收机的参考信号直接取自发射机信号源(Michal CA,Broughton K,Hansen 
E.Ahigh performance digital receiver for home‑built nuclear magnetic 
resonance spectrometers[J].Review ofentific Instruments,2002,73(2):453‑458.)，
即发射机和接收机使用同一个参考信号源，这样就比较方便地实现发射机和接收机的相位
相干。随着核磁共振仪器技术的发展，射频发射通道和接收通道都朝着数字技术方向不断
进步。在数字化谱仪中，由于质子的共振频率与外磁场强度成正比，需要一般通过改变激发
频率来实现选层。比如在主磁场方向上施加一个线性变化的梯度场，即沿着主磁场方向的
磁场强度呈线性变化，而在与主磁场垂直的方向上，一个包括特定载波频率的SINC激发脉
冲可激发一个选定层面(具有一定厚度)的核自旋。当发射机切换频率，而接收机不做频率
切换时，发射机与接收机的频率就不能保持一致，发射机与接收机之间相位差也会随时间
而改变，称之为发射机和接收机之间失去相位相干性，这样在磁共振成像中就无法成像，若
发射通道与接收通道不能保证精确的相位相干，则会出现图像伪影。核磁共振实验室中，有
时候只需要改变发射机或接收机的初相位，而不需要改变频率，但这同样会造成发射通道
和接收通达失去相位相干性。在已有的技术中，对于发射机和接收机相位不相干有以下几
种解决方法。

[0004] 一种是“相位回绕”技术，该方法的原理是在扫描过程中一直保持接收机的频率不变，通过调整发射机频率来实现发射机与接收机的相位相干。在发射瞬间，发射机切换到选
层层面对应的频率，因此发射机与接收机之间会产生相位差，为了消除这一相位差，在发射
机完成层面选择以后，需要计算此时发射机和接收机之间的相位差，并将发射机频率切换
到补偿频率并持续一段时间，直到发射信号和接收信号的相位差又回到初始状态，即发射
机与接收机恢复相位相干状态。尽管“相位回绕的”方法有效，并且被广泛应用，但是它需要
引入回绕延时，增加了脉冲序列的时间，使序列设计更复杂。

[0005] 另一种是“同步切换‑恢复”技术。在发射射频信号时，由于需要选择层面需要切换发射频率，此时也同样需要将接收机频率切换到与发射相同的频率，即使此时接收机并不
因为成像原理需要对频率进行改变。同样，在接收核磁共振信号时，如果需要改变接收频
率，此时也需要同步将发射频率切换到与接收机相同的频率，即同步更新发射频率和接收
频率。为了避免脉冲序列产生的频率更新信号到达发射机和接收机的时间不同和温度变化
等所导致的信号传输时间差，需要在脉冲序列的最后，将发射机和接收机频率切换至脉冲
序列的最初频率。该方法虽然无需引入额外的回绕延时，但却需要在发射和接收时加入额
外的频率切换动作，增加了操作的复杂性。

[0006] 现有专利文献CN103760507A公开了一种实现发射机和接收机相位相干的方法，该方法是在脉冲序列执行前，在第三个可编程器件中采用DDS技术产生一个参考时钟源，在发
射源产生选层激发脉冲和接收源解调信号前，通过总线方式读取参考时钟源相位，并通过
总线方式设置发射源NCO和接收源NCO的相位初值。该方法采用了同一个数字化的参考时钟
源，确实是一种在核磁共振仪器采用数字化技术设计以后，保证发射和接收相位相干的一
种方法。但是在该方法中，当需要切换发射源和接收源相位时，需要由外部总线控制器先读
取参考源相位并输出至外部总线，发射源和接收源再通过外部总线接口接收参考源的当前
输出相位值，将其设置为当前射频信号的相位，这样造成设置参考源相位时间较长，给产生
实时脉冲序列和控制脉冲信号之间的严格时序关系带来麻烦，并且如果外部总线采用并行
总线方式设计时，电路结构较为复杂；如果采用串行总线方式，则设置时间较长。同时，采用
外部总线方式保持相位同步的方法，需要由软件对参考时钟相位进行读取，并写入发射源
和接收源NCO内部的相位累加器，而软件操作由于受到操作系统的实时性和中断的影响可
能造成软件操作延时的不确定性，同时需要微处理参与，此时微处理器不能进行其他任务
操作。通常情况下，发射源和接收源均采用模块化结构进行设计，这样当发射源和接收源分
别属于不同的电路模块时，周围环境还有可能对外部总线信号造成干扰，从而降低参考信
号设置可靠性，或增加电路设计难度。另外，该方法在更新发射源和接收源的相位时，更新
的是它们的相位累加器，要实现相位相干，首先需要清除当前的NCO相位累加器值，然后再
将因脉冲序列核磁实验需要设置的相位初值与从外部总线读取的参考时钟当前相位值进
行累加，之后才能写入NCO的相位累加器，这样使得更新相位累加器的过程变得繁琐，并增
加了延时时间。

发明内容

[0007] 本发明所要解决的技术问题是提供一种保持发射/接收通道相位相干的装置及方法，能够保持发射/接收通道相位相干的精确性，并缩短延时，提高实时性。

[0008] 本发明解决其技术问题所采用的技术方案是：提供一种保持发射/接收通道相位相干的装置，包括发射模块和接收模块，所述发射模块包括第一可编程逻辑器件和DDS；所
述接收模块包括第二可编程逻辑器件和NCO，所述发射模块还包括由所述第一可编程逻辑
器件内部产生的发射自由时钟，所述接收模块还包括由所述第二可编程逻辑器件内部产生
的接收自由时钟；所述接收自由时钟与所述发射自由时钟的频率相同。

[0009] 所述发射自由时钟为与所述接收自由时钟同频率的相位累加器。

[0010] 所述DDS和NCO均包括相位累加器、相位偏置器和幅度转换器，所述相位累加器和相位偏置器用于产生相位信息，所述幅度转换器用于将相位信息转换为幅度值。

[0011] 所述发射模块和接收模块分别位于不同的电路模块中。作为特例，发射模块和接收模块可以集成在一个电路模块中。

[0012] 所述发射自由时钟和接收自由时钟分别属于两个不同的自由时钟。作为特例，当发射模块和接收模块集成在同一个电路模块中时，发射自由时钟和接收自由时钟可以是同
一个自由时钟。

[0013] 本发明解决其技术问题所采用的技术方案是：还提供一种保持发射/接收通道相位相干的方法，采用上述的装置，在磁共振成像脉冲序列执行期间，所述发射模块需要切换
频率和/或初相位时，所述第一可编程逻辑器件首先将发射模块的DDS的相位累加器清零，
然后将脉冲序列需要设置的发射机频率调谐字送至DDS的频率调谐寄存器中，用于更新发
射模块的DDS的相位累加器，并读取所述发射自由时钟的相位累加值，与需要设置的初相位
值相加后送至DDS的相位偏置器。

[0014] 在磁共振成像脉冲序列执行期间，所述接收模块的NCO的频率发生变化，所述接收模块需要切换频率和/或相位时，所述第二可编程逻辑器件首先将接收模块的NCO的相位累
加器清零，然后将脉冲序列需要设置的接收机频率调谐字送至NCO的频率调谐寄存器中，用
于更新接收模块的NCO的相位累加器，并读取所述接收自由时钟的相位累加值，与需要设置
的初相位值相加后送至NCO的相位偏置器。

[0015] 有益效果

[0016] 由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明采用双自由时钟的方法，即发射机和接收机分别采用独立的自由时钟，不需要单
独的可编程器件用于产生参考时钟，读取各自自由时钟相位并设置发射机DDS和接收机NCO
的相位偏置器的整个过程，完全由FPGA内部设计的硬件逻辑进行控制，提高了实时性，整个
相位同步过程完全不需要微处理器参与，大大缩短了设置自由时钟的延时，并简化了自由
时钟相关的电路设计，确保了发射/接收相位相干的精确性，提高了仪器性能。其次，在需要
改变发射机和接收机相位时，只需读取对应自由时钟当前相位，并对发射DDS和接收NCO的
相位偏置器进行更新，而与脉冲序列相关的频率改变，只需要单独对发射DDS和接收NCO的
相位累加器进行设置，并不需要与从各自自由时钟读取的当前相位值进行累计，进一步缩
短了因保持相位同步而产生的延时时间，同时简化了逻辑设计，控制更加合理方便。

附图说明

[0017] 图1是DDS核原理结构图；

[0018] 图2是保持发射机和发射自由时钟相位相干示意图；

[0019] 图3是保持接收机和接收机自由时钟相位相干示意图；

[0020] 图4是自由时钟原理图。

具体实施方式

[0021] 下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人
员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定
的范围。

[0022] 在现代数字核磁共振谱仪中，发射机和接收机分别具有独立的频率源，数字接收机的数控振荡器(Digitally Controlled Oscillator，简称“NCO”)与发射机的射频源都采
用直接数字频率合成技术(Direct Digital Synthesis，简称“DDS”)，所以NCO与DDS核的原
理一致。DDS是从相位的概念出发，由不同的相位给出不同的电压幅度，即相位‑正弦幅度转
换，最后滤波，平滑输出所需波形的一种频率合成技术。

[0023] DDS核包含相位累加器、幅度转换器(ROM表)、数模转换器(DAC)、低通滤波器(LPF)和参考时钟五个部分。现在多数专用DDS芯片的DDS核结构如图1所示，其输出波形为：s(t)
＝A(t)cos(2πft+φ)，|A(t)≤1|。其中，f由频率调谐字FTW决定，φ由相位调谐字POW决定，
A(t)由幅度控制字AMW决定。对于本实施方式所用的DDS芯片AD9954，其频率调谐字为32位，
相位调谐字为16位，幅度控制字为14位。

[0024] 为了产生所需要的射频调制信号，AD9954芯片的相关寄存器分别按照以下公式进行配置：

[0025] 频率调谐字FTW＝(fout/fc)×232

[0026] 相位调谐字

[0027] 幅度控制字AMW＝|A(t)|×214。

[0028] 公式中的fout表示输出频率，fc是时钟频率。频率调谐字、相位调谐字、幅度控制字的更新及相位累加器的清零均可由现场可编程门阵列(Field Programmable GateArray，
FPGA)控制完成，FPGA写入的频率调谐字、相位调谐字、幅度控制字首先会保存在DDS芯片的
频率调谐字、相位调谐字、幅度控制字对应的缓冲寄存器中，当接收到FPGA产生的更新信号
时，才会将这些值送至DDS核，更新所输出的波形。由该表达式可知，最终所输出波形的相位
包含两部分，一部分取决于频率调谐字，即相位累加器中累加的相位值，另一部分取决于相
位调谐字，这部分将在相位偏置器中被累加，若将相位累加器复位，即将相位累加器中的值
清零，则此时DDS核所输出信号的初相位仅由相位偏置器决定。

[0029] 基于上述内容，本实施方式提出的一种保持发射/接收通道相位相干的装置，包括发射模块和接收模块，所述发射模块包括第一可编程逻辑器件和DDS；所述接收模块包括第
二可编程逻辑器件和NCO，所述发射模块还包括与所述第一可编程逻辑器件内部产生的发
射自由时钟，所述接收模块还包括与所述第二可编程逻辑器件内部产生的接收自由时钟；
所述接收自由时钟与所述发射自由时钟的频率相同。

[0030] 所述发射自由时钟为与所述接收自由时钟是同频率的相位累加器。本实施方式中的自由时钟的原理与DDS核的相位累加器相同，如图4所示，由于其结构简单，所以十分容易
在FPGA内部实现，其频率由频率调谐字FTW决定。在本实施方式中，通过保持发射通道和接
收通道分别与各自自由时钟相干的方法，从而保证了发射与接收通道的相位相干性。当发
射和接收电路设计在同一个电路模块中时，只需要设计一个自由时钟。采用该方法时，发
射/接收的相位相干性能够得到精确保证，脉冲序列设计简单，序列执行的实时性较好。

[0031] 本发明在控制发射机和接收机时序逻辑的FPGA内部各做一个自由时钟模块，两个自由时钟的频率相同。若在脉冲序列中，接收机相位和频率不变，则首先保持发射自由时钟
与接收机频率一致，在发射机切换频率时，读出发射机自由时钟的相位值，通过FPGA将其送
到发射机的DDS芯片，即可实现发射机与接收机相位相干。若在脉冲序列中，需要改变接收
机频率(和/或相位)，则读取接收机自由时钟的相位值，通过FPGA将其写入NCO，在发射机或
接收机切换频率(和/或相位)时，分别保持发射机与发射自由时钟相位相干，接收机与接收
自由时钟相位相干，由于发射自由时钟与接收自由时钟频率相同，所以这样就保证了发射
机和接收机相位相干。

[0032] 为说明原理方便，首先假定在磁共振成像脉冲序列执行期间，用于数字接收机检波的NCO频率不发生变化。在本实施方式中，在射频频率合成的电路模块(即发射模块)中，
设计一个与接收机NCO同频率的相位累加器，称之为“发射自由时钟”，这样首先保证了自由
时钟与接收机之间的相位相干。如图2所示，在脉冲序列执行之前，发射机、发射自由时钟的
频率都保持与接收机NCO频率同为F0。在T1时刻，为了选择层面，发射机将激发频率切换至
激发频率Ft1。T1时刻后，发射机与接收机失去相位相干性。为了使发射机每次切换频率时
(T1、T2、Tn等时刻)都能与接收机保持相位相干，应在发射机切换频率的同时将其相位切换
到发射自由时钟当前的相位累加值。针对所采用的DDS器件AD9954，在每次切换发射机相位
时要完成四个步骤：

[0033] (1)将发射机DDS芯片的相位累加器清零。

[0034] (2)读取发射自由时钟的相位累加值，与需要设置的初相位相加，然后送至发射机DDS芯片的相位调谐寄存器中。

[0035] (3)将脉冲序列需要设置的发射机频率调谐字送入发射机DDS芯片的频率调谐寄存器中。，

[0036] (4)FPGA产生更新(Update)信号，输出具有一定频率和相位的射频信号。

[0037] 假如在磁共振成像脉冲序列执行期间，需要改变数字接收机检波的NCO频率和/或相位，此时发射自由时钟不再保持与接收机相位相干。为了解决这一问题，本实施方式采用
与发射通道相同的方法，在数字接收机电路模块中设计一个“接收自由时钟”，保持与发射
自由时钟频率相同。如图3所示，在T1’和T2’时刻接收机切换频率和相位时，读取接收自由
时钟的相位累加值来设置NCO的相位初值，这样就保证了接收通道与接收自由时钟的相干
性。通过保持发射通道和接收通道分别与各自自由时钟相干的方法，从而保证了发射与接
收通道的相位相干性。切换接收机相位的方法与发射机相同：

[0038] (1)将接收机NCO的相位累加器清零。

[0039] (2)读取接收自由时钟的相位累加值，与需要设置的相位初值相加，然后送至接收机的相位调谐寄存器中。

[0040] (3)将脉冲序列需要设置的接收机频率调谐字送入NCO的频率调谐寄存器中。

[0041] (4)FPGA产生更新(Update)信号，输出一定频率和相位的正交检波信号。

[0042] 本发明采用双自由时钟的方法，即发射机和接收机分别采用独立的自由时钟，不需要单独的可编程器件用于产生参考时钟，读取自由时钟相位并设置发射机DDS和接收机
NCO的相位偏置器的整个过程，完全由FPGA内部设计的硬件逻辑进行控制，提高了实时性，
整个相位同步过程完全不需要微处理器参与，大大缩短了设置自由时钟的延时，并简化了
自由时钟相关的电路设计，确保了发射/接收相位相干的精确性，提高了仪器性能。其次，在
需要改变发射机和接收机初相位时，只需读取对应自由时钟当前相位，与需要设置的初相
位简单相加后，对发射DDS和接收NCO的相位偏置器进行更新，而与脉冲序列相关的频率更
新，只需要单独对发射DDS和接收NCO的相位累加器进行设置，并不需要与从自由时钟读取
的当前相位值进行累加，进一步缩短了因保持相位同步而产生的延时时间，同时简化了逻
辑设计，控制更加合理方便。