一种BUCK控制电路、控制方法和基准产生电路

摘要

本发明涉及开关电源领域，特别涉及一种BUCK控制电路及控制方法,BUCK控制电路包括：电阻R1、电阻R2、电阻R3、比较器COMP1、比较器COMP2、比较器COMP3、与门U1、RS触发器U2、基准产生电路和驱动电路。本发明BUCK控制电路可解决现有供电电源动态特性差的问题，达到在输入电压、输出负载同时跳变时输出零过欠冲的效果，与现有技术相比，控制电路的制造成本更低。且在保证输出零过欠冲的性能情况下，空载开关频率低，空载功耗也较低。

权利要求

1.一种BUCK拓扑的控制电路，其特征在于，包括：电阻R1、电阻R2、电阻R3、比较器COMP1、比较器COMP2、比较器COMP3、与门U1、RS触发器U2、基准产生电路和驱动电路；

所述电阻R1与电感L1串联，用于检测电感L1的电流，所述电阻R1的一端分别与比较器COMP1的正输入端、比较器COMP2的负输入端相连且作为检测信号的输出端CS；

所述电阻R2与所述电阻R3串联后并联在BUCK电源的输出端，所述电阻R2和电阻R3的连接点与比较器COMP3的负输入端相连，所述连接点作为输出电压的反馈信号的输出端FB，比较器COMP3的正输入端用于输入反馈电压基准值REF_FB；

所述基准产生电路具有用于输出上阈值电压REF_CSH的第一输出端和用于输出下阈值电压REF_CSL的第二输出端，所述第一输出端与所述比较器COMP1的输入端连接，所述第二输出端与所述比较器COMP2的输入端连接；

所述与门U1的一个输入端与所述比较器COMP2的输出端相连，所述与门U1的另一输入端与所述比较器COMP3的输出端相连；

所述RS触发器U2的S输入端与所述与门U1的输出端相连，所述RS触发器U2的R输入端与所述比较器COMP1的输出端相连，所述RS触发器的输出端与所述驱动电路相连，所述驱动电路用于驱动MOS管Q1的开通与关断。

2.根据权利要求1所述的BUCK拓扑的控制电路，其特征在于，所述上阈值电压REF_CSH和所述下阈值电压REF_CSL是恒定不变的电压或跟随负载变化的电压。

3.根据权利要求1所述的BUCK拓扑的控制电路，其特征在于，所述基准产生电路包括方波发生电路、低通滤波器和电压叠加电路；

所述方波发生电路通过检测所述驱动电路的驱动频率，产生导通时间恒定频率跟随驱动频率变化的方波信号；

所述低通滤波器的输入端与方波发生电路的输出端相连，所述低通滤波器对由方波发生电路输入的方波信号进行滤波，输出幅值跟随驱动频率变化的电压信号；

所述电压叠加电路的输入端与所述低通滤波器的输出相连，所述电压叠加电路把从所述低通滤波器输出的跟随驱动频率变化的电压信号与恒定不变的电压叠加并分压，并输出跟随负载变化的所述上阈值电压REF_CSH和所述下阈值电压REF_CSL。

4.根据权利要求1所述的BUCK拓扑的控制电路，其特征在于，所述基准产生电路包括电容C3、电阻R3、电阻R4、恒流源CR1、恒流源CR2和逻辑控制电路；

所述恒流源CR1的输入端与供电电压VCC相连，所述恒流源CR1的输出端分别与电容C3的一端、所述恒流源CR2的输入端相连且其连接点作为所述上阈值电压REF_CSH的输出端；

所述恒流源CR2的输出端与所述电容C3的另一端相连，所述电阻R3和所述电阻R4串联后与所述电容C3并联，所述电阻R3与所述电阻R4的连接点作为所述下阈值电压REF_CSL的输出端；

所述逻辑控制电路具有四个输入端以及两个输出端，所述逻辑控制电路的四个输入端分别与比较器COMP1的输出端、所述比较器COMP2的输出端、所述基准产生电路的第一输出端和所述基准产生电路的第二输出端相连，所述逻辑控制电路的两个输出端分别与所述恒流源CR1的控制端和所述恒流源CR 2的控制端相连，以控制所述恒流源CR1与所述恒流源CR2是否工作。

5.根据权利要求4所述的BUCK拓扑的控制电路，其特征在于：所述逻辑控制电路内部预设有参考上阈值电压REF_MAX和参考下阈值电压REF_MIN；

当所述上阈值电压REF_CSH大于或等于所述参考上阈值电压REF_MAX时，所述恒流源CR2工作，所述恒流源CR1不工作，所述电容C3的电压下降；当所述上阈值电压REF_CSH小于或等于所述参考下阈值电压REF_MIN时，所述恒流源CR1与所述恒流源CR2都不工作，电容C3的电压维持当前值不变；

当所述比较器COMP1输出高电平信号时，所述恒流源CR1与所述恒流源CR2都不工作，所述电容C3的电压维持当前值不变；

当所述比较器COMP2输出高电平信号时，所述恒流源CR1工作，所述恒流源CR2不工作，所述电容C3的电压上升。

6.根据权利要求1所述的BUCK拓扑的控制电路，其特征在于，所述BUCK电源包括MOS管Q1、二极管D1、电感L1以及电容C1；

所述MOS管Q1的栅极与所述驱动电路的输出端相连，所述MOS管Q1的漏极与母线电压相连，所述MOS管Q1的源极分别与所述二极管D1的阴极、所述电阻R1的一端相连且其连接点作为检测信号的输出端CS，所述电阻R1的另一端与电感L1的一端相连且其连接点作为检测信号的参考地，所述电感L1的另一端通过所述电容C1与参考地相连，所述电容C1两端作为所述BUCK电源的输出端。

7.一种BUCK拓扑的控制电路，其电性连接BUCK电源，所述BUCK电源具有开关管Q1、二极管D1、电感L1以及电容C1，其特征在于，所述BUCK拓扑的控制电路包括：电阻R1、电阻R2、电阻R3、比较电路、基准产生电路、逻辑整合电路以及驱动电路；

所述电阻R1连接在所述BUCK电源的开关管Q1和所述电感L1之间，所述电阻R1与所述开关管Q1的连接点作为检测信号的输出端CS；

所述电阻R2与所述电阻R3并联在所述BUCK电源的输出端，所述电阻R2和所述电阻R3之间的连接点作为输出电压的反馈信号的输出端FB；

所述比较电路的输入端分别与所述输出端CS、所述输出端FB和所述基准产生电路连接，所述比较电路的输出端与所述逻辑整合电路连接，所述比较电路具有比较器COMP1、比较器COMP2以及比较器COMP3，所述比较器COMP1用于将所述输出端CS的电压与由所述基准产生电路产生的上阈值电压REF_CSH进行比较以输出第一电平信号，所述比较器COMP2用于将所述输出端CS的电压与由所述基准产生电路产生的下阈值电压REF_CSL进行比较以输出第二电平信号，所述比较器COMP3用于将所述输出端FB的电压与反馈电压基准值REF_FB进行比较以输出第三电平信号；

所述逻辑整合电路用于对所述第一电平信号、所述第二电平信号和所述第三电平信号进行逻辑运算并输出控制信号至所述驱动电路以驱动所述开关管开通或关断。

8.根据权利要求7所述的BUCK拓扑的控制电路，其特征在于：所述逻辑整合电路具有与门和RS触发器；

所述基准产生电路具有用于输出所述上阈值电压REF_CSH的第一输出端和用于输出所述下阈值电压REF_CSL的第二输出端；

所述比较器COMP1的正输入端与所述输出端CS连接，所述比较器COMP1的负输入端与所述基准产生电路的第一输出端连接，所述比较器COMP1的负输入端用于输入所述上阈值电压REF_CSH，所述比较器COMP1的输出端与所述RS触发器的R输入端连接；

所述比较器COMP2的正输入端与所述基准产生电路的第二输出端连接，所述比较器COMP2的正输入端用于输入所述下阈值电压REF_CSL，所述比较器COMP2的负输入端与所述输出端CS连接，所述比较器COMP2的输出端与与门U1的一输入端连接；

所述比较器COMP3的正输入端用于输入所述反馈电压基准值REF_FB，所述比较器COMP3的负输入端与所述输出端FB连接，所述比较器COMP3的输出端与所述与门U1的另一输入端连接。

9.根据权利要求7所述的BUCK拓扑的控制电路，其特征在于：还设有电容C2，所述电容C2并联在所述电阻R2的两端。

10.一种BUCK拓扑的控制方法，其特征在于：所述BUCK拓扑具有BUCK电源，所述BUCK电源具有开关管Q1、二极管D1、电感L1以及电容C1，所述电容C1的两端作为所述BUCK电源的输出端，所述BUCK电源的输出端并联有电阻R2和电阻R3，所述控制方法包括如下步骤：(a)在所述开关管Q1和所述电感L1之间设置与所述电感L1串联的电阻R1，将所述电阻R1与所述开关管Q1的连接点作为检测信号的输出端CS，采集所述输出端CS的电压，并将所述输出端CS的电压分别输送至比较器COMP1和比较器COMP2；

(b)将所述电阻R2和所述电阻R3之间的连接点作为输出电压的反馈信号的输出端FB，采集所述输出端FB的电压，并将所述输出端FB的电压输送至比较器COMP3；

(c)所述比较器COMP1将所述输出端CS的电压与上阈值电压REF_CSH进行比较以输出第一电平信号，所述比较器COMP2将所述输出端CS的电压与下阈值电压REF_CSL进行比较以输出第二电平信号，以及所述比较器COMP3将所述输出端FB的电压与反馈电压基准值REF_FB进行比较以输出第三电平信号；

(d)对所述第一电平信号、所述第二电平信号和所述第三电平信号进行逻辑运算并根据运算结果输出控制信号至驱动电路，以驱动所述开关管Q1的开通或关断。

11.根据权利要求10所述的BUCK拓扑的控制方法，其特征在于：步骤(C)中，所述比较器COMP1将所述输出端CS的电压与所述上阈值电压REF_CSH进行比较，当所述输出端CS的电压大于所述上阈值电压REF_CSH时，所述比较器COMP1输出的所述第一电平信号为高电平；

所述比较器COMP2将所述输出端CS的电压与所述下阈值电压REF_CSL进行比较，当所述输出端CS的电压小于所述下阈值电压REF_CSL时，所述比较器COMP2输出的所述第二电平信号为高电平；

所述比较器COMP3将所述输出端FB的电压与反馈电压基准值REF_FB进行比较，当所述输出端FB的电压小于所述反馈电压基准值REF_FB时，所述比较器COMP3输出的所述第三电平信号为高电平。

12.根据权利要求11所述的BUCK拓扑的控制方法，其特征在于：步骤(d)中，对所述第一电平信号、所述第二电平信号和所述第三电平信号进行逻辑运算具体为：当所述第一电平信号为高电平时，所述驱动电路输出低电平，所述开关管Q1关断；当所述第二电平信号为高电平且所述第三电平信号为高电平时，所述驱动电路输出高电平，所述开关管Q1导通。

13.一种BUCK拓扑的驱动控制电路，包括输出电压的反馈信号的采样电路，其特征在于，还包括电感L1的电流采样电路，

在正常工作时，由输出电压的反馈信号的采样电路所形成的采样电压条件来触发MOS管Q1的开通；并由电感L1的电流采样电路所形成的峰值采样电流条件来触发MOS管Q1的关断；

在短路情况下，由电感L1的电流采样电路所形成的谷值采样电流条件来触发MOS管Q1的开通；并由电感L1的电流采样电路所形成的峰值采样电流条件来触发MOS管Q1的关断。

14.一种BUCK拓扑的驱动控制电路，包括输出电压的反馈信号的采样电路，其特征在于，还包括电感L1的电流采样电路，

反馈信号的采样电路的输出端接入比较器COMP3的负输入端，比较器COMP3的正输入端接入反馈电压基准值REF_FB，比较器COMP3的输出端连接与门U1的第一输入端；电流采样电路的输出端接入比较器COMP2的负输入端，比较器COMP2的正输入端接入下阈值电压REF_CSL，比较器COMP2的输出端连接与门U1的第二输入端；与门U1的输出端连接RS触发器U2的S输入端，用以触发MOS管Q1的开通；

电流采样电路的输出端还接入比较器COMP1的正输入端，比较器COMP1的负输入端接入上阈值电压REF_CSH，比较器COMP1的输出端连接RS触发器U2的R输入端，用以触发MOS管Q1的关断。

15.一种BUCK拓扑的驱动控制方法，包括如下步骤，在正常工作时，当输出电压的反馈信号的采样电压小于其反馈电压基准值REF_FB时，则触发MOS管Q1开通；当电感L1的采样电流大于其上阈值电压REF_CSH时，则触发MOS管Q1关断；

在短路情况下，当电感L1的采样电流小于其下阈值电压REF_CSL时，则触发MOS管Q1的开通；当电感L1的采样电流大于其上阈值电压REF_CSH时，则触发MOS管Q1关断。

16.一种BUCK拓扑的驱动控制方法，包括如下步骤，触发MOS管Q1的开通，在输出电压的反馈信号的采样电压小于其反馈电压基准值REF_FB，且电感L1的采样电流小于其下阈值电压REF_CSL时；

触发MOS管Q1的关断，在电感L1的采样电流大于其上阈值电压REF_CSH时。

17.一种BUCK驱动控制电路的检测阈值的基准产生方法，包括如下步骤，通过检测驱动电路的驱动频率，产生导通时间恒定而频率跟随驱动频率变化的方波信号，方波信号经过低通滤波器后，输出幅值跟随驱动频率变化的平均值电压，然后再把平均值电压叠加在一个固定的电压上并再分压，以得到跟随负载变化的基准信号，基准信号包括上阈值电压REF_CSH和下阈值电压REF_CSL。

18.一种BUCK驱动控制电路的基准产生电路，其特征在于：包括方波发生电路、低通滤波器和电压叠加电路，

方波发生电路，通过检测驱动电路的驱动频率，产生导通时间恒定而频率跟随驱动频率变化的方波信号；

低通滤波器，接收方波发生电路输出的方波信号，并输出幅值跟随驱动频率变化的平均值电压；

电压叠加电路，接收低通滤波器的平均值电压，把平均值电压叠加在一个固定的电压上并再分压，以得到跟随负载变化的基准信号并分别输出，基准信号包括上阈值电压REF_CSH和下阈值电压REF_CSL。

19.一种BUCK驱动控制电路的检测阈值的基准产生方法，包括如下步骤，通过检测单个周期内上阈值电压REF_CSH和下阈值电压REF_CSL的变化量，控制恒流源分别产生上阈值电压REF_CSH和下阈值电压REF_CSL的补偿电压，以得到跟随负载变化的基准信号，基准信号包括上阈值电压REF_CSH和下阈值电压REF_CSL。

20.一种BUCK驱动控制电路的基准产生电路，其特征在于：包括电压补偿电路和逻辑控制电路，电压补偿电路包括电容C3、电阻R3、电阻R4、恒流源CR1和恒流源CR2，其中，恒流源CR1的输入端与供电电压VCC相连，CR1的输出端分别与电容C3的一端、恒流源CR2的输入端相连其连接点作为上阈值电压REF_CSH的输出端，恒流源CR2的输出端与电容C3的另一端相连，电阻R3和电阻R4串联后与电容C3相连，电阻R3与电阻R4的连接点作为下阈值电压REF_CSL的输出端，逻辑控制电路的四个输入端分别与比较器COMP1的输出端、比较器COMP2的输出端、上阈值电压REF_CSH、下阈值电压REF_CSL相连，逻辑控制电路的两个输出端分别与恒流源CR1的控制端、恒流源CD2的控制端相连。

21.根据权利要求20所述的BUCK驱动控制电路的基准产生电路，其特征在于：所述逻辑控制电路，内部包括两个基准电压，分别为参考上阈值电压REF_MAX和参考下阈值电压REF_MIN，

当REF_CSH≥REF_MAX，控制恒流源CR2工作、CR1不工作，以使电容C3的电压下降；

当REF_CSH≤REF_MIN，控制恒流源CR1与CR2都不工作，以使电容C3的电压维持当前值不变；

当比较器COMP1输出高电平信号时，控制恒流源CR1与CR2都不工作，以使电容C3的电压维持当前值不变；

当比较器COMP2输出高电平信号时，控制恒流源CR1工作CR2不工作，以使电容C3的电压上升。

说明书

一种BUCK控制电路、控制方法和基准产生电路

技术领域

[0001] 本发明涉及开关电源领域，特别涉及一种BUCK控制电路、控制方法及基准产生电路。

背景技术

[0002] BUCK拓扑广泛应用于民用场合，目前白色家电的控制电路供电大部分采用BUCK拓扑供电，因为相比于反激，BUCK拓扑的成本更低，并且全塑料外壳，无需考虑安规隔离的问
题。一般家电的供电电路，输入电压范围为110VDC～375VDC(交流输入整流滤波之后)，输出
电压有两路其中一路为5V或3.3V给单片机供电，另一路为12V给继电器供电。还有一种特殊
的家电应用为单火线开关面板，内部供电电路的输入电压范围约为12VDC～375VDC，输出电
压有两路其中一路为5V或3.3V给单片机供电，另一路为12V给继电器供电。上述供电电路的
两路输出，一般是把12V的输出电压通过LDO或开关电源进行二次降压，得到5V或3.3V的输
出电压。

[0003] 目前继电器已有5V供电或3.3V供电的产品，理论上是不需要额外12V供电的。但实际上目前家电中几乎还是沿用两路输出的供电，其中一个原因就是目前这种AC‑DC的BUCK
控制的输出动态性能比较差。一般继电器的驱动损耗为300mW左右，而单片机为30mW左右。
在控制继电器进行开关动作时，相当于输出产生了一次大动态跳变，这时输出电压是会产
生一定的过欠冲。而单片机的供电电压范围是比较窄的，这种输出电压的过欠冲是有可能
会损坏芯片或者让芯片重启，从而影响整个系统的正常工作，所以12V+5V OR3.3V这种两路
输出的应用一直沿用到现在。当给继电器供电的12V电压出现比较大的过欠冲，经过二次降
压之后的5V OR 3.3V输出电压，只要输入输出有一定的压差，那么5V OR 3.3V的输出电压
是很稳定的不会受输入电压过欠冲的影响。由于现有技术的还没能解决输出大动态电压过
欠冲的问题，两路输出的供电方案是目前非常常见的应用。

[0004] 而单火线开关面板的应用对电源的要求就更高，不仅输出电压会出现负载跳变，输入电压也会出现电压跳变。当单火线开关面板内部的继电器闭合，这时内部供电电源的
输出为满载，而输入电压会从310VDC跌落到12VDC左右；当单火线开关面板内部的继电器关
闭时，这时内部供电电源的输出为空载，而输入电压会从12VDC上升到310VDC。这种输入输
出的同时跳变会让输出电压的过欠冲更大，甚至电源需要额外的控制电路才能正常工作。
同时，这么宽的输入电压范围会导致反馈环路补偿更加困难，为了使得在全范围内稳定，开
关电源的穿越频率需设计得更低，大动态性能会更差。常规的单火线开关面板的供电电路，
两路输出是必不可少的。单火线开关面板也要求供电电源的空载输入电流很小，因为单火
线开关面板中的供电电源与灯具是串联的，灯具在关闭时供电电源的空载输入电流会流经
灯具，假如空载输入电流过大，就会导致灯具在关闭时会出现闪烁的情况。

[0005] 根据开关电源领域的一般常识可知，开关电源的空载输入功耗与空载开关频率是成反比的，空载开关频率越低，那么空载输入功耗越小。而一般空载开关频率与输出的大动
态响应也是相关的，空载的开关频率越低，那么输出从空载到满载负载切换时，输出电源的
欠冲也就会越大。也就是说，一般情况下，开关电源的空载输入功耗与输出动态响应是相矛
盾的。市面上一般供电电源的空载输入功耗为50mW～100mW，有些控制技术比较落后的供电
电源空载输入功耗大于200mW。

[0006] 基于以上的介绍，我们可以了解到，目前家电的供电电源存在以下的问题：

[0007] 1、供电电源的输出动态特性较差，需要二次降压电路给单片机供电，导致电路成本相对较高；

[0008] 2、为了兼顾动态特性的，空载功耗不能做得太低，国内庞大的家电保有量使得家电的待机状态也会造成能源的浪费。

发明内容

[0009] 本发明解决的技术问题在于：现有的供电电源存在输出动态特性较差且空载功耗较大的问题。

[0010] 为解决上述技术问题，本发明提供一种BUCK拓扑的控制电路，其包括：电阻R1、电阻R2、电阻R3、比较器COMP1、比较器COMP2、比较器COMP3、与门U1、RS触发器U2、基准产生电
路和驱动电路；

[0011] 电阻R1与电感L1串联，用于检测电感L1的电流，电阻R1的一端分别与比较器COMP1的正输入端、比较器COMP2的负输入端相连且作为检测信号的输出端CS；

[0012] 电阻R2与所述电阻R3串联后并联在BUCK电源的输出端，电阻R2和电阻R3的连接点与比较器COMP3的负输入端相连，该连接点作为输出电压的反馈信号的输出端FB，比较器
COMP3的正输入端用于输入反馈电压基准值REF_FB；

[0013] 基准产生电路具有用于输出上阈值电压REF_CSH的第一输出端和用于输出下阈值电压REF_CSL的第二输出端，第一输出端与比较器COMP1的输入端连接，第二输出端与比较
器COMP2的输入端连接；

[0014] 与门U1的一个输入端与比较器COMP2的输出端相连，与门U1的另一输入端与比较器COMP3的输出端相连；

[0015] RS触发器U2的S输入端与与门U1的输出端相连，RS触发器U2的R输入端与比较器COMP1的输出端相连，RS触发器的输出端与驱动电路相连，驱动电路用于驱动MOS管Q1的开
通与关断。

[0016] 在一个实施例中，上阈值电压REF_CSH和下阈值电压REF_CSL为恒定不变的电压。

[0017] 在一个实施例中，基准产生电路包括方波发生电路、低通滤波器和电压叠加电路；

[0018] 方波发生电路通过检测驱动电路的驱动频率，产生导通时间恒定频率跟随驱动频率变化的方波信号；

[0019] 低通滤波器的输入端与方波发生电路的输出端相连，低通滤波器对由方波发生电路输入的方波信号进行滤波，输出幅值跟随驱动频率变化的电压信号；

[0020] 电压叠加电路的输入端与低通滤波器的输出相连，电压叠加电路把从低通滤波器输出的电压信号与恒定不变的电压叠加并分压，并输出上阈值电压REF_CSH和下阈值电压
REF_CSL。

[0021] 在一个实施例中，基准产生电路包括电容C3、电阻R3、电阻R4、恒流源CR1、恒流源CR2和逻辑控制电路；

[0022] 恒流源CR1的输入端与供电电压VCC相连，恒流源CR1的输出端分别与电容C3的一端、恒流源CR2的输入端相连且其连接点作为上阈值电压REF_CSH的输出端；

[0023] 恒流源CR2的输出端与电容C3的另一端相连，电阻R3和电阻R4串联后与电容C3并联，电阻R3与电阻R4的连接点作为下阈值电压REF_CSL的输出端；

[0024] 逻辑控制电路具有四个输入端以及两个输出端，逻辑控制电路的四个输入端分别与比较器COMP1的输出端、比较器COMP2的输出端、基准产生电路的第一输出端和基准产生
电路的第二输出端相连，逻辑控制电路的两个输出端分别与恒流源CR1的控制端和恒流源
CD2的控制端相连，以控制恒流源CR1与恒流源CR2是否工作。

[0025] 在一个实施例中，逻辑控制电路内部预设有参考上阈值电压REF_MAX和参考下阈值电压REF_MIN；

[0026] 当上阈值电压REF_CSH大于或等于参考上阈值电压REF_MAX时，恒流源CR2工作，恒流源CR1不工作，所述电容C3的电压下降；当上阈值电压REF_CSH小于或等于参考下阈值电
压REF_MIN时，恒流源CR1与恒流源CR2都不工作，电容C3的电压维持当前值不变；

[0027] 当比较器COMP1输出高电平信号时，恒流源CR1与恒流源CR2都不工作，电容C3的电压维持当前值不变；

[0028] 当比较器COMP2输出高电平信号时，恒流源CR1工作，恒流源CR2不工作，电容C3的电压上升。

[0029] 在一个实施例中，BUCK电源包括MOS管Q1、二极管D1、电感L1以及电容C1；

[0030] MOS管Q1的栅极与驱动电路的输出端相连，MOS管Q1的漏极与母线电压相连，MOS管Q1的源极分别与二极管D1的阴极、电阻R1的一端相连且其连接点作为检测信号的输出端
CS，电阻R1的另一端与电感L1的一端相连且其连接点作为检测信号的参考地，电感L1的另
一端通过电容C1与参考地相连，电容C1两端作为BUCK电源的输出端。

[0031] 本发明还提供一种BUCK拓扑的控制电路，其电性连接BUCK电源，所述BUCK电源具有开关管Q1、二极管D1、电感L1以及电容C1，其特征在于，所述BUCK拓扑的控制电路包括：电
阻R1、电阻R2、电阻R3、比较电路、基准产生电路、逻辑整合电路以及驱动电路；

[0032] 电阻R1连接在BUCK电源的开关管Q1和电感L1之间，电阻R1与开关管Q1的连接点作为检测信号的输出端CS；

[0033] 电阻R2与电阻R3并联在BUCK电源的输出端，电阻R2和电阻R3之间的连接点作为输出电压的反馈信号的输出端FB；

[0034] 比较电路的输入端分别与所述输出端CS、输出端FB和基准产生电路连接，比较电路的输出端与逻辑整合电路连接，比较电路具有比较器COMP1、比较器COMP2以及比较器
COMP3，比较器COMP1用于将输出端CS的电压与由所述基准产生电路产生的上阈值电压REF_
CSH进行比较以输出第一电平信号，比较器COMP2用于将输出端CS的电压与由基准产生电路
产生的下阈值电压REF_CSL进行比较以输出第二电平信号，比较器COMP3用于将输出端FB的
电压与反馈电压基准值REF_FB进行比较以输出第三电平信号；

[0035] 逻辑整合电路用于对第一电平信号、第二电平信号和第三电平信号进行逻辑运算并输出控制信号至驱动电路以驱动开关管开通或关断。

[0036] 在一个实施例中，所述逻辑整合电路具有与门和RS触发器；

[0037] 基准产生电路具有用于输出上阈值电压REF_CSH的第一输出端和用于输出下阈值电压REF_CSL的第二输出端；

[0038] 比较器COMP1的正输入端与输出端CS连接，比较器COMP1的负输入端与基准产生电路的第一输出端连接，比较器COMP1的负输入端用于输入上阈值电压REF_CSH，比较器COMP1
的输出端与RS触发器的R输入端连接；

[0039] 比较器COMP2的正输入端与基准产生电路的第二输出端连接，比较器COMP2的正输入端用于输入下阈值电压REF_CSL，比较器COMP2的负输入端与输出端CS连接，比较器COMP2
的输出端与与门U1的一输入端连接；

[0040] 比较器COMP3的正输入端用于输入反馈电压基准值REF_FB，比较器COMP3的负输入端与输出端FB连接，比较器COMP3的输出端与与门U1的另一输入端连接。

[0041] 在一个实施例中，还设有电容C2，所述电容C2并联在所述电阻R2的两端。

[0042] 本发明还提供一种BUCK拓扑的控制方法，BUCK拓扑具有BUCK电源，BUCK电源具有开关管Q1、二极管D1、电感L1以及电容C1，电容C1的两端作为BUCK电源的输出端，BUCK电源
的输出端并联有电阻R2和电阻R3，控制方法包括如下步骤：

[0043] (a)在开关管Q1和所述电感L1之间设置与电感L1串联的电阻R1，将电阻R1与开关管Q1的连接点作为检测信号的输出端CS，采集输出端CS的电压，并将输出端CS的电压分别
输送至比较器COMP1和比较器COMP2；

[0044] (b)将电阻R2和所述电阻R3之间的连接点作为输出电压的反馈信号的输出端FB，采集输出端FB的电压，并将输出端FB的电压输送至比较器COMP3；

[0045] (c)比较器COMP1将输出端CS的电压与上阈值电压REF_CSH进行比较以输出第一电平信号，比较器COMP2将输出端CS的电压与下阈值电压REF_CSL进行比较以输出第二电平信
号，以及比较器COMP3将输出端FB的电压与反馈电压基准值REF_FB进行比较以输出第三电
平信号；

[0046] (d)对第一电平信号、第二电平信号和第三电平信号进行逻辑运算并根据运算结果输出控制信号至驱动电路，以驱动所述开关管Q1的开通或关断。

[0047] 在一个实施例中，比较器COMP1将输出端CS的电压与上阈值电压REF_CSH进行比较，当输出端CS的电压大于上阈值电压REF_CSH时，比较器COMP1输出的第一电平信号为高
电平；

[0048] 比较器COMP2将输出端CS的电压与下阈值电压REF_CSL进行比较，当输出端CS的电压小于所述下阈值电压REF_CSL时，比较器COMP2输出的第二电平信号为高电平；

[0049] 比较器COMP3将输出端FB的电压与反馈电压基准值REF_FB进行比较，当输出端FB的电压小于反馈电压基准值REF_FB时，比较器COMP3输出的第三电平信号为高电平。

[0050] 在一个实施例中，对第一电平信号、第二电平信号和第三电平信号进行逻辑运算具体为：当第一电平信号为高电平时，驱动电路输出低电平，开关管Q1关断；当第二电平信
号为高电平且第三电平信号为高电平时，驱动电路输出高电平，开关管Q1导通。

[0051] 本发明还提供一种BUCK拓扑的驱动控制电路，包括输出电压的反馈信号的采样电路，其特征在于，还包括电感L1的电流采样电路，

[0052] 在正常工作时，由输出电压的反馈信号的采样电路所形成的采样电压条件来触发MOS管Q1的开通；并由电感L1的电流采样电路所形成的峰值采样电流条件来触发MOS管Q1的
关断；

[0053] 在短路情况下，由电感L1的电流采样电路所形成的谷值采样电流条件来触发MOS管Q1的开通；并由电感L1的电流采样电路所形成的峰值采样电流条件来触发MOS管Q1的关
断。

[0054] 本发明还提供一种BUCK拓扑的驱动控制电路，包括输出电压的反馈信号的采样电路，其特征在于，还包括电感L1的电流采样电路，

[0055] 反馈信号的采样电路的输出端接入比较器COMP3的负输入端，比较器COMP3的正输入端接入反馈电压基准值REF_FB，比较器COMP3的输出端连接与门U1的第一输入端；电流采
样电路的输出端接入比较器COMP2的负输入端，比较器COMP2的正输入端接入下阈值电压
REF_CSL，比较器COMP2的输出端连接与门U1的第二输入端；与门U1的输出端连接RS触发器
U2的S输入端，用以触发MOS管Q1的开通；

[0056] 电流采样电路的输出端还接入比较器COMP1的正输入端，比较器COMP1的负输入端接入上阈值电压REF_CSH，比较器COMP1的输出端连接RS触发器U2的R输入端，用以触发MOS
管Q1的关断。

[0057] 本发明还提供一种BUCK拓扑的驱动控制方法，包括如下步骤，

[0058] 在正常工作时，当输出电压的反馈信号的采样电压小于其反馈电压基准值REF_FB时，则触发MOS管Q1开通；当电感L1的采样电流大于其上阈值电压REF_CSH时，则触发MOS管
Q1关断；

[0059] 在短路情况下，当电感L1的采样电流小于其下阈值电压REF_CSL时，则触发MOS管Q1的开通；当电感L1的采样电流大于其上阈值电压REF_CSH时，则触发MOS管Q1关断。

[0060] 本发明还提供一种BUCK拓扑的驱动控制方法，包括如下步骤，

[0061] 触发MOS管Q1的开通，在输出电压的反馈信号的采样电压小于其反馈电压基准值REF_FB，且电感L1的采样电流小于其下阈值电压REF_CSL时；

[0062] 触发MOS管Q1的关断，在电感L1的采样电流大于其上阈值电压REF_CSH时。

[0063] 本发明还提供一种BUCK驱动控制电路的检测阈值的基准产生方法，包括如下步骤，

[0064] 通过检测驱动电路的驱动频率，产生导通时间恒定而频率跟随驱动频率变化的方波信号，方波信号经过低通滤波器后，输出幅值跟随驱动频率变化的平均值电压，然后再把
平均值电压叠加在一个固定的电压上并再分压，以得到跟随负载变化的基准信号，基准信
号包括上阈值电压REF_CSH和下阈值电压REF_CSL。

[0065] 本发明还提供一种BUCK驱动控制电路的基准产生电路，其特征在于：包括方波发生电路、低通滤波器和电压叠加电路，

[0066] 方波发生电路，通过检测驱动电路的驱动频率，产生导通时间恒定而频率跟随驱动频率变化的方波信号；

[0067] 低通滤波器，接收方波发生电路输出的方波信号，并输出幅值跟随驱动频率变化的平均值电压；

[0068] 电压叠加电路，接收低通滤波器的平均值电压，把平均值电压叠加在一个固定的电压上并再分压，以得到跟随负载变化的基准信号并分别输出，基准信号包括上阈值电压
REF_CSH和下阈值电压REF_CSL。

[0069] 本发明还提供一种BUCK驱动控制电路的检测阈值的基准产生方法，包括如下步骤，

[0070] 通过检测单个周期内上阈值电压REF_CSH和下阈值电压REF_CSL的变化量，控制恒流源分别产生上阈值电压REF_CSH和下阈值电压REF_CSL的补偿电压，以得到跟随负载变化
的基准信号，基准信号包括上阈值电压REF_CSH和下阈值电压REF_CSL。

[0071] 本发明还提供一种BUCK驱动控制电路的基准产生电路，其特征在于：包括电压补偿电路和逻辑控制电路，电压补偿电路包括电容C3、电阻R3、电阻R4、恒流源CR1和恒流源
CR2，其中，

[0072] 恒流源CR1的输入端与供电电压VCC相连，CR1的输出端分别与电容C3的一端、恒流源CR2的输入端相连其连接点作为上阈值电压REF_CSH的输出端，恒流源CR2的输出端与电
容C3的另一端相连，电阻R3和电阻R4串联后与电容C3相连，电阻R3与电阻R4的连接点作为
下阈值电压REF_CSL的输出端，逻辑控制电路的四个输入端分别与比较器COMP1的输出端、
比较器COMP2的输出端、基准信号REF_CSH、REF_CSL相连，逻辑控制电路的两个输出端分别
与恒流源CR1的控制端、恒流源CD2的控制端相连。

[0073] 在一个实施例中，逻辑控制电路内部包括两个基准电压，分别为参考上阈值电压REF_MAX和参考下阈值电压REF_MIN，

[0074] 当REF_CSH≥REF_MAX，控制恒流源CR2工作、CR1不工作，以使电容C3的电压下降；

[0075] 当REF_CSH≤REF_MIN，控制恒流源CR1与CR2都不工作，以使电容C3的电压维持当前值不变；

[0076] 当比较器COMP1输出高电平信号时，控制恒流源CR1与CR2都不工作，以使电容C3的电压维持当前值不变；

[0077] 当比较器COMP2输出高电平信号时，控制恒流源CR1工作CR2不工作，以使电容C3的电压上升。

[0078] 与现有技术相比，本发明的有益效果在于：

[0079] (1)本发明BUCK拓扑的控制电路及控制方法可解决现有供电电源动态特性差的问题，达到在输入电压、输出负载同时跳变时输出零过欠冲的效果，从而可去掉现有技术中的
二次降压电路，因此，与现有技术相比，本发明控制电路的制造成本更低。

[0080] (2)本发明提出的BUCK拓扑的控制电路，在保证输出零过欠冲的性能情况下，空载开关频率更低，从而空载功耗也更低。

附图说明

[0081] 图1为第一实施例的电路原理图；

[0082] 图2为第一实施例的稳态工作关键节点控制波形；

[0083] 图3为第二实施例的电路原理图；

[0084] 图4为第三实施例的原理原理图；

[0085] 图5为第三实施例工作在重载时的关键节点控制波形；

[0086] 图6为第三实施例工作在轻载时的关键节点控制波形。

具体实施方式

[0087] 为了更好地理解本发明相对于现有技术所作出的改进，对本发明的具体实施方式进行详细说明。

[0088] 第一实施例

[0089] 图1为第一实施例的电路原理图，如图1所示，Buck电路包括BUCK电源以及BUCK拓扑的控制电路。

[0090] BUCK电源包括开关管Q1、二极管D1、电感L1以及电容C1。本实施例中，所述开关管Q1为MOS管Q1，以下称为MOS管Q1。

[0091] MOS管Q1的栅极与驱动电路的输出端相连，MOS管Q1的漏极与母线电压相连，MOS管的源极与二极管D1的阴极连接；电感L1的一端与二极管D1的阴极连接，另一端通过电容C1
与参考地连接，电容C1两端作为BUCK电源的输出端。

[0092] BUCK拓扑的控制电路包括电阻R1、电阻R2、电阻R3、基准产生电路、比较器电路、逻辑整合电路和驱动电路。比较器电路由比较器COMP1、比较器COMP2和比较器COMP3组成；逻
辑整合电路由与门U1和RS触发器U2组成。

[0093] 电阻R1连接在MOS管Q1的源极和电感L1之间，电阻R1与电感L1串联，电阻R1与MOS管Q1的源极的连接点作为检测信号的输出端CS(以下简称为CS)。由于流过电感L1的电流必
然会流过电阻R1，电阻R1的电压波形能反映流过电感L1的电流波形，因此，通过检测电阻R1
与MOS管Q1的源极的连接点的电压，即可实现对流过电感L1的电流的检测。

[0094] 电阻R2与电阻R3串联后并联在BUCK电源的输出端，电阻R2和电阻R3的连接点作为输出电压的反馈信号的输出端FB(以下简称为FB)，电阻R2的两端并联有电容C2。

[0095] 基准产生电路具有用于输出上阈值电压REF_CSH的第一输出端和用于输出下阈值电压REF_CSL的第二输出端。上阈值电压REF_CSH以下简称为REF_CSH，下阈值电压REF_CSL
以下简称为REF_CSL，在本实施例中，REF_CSH和REF_CSL为恒定不变的电压，且REF_CSH>
REF_CSL。

[0096] 比较器COMP1的正输入端与CS连接，比较器COMP1的负输入端与基准产生电路的第一输出端连接，比较器COMP1的输出端与RS触发器的R输入端连接。比较器COMP1用于将CS的
电压和REF_CSH进行比较，并且在CS的电压大于REF_CSH时，输出的高电平。

[0097] 比较器COMP2的负输入端与输出端CS连接连接，比较器COMP2的正输入端与基准产生电路的第二输出端连接；比较器COMP2的输出端与与门U1的另一输入端连接。比较器
COMP2用于将CS的电压和REF_CSL进行比较，并且在CS的电压小于REF_CSL时，输出的高电
平。

[0098] 比较器COMP3的正输入端通过自定义方式输入一反馈电压基准值REF_FB(以下简称为REF_FB)；比较器COMP3的负输入端与FB连接，比较器COMP3的输出端与与门U1的一输入
端连接。比较器COMP3用于将FB的电压与REF_FB进行比较，并且在FB的电压小于REF_FB时，
输出的高电平。

[0099] 与门U1的一个输入端与比较器COMP3的输出端相连，与门U2的另一输入端与比较器COMP2的输出端相连，与门U1的输出端与RS触发器U2的S输入端相连，RS触发器U2的R输入
端与比较器COMP1的输出端相连，RS触发器的输出端与驱动电路相连，用于驱动MOS管Q1的
开通与关断。

[0100] RS触发器用于进行逻辑运算，RS触发器的输出逻辑为：当比较器COMP1输出高电平，驱动电路输出低电平，MOS管Q1关断；当比较器COMP2输出高电平并且COMP3输出高电平，
驱动电路输出高电平，MOS管Q1导通。

[0101] 由上可见，比较器COMP1和比较器COMP2的作用是通过将CS的电压分别REF_CSH和REF_CSL进行比较，并根据比较结果控制驱动电路输出高电平/低电平以控制MOS管Q1导通
或关闭。

[0102] 换句话说，比较器COMP1和比较器COMP2的作用是让电感L1的电流采样信号与REF_CSH和REF_CSL比较，从而限制电感L1的电流峰值和谷值。这样可以比较方便地控制电源的
输出短路电流，也可以使得输出短路电流与输入电压、输出电压都没有关系。在本实施例的
控制方案中，短路电流为ISC＝(REF_CSH+REF_CSL)/2/R1。比较器COMP3用于检测FB的电压的
纹波谷值，当FB的电压小于REF_FB时，就会控制MOS管Q1导通，电源输出的动态响应非常快。

[0103] 综上所述，比较器COMP1、比较器COMP2和比较器COMP3有用的触发信号为：

[0104] 如果CS的电压>REF_CSH，比较器COMP1输出高电平；

[0105] 如果CS的电压

[0106] 如果FB的电压

[0107] 而RS触发器的输出逻辑为：

[0108] 当比较器COMP1输出高电平，驱动电路输出低电平，MOS管Q1关断；

[0109] 当比较器COMP2输出高电平并且COMP3输出高电平，驱动电路输出高电平，MOS管Q1导通。

[0110] 为了更清楚地描述本实施例的工作原理，本实施例的稳态工作原理关键节点波形如图2所示。在图2中的A点时刻之前，上一个周期的MOS管已经关断，这时CS的电压和FB的电
压同时下降，只有等到CS的电压Q1才会导通。在图2所展示的波形中，FB的电压下降的速度相对比较慢，在A点时刻FB的电压
下降到REF_FB时，控制电路就控制MOS管Q1导通。当MOS管Q1导通时，电感L1被励磁电流增
大，CS的电压也相应增大，在B点时刻CS的电压上升到REF_CSH，控制电路就会控制MOS管Q1
关断。

[0111] 一般在稳态情况下FB的电压的下降速度是比较慢的，所以稳态时是由FB的电压REF_FB这个条件始终都是成立的。所以在短路情况下，MOS管Q1的开通是由CS的电压CSL这个条件来触发的，那么CS的电压就会在REF_CSH和REF_CSL之间来回振荡，从而限制住
了短路输出的电流，其短路电流值为ISC＝(REF_CSH+REF_CSL)/2/R1。

[0112] 这种控制方式是可以达到很低的空载输入功耗和输出大动态零过欠冲这两个效果。MOS管Q1导通时，电感L1的电流给输出电压充电，这时FB的电压>REF_FB。当输出负载为
空载时，输出耗电几乎为零，在MOS管Q1关断后，FB的电压下降的速度是很慢的，FB的电压降
到REF_FB需很长的时间，实际电路测试空载开关频率<100Hz，从而空载输入功耗也很低。

[0113] 假如在空载突然带满载，这时FB的电压下降的速度会变快，只要FB的电压降到REF_FB，MOS管Q1就会马上导通，这时FB的电压就会停止下降，不会出现输出电压欠冲。而这
种控制方式也不会出现过冲，因为单个周期的电感电流被限制在REF_CSH/R1，在空载时的
输出电压纹波也是可控的，在输出负载从满载切换到空载时，输出电压所出现的最大电压
波动就是空载稳态工作的输出电压纹波。所以说本发明的控制方案可以实现输出零过欠冲
的动态跳变。

[0114] 第二实施例

[0115] 第二实施例的电路原理图如图3所示。本实施例中的BUCK拓扑的控制电路包括：电阻R1、电阻R2、电阻R3、比较器COMP1、比较器COMP2、比较器COMP3、与门U1、RS触发器U2、基准
产生电路和驱动电路。

[0116] 电阻R1与电感L1串联用于检测电感L1的电流，电阻R1的一端作为检测信号的输出端CS分别与比较器COMP2的负输入端、比较器COMP1的正输入端相连。

[0117] 电阻R2与电阻R3串联后并联在BUCK电源的输出端，电阻R2和电阻R3的连接点作为输出电压的反馈信号的输出端FB与比较器COMP3的负输入端相连，反馈电压基准值REF_FB
从比较器COMP3的正输入端输入。

[0118] 基准产生电路具有用于输出上阈值电压REF_CSH的第一输出端和用于输出下阈值电压REF_CSL的第二输出端，第一输出端与所述比较器COMP1的输入端连接，第二输出端与
比较器COMP2的输入端连接。

[0119] 与门U1的一个输入端与比较器COMP3的输出端相连，与门U2的另一输入端与比较器COMP2的输出端相连；

[0120] RS触发器U2的S输入端与与门U1的输出端相连，RS触发器U2的R输入端与比较器COMP3的输出端相连，RS触发器的输出端与驱动电路相连，驱动电路用于驱动MOS管Q1的开
通与关断。

[0121] 基准电压产生电路包括方波发生电路、低通滤波器和电压叠加电路。方波发生电路通过检测驱动电路的驱动频率，产生导通时间恒定频率跟随驱动频率变化的方波信号。
方波发生电路的输出端与低通滤波器的输入端相连，低通滤波器对方波发生电路的输入的
方波信号进行滤波，输出幅值跟随驱动频率变化的电压信号。低通滤波器的输出与电压叠
加电路的输入端相连，电压叠加电路把从低通滤波器输出电压与恒定不变的电压叠加并分
压，上阈值电压REF_CSH和下阈值电压REF_CSL，其中REF_CSH>REF_CSL。

[0122] 第二实施例的电路控制逻辑是跟第一实施例是一样的。

[0123] 比较器有用的触发信号为：

[0124] 如果CS的电压>REF_CSH，比较器COMP1输出高电平，

[0125] 如果CS的电压

[0126] 如果FB的电压

[0127] 而RS触发器的输出逻辑为：

[0128] 当比较器COMP1输出高电平，驱动电路输出低电平，MOS管Q1关断；

[0129] 当比较器COMP2输出高电平并且COMP3输出高电平，驱动电路输出高电平，MOS管Q1导通。

[0130] 而第二实施例与第一实施例不一样的是上阈值电压REF_CSH和下阈值电压REF_CSL是跟随负载变化的，输出负载越轻，REF_CSH和REF_CSL的电压越小；负载越重，REF_CSH
和REF_CSL的电压越高。其工作原理如下。

[0131] 当MOS管Q1关断后，FB的电压下降到REF_FB的时间是与负载电流有关的，负载电流越大时，FB的电压下降到REF_FB的时间就越短，从而开关频率会上升，反之负载电流越小开
关频率会下降。本实施例中的方波发生电路输出导通时间恒定而频率跟随开关频率变化的
方波信号，那么该方波信号的平均值也是跟随着负载变化。方波信号经过低通滤波器后，只
剩下平均值电压，然后再把平均值电压叠加在一个固定的电压上然后再分压，就得到了跟
随负载变化的REF_CSH和REF_CSL。这种控制方式可以使得在轻载时降低电感L1的峰值电
流，可有效避开关电源技术领域常见的轻载异音问题。

[0132] 第三实施例

[0133] 第三实施例的电路原理图如图4所示。一种BUCK拓扑的控制电路，包括电阻R1、电阻R2、电阻R3、比较器COMP1、比较器COMP2、比较器COMP3、与门U1、RS触发器U2、基准产生电
路和驱动电路。电阻R2与电阻R3串联后并联在BUCK电源的输出端，电阻R2和电阻R3的连接
点作为输出电压的反馈信号的输出端FB与比较器COMP3的负输入端相连，反馈电压基准值
REF_FB与比较器COMP3的正输入端相连，电阻R1与电感L1串联用于检测电感L1的电流，电阻
R1的一端作为检测信号的输出端CS分别与比较器COMP2的负输入端、比较器COMP1的正输入
端相连。

[0134] 基准产生电路具有用于输出上阈值电压REF_CSH的第一输出端和用于输出下阈值电压REF_CSL的第二输出端，第一输出端与所述比较器COMP1的负输入端连接，第二输出端
与比较器COMP2的正输入端连接。

[0135] 比较器COMP3的输出端与与门U1的一个输入端相连，比较器COMP2的输出端与与门U2的另一输入端相连，与门的输出端与RS触发器U2的S输入端相连，RS触发器U2的R输入端
与比较器COMP1的输出端相连，RS触发器的输出端与驱动电路相连用于驱动MOS管Q1的开通
与关断。

[0136] 本实施例中，基准电压产生电路包括电容C3、电阻R3、电阻R4、恒流源CR1、恒流源CR2和逻辑控制电路。恒流源CR1的输入端与供电电压VCC相连，CR1的输出端分别与电容C3
的一端、恒流源CR2的输入端相连其连接点作为上阈值电压REF_CSH的输出端，恒流源CR2的
输出端与电容C3的另一端相连，电阻R3和电阻R4串联后与电容C3相连，电阻R3与电阻R4的
连接点作为下阈值电压REF_CSL的输出端，逻辑控制电路的四个输入端分别与比较器COMP1
的输出端、比较器COMP2的输出端、基准信号REF_CSH、REF_CSL相连，逻辑控制电路的两个输
出端分别与恒流源CR1的控制端、恒流源CD2的控制端相连，控制恒流源CR1与CR2是否工作。
逻辑控制电路内部还包括两个基准电压，分别为参考上阈值电压REF_MAX和参考下阈值电
压REF_MIN，其中REF_MAX>REF_MIN。

[0137] 逻辑控制电路的特征为：

[0138] 当REF_CSH≥REF_MAX，控制恒流源CR2工作、CR1不工作，以使电容C3的电压下降；

[0139] 当REF_CSH≤REF_MIN，控制恒流源CR1与CR2都不工作，以使电容C3的电压维持当前值不变；

[0140] 当比较器COMP1输出高电平信号时，控制恒流源CR1与CR2都不工作，以使电容C3的电压维持当前值不变；

[0141] 当比较器COMP2输出高电平信号时，控制恒流源CR1工作、CR2不工作，以使电容C3的电压上升。

[0142] 第三实施例的电路控制逻辑是跟第一实施例是一样的，而第三实施例与第一实施例不一样的是上阈值电压REF_CSH和下阈值电压REF_CSL是跟随负载变化的，并且是在单个
周期内变化的。以CS的电压＝REF_CSL这个时间点作为起始点来分析本实施例的工作原理，
这个起始点为图5和图6中的A点。当CS的电压下降到REF_CSL时，恒流源CR1给电压C3快速充
电，电容C3电压快速上升到REF_MAX。电容C3上升到REF_MAX后，恒流源CR2工作CR1不工作这
时C3的电压会缓慢下降。当载比较重时，FB的电压下降的速度就比较快，下一个周期开通的
时间间隔较短，从而下一个周期电容C3电压下降的幅度相对较少，那么电感L1的峰值电流
也就比较大，整个工作过程如图5所示。当负载比较轻时，电路的工作过程如图6所示，FB的
电压下降的速度就比较慢，开关频率比较低。假如下一个周期的开通时间间隔较长，并不会
让电容C3的电压下降到零，当C3的电压降到REF_MIN时，恒流源CR1与CR2都不工作，电容C3
的电压维持REF_MIN不变，这样可以使得空载时电感L1的峰值不会过低，使得整个电源可维
持较低的空载开关频率。并且在轻载时可降低电感L1的峰值电流，可有效避开关电源技术
领域常见的轻载异音问题。

[0143] 以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的
普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改
进和润饰也应视为本发明的保护范围。