一种基于运算放大器自举与反馈电路的电压源电路

摘要

本发明公开了一种基于运算放大器自举与反馈电路的电压源电路，包括数模转换激励源、运算放大器自举与反馈拓扑网络电路、推挽式输出拓扑网络电路；数模转换激励源，用于向运算放大器自举与反馈拓扑网络电路提供控制电路，使得电压源电路数字可控；同时运算放大器自举与反馈拓扑网络电路通过采集推挽式输出拓扑网络电路的输出节点电压，实现负反馈，保证推挽式输出拓扑网络电路输出恒定的电压值；所述的运算放大器自举与反馈拓扑网络电路通过自举调整电压轨，实现大范围的电压输出，并通过所述的推挽式输出拓扑网络电路，实现产生100V以上的电压输出，1A以上的电流输出。本发明实现大范围的电压输出，较大电流输出，显著的提高了电压源电路的负载能力，且在此基础上兼顾电压源输出的高精度。

权利要求

1.一种基于运算放大器自举与反馈电路的电压源电路，其特征在于：包括数模转换激励源、运算放大器自举与反馈拓扑网络电路、推挽式输出拓扑网络电路；

所述的数模转换激励源的输出端与所述的运算放大器自举与反馈拓扑网络电路的输入端连接，用于向所述的运算放大器自举与反馈拓扑网络电路提供控制电路，使得所述的数模转换激励源数字可控；

所述的运算放大器自举与反馈拓扑网络电路的输出端与推挽式输出拓扑网络电路的输入端连接；同时所述的运算放大器自举与反馈拓扑网络电路通过采集所述的推挽式输出拓扑网络电路的输出节点电压，实现负反馈，使得推挽式输出拓扑网络电路输出恒定的电压值；

所述的运算放大器自举与反馈拓扑网络电路通过自举调整电压轨，实现大范围的电压输出，并通过所述的推挽式输出拓扑网络电路，实现100V以上的电压输出，1A以上的电流输出；

所述的运算放大器自举与反馈拓扑网络电路包括第二运算放大器，正高压电源，负高压电源、第一三极管、第二三极管、用于确定第二运算放大器工作电压范围的稳压二极管、电阻；

所述的正高压电源通过第一三极管向第二运算放大器供电；所述的负高压电源通过第二三极管向第二运算放大器供电；

所述的运算放大器自举与反馈拓扑网络电路包括运算放大器A1、正高压电源HV+、负高压电源HV‑、正电压轨供电NMOS管Q1、负电压轨供电PMOS管Q2、同向放大比例电阻R1、同向放大比例电阻R2、电阻R15、电阻R16、正电压轨稳压管ZD1、负电压轨稳压管ZD2；

所述的运算放大器A1的正输入端连接所述的输出级缓冲电路的输出端，用于提供数字可控的弱激励源；

所述的运算放大器A1的负输入端通过同向放大比例电阻R2接地；

所述的正高压电源HV+分别与正电压轨供电NMOS管Q1的D极，电阻R15的一端；

所述的正电压轨供电NMOS管Q1的S极与正电源端连接；所述的电阻R15的另一端通过正电压轨稳压管ZD1与运算放大器A1的输出端连接；

所述的正电压轨供电NMOS管Q1的G极接在电阻R15与正电压轨稳压管ZD1之间；

所述的同向放大比例电阻R1串联在运算放大器A1的负输入端、运算放大器A1的输出端之间；

所述的负高压电源HV‑的负极依次通过负电压轨供电PMOS管Q2的D极、S极与运算放大器A1的负电源端连接；

所述的负高压电源HV‑的负极同时通过电阻R16、负电压轨稳压管ZD2与运算放大器A1的输出端连接；

所述的负电压轨供电PMOS管Q2的G极接在电阻R16、负电压轨稳压管ZD2之间。

2.根据权利要求1所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的正电压轨供电NMOS管Q1可替换为NPN三极管；所述的负电压轨供电PMOS管Q2可替换为PNP三极管。

3.一种基于运算放大器自举与反馈电路的电压源电路，其特征在于：包括数模转换激励源、运算放大器自举与反馈拓扑网络电路、推挽式输出拓扑网络电路；

所述的数模转换激励源的输出端与所述的运算放大器自举与反馈拓扑网络电路的输入端连接，用于向所述的运算放大器自举与反馈拓扑网络电路提供控制电路，使得所述的数模转换激励源数字可控；

所述的运算放大器自举与反馈拓扑网络电路的输出端与推挽式输出拓扑网络电路的输入端连接；同时所述的运算放大器自举与反馈拓扑网络电路通过采集所述的推挽式输出拓扑网络电路的输出节点电压，实现负反馈，使得推挽式输出拓扑网络电路输出恒定的电压值；

所述的运算放大器自举与反馈拓扑网络电路通过自举调整电压轨，实现大范围的电压输出，并通过所述的推挽式输出拓扑网络电路，实现100V以上的电压输出，1A以上的电流输出；

所述的运算放大器自举与反馈拓扑网络电路包括第二运算放大器，正高压电源，负高压电源、第一MOS管、第二MOS管、用于确定第二运算放大器工作电压范围的稳压二极管、电阻；

所述的正高压电源通过第一MOS管向第二运算放大器供电；所述的负高压电源通过第二MOS管向第二运算放大器供电；

所述的运算放大器自举与反馈拓扑网络电路包括运算放大器A2、正高压电源HV+、负高压电源HV‑、正电压轨供电NMOS管Q3、负电压轨供电PMOS管Q4、正反馈比例电阻R3、正反馈比例电阻R4、负反馈电阻R5、电阻R17、电阻R18、正电压轨稳压管ZD3、负电压轨稳压管ZD4；

所述的正高压电源HV+的正极依次通过正电压轨供电NMOS管Q3的D极、S极与运算放大器A2的正电源端连接；同时所述的正高压电源HV+的正极还依次通过电阻R17、正电压轨稳压管ZD3与运算放大器A2的输出端连接；

所述的正电压轨供电NMOS管Q3的G极连接在电阻R17、正电压轨稳压管ZD3之间；

所述的负高压电源HV‑的负极依次通过负电压轨供电NMOS管Q4的D极、S极与运算放大器A2的负电源端连接；同时所述的负高压电源HV‑的负极还依次通过电阻R18、负电压轨稳压管ZD4与运算放大器A2的输出端连接；

所述的负电压轨供电NMOS管Q4的G极连接在电阻R18、正电压轨稳压管ZD4之间；

所述的负反馈电阻R5串联在运算放大器A2的负输入端、输出端之间；

所述的运算放大器A2的正输入端依次与正反馈比例电阻R4、数模转换激励源的正端；

所述的数模转换激励源的负端与运算放大器A2的输出端连接；同时所述的运算放大器A2的正输入端通过所述的正反馈比例电阻R3接地。

4.根据权利要求3所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的正电压轨供电NMOS管Q3可替换为NPN三极管；所述的负电压轨供电PMOS管Q4可替换为PNP三极管。

5.根据权利要求1～4任一项所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的数模转换激励源包括数模转换器、参考电压源、输出级缓冲电路；

所述的参考电压源用于向所述的数模转换器提供参考电压；

所述的数模转换器将参考电压源转换为数字信号，并通过输出级缓冲电路与所述的运算放大器自举与反馈拓扑网络电路的输入端连接。

6.根据权利要求5所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的数模转换激励源还包括第一运算放大器；所述的参考电压源通过第一运算放大器跟随输出或放大输出，向数模转换器提供参考电压。

7.根据权利要求3或4任一项所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的负反馈电阻R5小于正反馈比例电阻R4，使得负反馈的强度大于正反馈，实现负反馈让电路的输出电压稳定。

8.根据权利要求6所述的的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的推挽式输出拓扑网络电路的电压放大倍数为1。

9.根据权利要求8所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的推挽式输出拓扑网络电路包括正电压轨的分压MOS管Q5、Q6、Q7，负电压轨的分压MOS管Q8、Q9、Q10，正电压轨稳压电源V_set+，负电压轨稳压电源V_set‑，栅极分压电阻R6、R7、R8、R9，正高压电压源HV+，负高压电压源HV‑，电阻R10；

所述的正高压电压源HV+的正极依次通过栅极分压电阻R6、栅极分压电阻R7与正电压轨稳压电源V_set+的正极连接；

所述的正电压轨稳压电源V_set+的负极接地；

所述的分压MOS管Q5的G极接在栅极分压电阻R6与栅极分压电阻R7之间；

所述的分压MOS管Q5的D极接在栅极分压电阻R6与正高压电压源HV+之间；

所述的分压MOS管Q5的S极与分压MOS管Q6的D极连接；

所述的分压MOS管Q6的S极分别与运算放大器自举与反馈拓扑网络电路的正端、分压MOS管Q7的D极连接；

所述的第二运算放大器的输出端通过电阻10输出；

所述的分压MOS管Q7的G极接在第二运算放大器的输出端与电阻10之间；

所述的分压MOS管Q7的S极接在电阻R10的输出端；

所述的负高压电压源HV‑的负极依次通过分压MOS管Q10的D极、S极，分压MOS管Q9的D极、S极，分压MOS管Q7的D极、S极接在电阻R10的输出端；

同时所述的负高压电压源HV‑的负极依次通过栅极分压电阻R9、栅极分压电阻R8与负电压轨稳压电源V_set‑的负极连接；

所述的分压MOS管Q10的G极接在栅极分压电阻R9与栅极分压电阻R8之间；

所述的分压MOS管Q9的G极接在负电压轨稳压电源V_set‑与栅极分压电阻R8之间；

所述的分压MOS管Q9的S极还与运算放大器自举与反馈拓扑网络电路的负端连接；

所述的分压MOS管Q8的G极接在运算放大器自举与反馈拓扑网络电路的输出端与电阻R10之间。

10.根据权利要求9所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：在正高压电压源HV+与分压MOS管Q5的D极之间串接有第一过流保护电路，所述的第一过流保护电路用于限制正高压电压源HV+输出时输出电流。

11.根据权利要求10所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的第一过流保护电路包括电阻R19、电阻R20、电阻R11、电阻R12，NPN三极管N1、NPN三极管N2；

所述的正高压电压源HV+的正极分别于电阻R19的一端、NPN三极管N2的C极连接；

所述的电阻R19的另一端分别与所述的NPN三极管N1的C极、NPN三极管N2的B极连接；

所述的NPN三极管N 2的E极与分压MOS管Q 5的D极之间并联电阻R11、R12；

所述的NPN三极管N1的B极通过电阻R20与NPN三极管N2的E极连接；

所述的NPN三极管N1的E极与分压MOS管Q 5的D极连接。

12.根据权利要求9所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：在负高压电压源HV‑与分压MOS管Q10的D极之间串接有第二过流保护电路，所述的第二过流保护电路用于限制负高压电压源HV‑输出时的倒灌电流。

13.根据权利要求12所述的基于运算放大器自举与反馈电路的电压源电路，其特征在于：所述的第二过流保护电路包括电阻R21、电阻R22、电阻R13、电阻R14、PNP三极管N3、PNP三极管N4；

所述的负高压电压源HV‑的负极分别与所述的电阻R21的一端、PNP三极管N4的C极连接；

所述的电阻R21的另一端分别与PNP三极管N3的C极、PNP三极管N4的B极连接；

所述的PNP三极管N4的E极与分压MOS管Q10的D极并联电阻R13、电阻R14；

所述的PNP三极管N1的B极通过电阻R22与PNP三极管N4的E极连接；

所述的PNP三极管N3的E极与分压MOS管Q10的D极连接。

说明书

一种基于运算放大器自举与反馈电路的电压源电路

技术领域

[0001] 本发明涉及程控电源技术领域，更具体的，涉及一种基于运算放大器自举与反馈电路的电压源电路。

背景技术

[0002] 在测量领域，为了给待测器件提供所需的激励信号一般需要高精度的电压源结构，但是目前常见的高精度电压源往往只能提供较小的输出范围的电压信号，而输出电压
范围一旦增大，在高电压下的电源纹波等问题往往又会凸显出来，无法提供精确的测量。

[0003] 传统的电压激励源电路中，一般会采用运算放大器对输出节点电压采样反馈的方式，来稳定输出节点上的电压。但是常见的跟随器或者同相比例放大电路的输出电压受到
了运算放大器供电电压轨的限制，无法超越运算放大器芯片的标定参数，若需要输出更大
的电压范围，除了换用供电电压轨更大的运算放大器，自举电路可以以最小的成本得到输
出电压范围的极大拓展。如中国专利号：CN 108983859 A，公开日：2018.12.11，具体公开了
一种程控电源，具体的，其包括数字控制器模块；与所述数字控制器模块连接的D/A转换模
块；与D/A转换模块连接的第一隔离模块；输出电压控制模块，所述输出电压控制模块的输
入端与第一隔离模块的输出端连接；所述输出电压控制模块为负载供电；霍尔电流传感器
模块，用于测量输出电压控制模块输出至负载的电流；与负载的连接的仪表放大器模块；与
仪表放大器模块连接的第二隔离模块；分别与霍尔电流传感器模块的输出端和第二隔离模
块的输出端连接的A/D转换模块，所述A/D转换模块的输出端与所述数字控制器模块的输入
端连接。

[0004] 更进一步，为了适应不同阻抗值的DUT，要求电压源具有一定的负载能力，常见运算放大器的输出电流一般在几mA‑几十mA，现有的技术难以提供上百mA甚至更大的电流能
力。

发明内容

[0005] 本发明为了解决现有直流电压激励无法兼顾大电压输出范围和高电压输出精度的问题，提供了一种基于运算放大器自举与反馈电路的电压源电路，其在输出级上增加推
挽式输出电路，实现了较大电压输出范围，较大电流输出能力，高精度，显著的提高了电压
源电路的负载能力。

[0006] 为实现上述本发明目的，采用的技术方案如下：一种基于运算放大器自举与反馈电路的电压源电路，包括数模转换激励源、运算放大器自举与反馈拓扑网络电路、推挽式输
出拓扑网络电路；

[0007] 所述的数模转换激励源的输出端与所述的运算放大器自举与反馈拓扑网络电路的输入端连接，用于向所述的运算放大器自举与反馈拓扑网络电路提供控制电路，使得所
述的数模转换激励源数字可控；

[0008] 所述的运算放大器自举与反馈拓扑网络电路的输出端与推挽式输出拓扑网络电路的输入端连接；同时所述的运算放大器自举与反馈拓扑网络电路通过采集所述的推挽式
输出拓扑网络电路的输出节点电压，实现负反馈，使得推挽式输出拓扑网络电路输出恒定
的电压值；

[0009] 所述的运算放大器自举与反馈拓扑网络电路通过自举调整电压轨，实现大范围的电压输出，并通过所述的推挽式输出拓扑网络电路，实现产生100V以上的电压输出，1A以上
的电流输出。

[0010] 本发明的有益效果如下：

[0011] 与现有的技术相比，本发明所述的电压源电路能扩充电压源的输出范围，并在较大的输出电压范围下得到极为精准的电压值，同时由于具有输出级的推挽式输出拓扑网络
电，该电压源可提供一定的负载能力，可用于多种类DUT的直流激励的产生。

附图说明

[0012] 图1是实施例1所述的基于自举电路的大电压输出范围和大电流输出能力的电压源电路的原理框图。

[0013] 图2是实施例2所述的运算放大器自举与反馈网络电路的电路图。

[0014] 图3是实施例3所述的运算放大器自举与反馈网络电路的电路图。

[0015] 图4是实施例4所述的推挽式输出拓扑网络电路的电路图。

[0016] 图5是实施例4中所述的电压源电路的功率包络。

[0017] 图6是实施例4中所述的第一限流电路的示意图。

[0018] 图7是实施例4中所述的第二限流电路的示意图。

具体实施方式

[0019] 以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。下面将结合本发明实施例中的附图，
对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明
一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有
做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0020] 实施例1

[0021] 如图1所示，一种基于运算放大器自举与反馈电路的电压源电路，包括数模转换激励源、运算放大器自举与反馈拓扑网络电路、推挽式输出拓扑网络电路；

[0022] 所述的数模转换激励源的输出端与所述的运算放大器自举与反馈拓扑网络电路的输入端连接，用于向所述的运算放大器自举与反馈拓扑网络电路提供控制电路，使得所
述的数模转换激励源的电路数字可控；

[0023] 所述的运算放大器自举与反馈拓扑网络电路的输出端与推挽式输出拓扑网络电路的输入端连接；同时所述的运算放大器自举与反馈拓扑网络电路通过采集所述的推挽式
输出拓扑网络电路的输出节点电压，实现负反馈，保证推挽式输出拓扑网络电路输出恒定
的电压值；

[0024] 所述的运算放大器自举与反馈拓扑网络电路通过自举调整电压轨，实现更大的电压输出范围，并通过所述的推挽式输出拓扑网络电路，将电压信号激励转化为更强的负载
能力的电压输出，实现产生100V以上的电压输出，1A以上的电流输出。

[0025] 在一个具体的实施例中，所述的数模转换激励源包括数模转换器、参考电压源、输出级缓冲电路；

[0026] 所述的参考电压源用于向所述的数模转换器提供参考电压；

[0027] 所述的数模转换器将参考电压源转换为数字信号，并通过输出级缓冲电路与所述的运算放大器自举与反馈拓扑网络电路的输入端连接。

[0028] 所述的数模转换器可以采用高精度的集成式或分立式的数模转换器；所述的参考电压源可以采用分立式或片上集成的低温漂参考电压源；可以直接向具有高精度的数模转
换器提供高精度的参考电压。

[0029] 本实施例所述的输出级缓冲电路可以是放大或跟随的运放输出缓冲电路，该电路是采用现有技术方案，具体是采用运算放大器实现的，在此不再详细介绍。

[0030] 在一个具体的实施例中，所述的数模转换激励源还包括第一运算放大器；所述的参考电压源还可以通过第一运算放大器跟随输出或放大输出，向数模转换器提供高精度的
参考电压。

[0031] 在一个具体的实施例中，所述的运算放大器自举与反馈拓扑网络电路包括第二运算放大器，正高压电源，负高压电源、第一三极管、第二三极管、用于确定第二运算放大器工
作电压范围的稳压二极管、电阻；

[0032] 所述的正高压电源通过第一三极管向第二运算放大器供电；所述的负高压电源通过第二三极管向第二运算放大器供电；

[0033] 或者所述的运算放大器自举与反馈拓扑网络电路包括第二运算放大器，正高压电源，负高压电源、第一MOS管、第二MOS管、用于确定第二运算放大器工作电压范围的稳压二
极管、电阻；

[0034] 所述的正高压电源通过第一MOS管向第二运算放大器供电；所述的负高压电源通过第二MOS管向第二运算放大器供电。

[0035] 实施例2

[0036] 如图2所示，本实施例提供的一种运算放大器自举与反馈拓扑网络电路，所述的运算放大器自举与反馈拓扑网络电路包括运算放大器A1、正高压电源HV+、负高压电源HV‑、正
电压轨供电NMOS管Q1、负电压轨供电PMOS管Q2、同向放大比例电阻R1、同向放大比例电阻
R2、电阻R15、电阻R16、正电压轨稳压管ZD1、负电压轨稳压管ZD2；

[0037] 所述的运算放大器A1的正输入端连接所述的输出级缓冲电路的输出端，实现所述的数模转换激励源通过输出级缓冲电路用于给所述的运算放大器自举与反馈拓扑网络电
路提供数字可控的弱激励源；

[0038] 所述的运算放大器A1的负输入端通过同向放大比例电阻R2接地；

[0039] 所述的正高压电源HV+分别与正电压轨供电NMOS管Q1的D极，电阻R15的一端；

[0040] 所述的正电压轨供电NMOS管Q1的S极与正电源端连接；所述的电阻R15的另一端通过正电压轨稳压管ZD1与运算放大器A1的输出端连接；

[0041] 所述的正电压轨供电NMOS管Q1的G极接在电阻R15与正电压轨稳压管ZD1之间；

[0042] 所述的同向放大比例电阻R1串联在运算放大器A1的负输入端、运算放大器A1的输出端之间；

[0043] 所述的负高压电源HV‑的负极依次通过负电压轨供电PMOS管Q2的D极、S极与运算放大器A1的负电源端连接；

[0044] 所述的负高压电源HV‑的负极同时通过电阻R16、负电压轨稳压管ZD2与运算放大器A1的输出端连接；

[0045] 所述的负电压轨供电PMOS管Q2的G极接在电阻R16、负电压轨稳压管ZD2之间。

[0046] 在本实施例中，运算放大器A1，其特点是，该运算放大器本身拥有较大的供电电压轨，但是对于电压源结构的输出范围仍然不足够。

[0047] 在本实施例中，正电压轨供电MOS管Q1及负电压轨供电MOS管Q2，其特点是，正电压轨供电MOS管为NMOS管，负电压轨供电MOS管为PMOS管，这些MOS管也可以换为等价的三极
管，这种替换应该也属于本专利的保护范围，这些MOS管或三极管的作用是为运算放大器提
供工作所需的电流。

[0048] 在本实施例中，正电压轨稳压管ZD1及负电压轨稳压管ZD2，其特点是，其稳压值Uzd应该小于等于或略微大于运放正常工作的最大电压轨的二分之一，这些稳压管的作用
是确定运算放大器A1工作的电压范围，可以假定运算放大器A1输出电压值为Uout，正电压
轨供电NMOS管Q1和负电压轨供电PMOS管Q2的阈值电压假定为Uth，则此时运算放大器A1工
作的电压轨是Uout‑Uzd+Uth～Uout+Uzd‑Uth。

[0049] 在本实施例中，同向放大比例电阻R1和R2，其特点是，其阻值的选取应配合输出电压的范围来确定，假定电压源的理论电压范围是‑Umax～+Umax，则流过比例电阻的最大电
流为Umax/(R1+R2)，此电流值应该远小于运放的最大输出电流Imax。根据同相比例放大结
构的原理，该运算放大器结构的理论输出值Uout＝Usignal*(R1+R2)/R2。

[0050] 在本实施例中，正高压电压源HV+和负高压电压源HV‑，其特点是，其电压取值由电压源的输出范围决定，若电压源的的理论电压范围是‑Umax～+Umax，则正负高压电压源的
输入电压应满足HV+≥+Umax，HV‑≤‑Umax。

[0051] 实施例3

[0052] 如图3所示，本实施例还提供另外一种运算放大器自举与反馈拓扑网络电路，具体的，所述的运算放大器自举与反馈拓扑网络电路包括运算放大器A2、正高压电源HV+、负高
压电源HV‑、正电压轨供电NMOS管Q3、负电压轨供电PMOS管Q4、正反馈比例电阻R3、正反馈比
例电阻R4、负反馈电阻R5、电阻R17、电阻R18、正电压轨稳压管ZD3、负电压轨稳压管ZD4；

[0053] 所述的正高压电源HV+的正极依次通过正电压轨供电NMOS管Q3的D极、S极与运算放大器A2的正电源端连接；同时所述的正高压电源HV+的正极还依次通过电阻R17、正电压
轨稳压管ZD3与运算放大器A2的输出端连接；

[0054] 所述的正电压轨供电NMOS管Q3的G极连接在电阻R17、正电压轨稳压管ZD3之间；

[0055] 所述的负高压电源HV‑的负极依次通过负电压轨供电NMOS管Q4的D极、S极与运算放大器A2的负电源端连接；同时所述的负高压电源HV‑的负极还依次通过电阻R18、负电压
轨稳压管ZD4与运算放大器A2的输出端连接；

[0056] 所述的负电压轨供电NMOS管Q4的G极连接在电阻R18、正电压轨稳压管ZD4之间；

[0057] 所述的负反馈电阻R5串联在运算放大器A2的负输入端、输出端之间；

[0058] 所述的运算放大器A2的正输入端依次与正反馈比例电阻R4、数模转换激励源的正端；所述的数模转换激励源的负端与运算放大器A2的输出端连接；同时所述的运算放大器
A2的正输入端通过所述的正反馈比例电阻R3接地。

[0059] 所述的数模转换激励源通过输出级缓冲电路与运算放大器A2连接，用于给运算放大器自举与反馈拓扑网络电路提供数字可控的弱电激励源，其特点是，该所述精密的数模
转换激励源整体结构是基于浮动的地平面的。

[0060] 在本实施例中，精密运算放大器A2，其特点是，对比实施例1，该结构中使用的运算放大器A 2工作电压轨相对较低，但其输入偏置电压对比实施例1中的运算放大器A1更低。
因此该电路的直流输出偏差对比实施例1更小。

[0061] 在本实施例中，正电压轨供电MOS管Q3及负电压轨供电MOS管Q4，其特点是，正电压轨供电MOS管为NMOS管，负电压轨供电MOS管为PMOS管，这些MOS管也可以换为等价的三极
管，这种替换应该也属于本专利的保护范围，这些MOS管或三极管的作用是为运算放大器提
供工作所需的电流。

[0062] 在本实施例中，正电压轨稳压管ZD3及负电压轨稳压管ZD4，其特点是，其稳压值Uzd应该小于等于或略微大于运放正常工作的最大电压轨的二分之一，这些稳压管的作用
是确定高压运算放大器A2工作的电压范围，可以假定运算放大器A2输出电压值为Uout，正
电压轨供电NMOS管Q3和负电压轨供电PMOS管Q4的阈值电压假定为Uth，则此时运算放大器
A2工作的电压轨是Uout‑Uzd+Uth～Uout+Uzd‑Uth。

[0063] 在本实施例中，正反馈比例电阻R3和R4，其特点是，比例放大的原理，该运放结构的理论输出值Uout＝Usignal*R4/R3，本电路中同时存在正反馈和负反馈，根据运放的一般
原理，为了实现负反馈让电路的输出电压稳定，负反馈的强度必须远大于正反馈，故电阻的
选择上，应满足R5远小于R4，否则会引起环路的不稳定。

[0064] 实施例4

[0065] 如图4所示，图4是本发明中电压源结构的基本拓扑，该电路结构包括推挽输出的数模转换激励源401，其内部的结构为实施例2和实施例3中的数模转换激励源结构。本实施
例中所述的推挽式输出拓扑网络电路包括正电压轨的分压MOS管Q5、Q6、Q7，负电压轨的分
压MOS管Q8、Q9、Q10，正电压轨稳压电源V_set+，负电压轨稳压电源V_set‑，栅极分压电阻
R6、R7、R8、R9，正高压电压源HV+，负高压电压源HV‑，电阻R10；

[0066] 所述的正高压电压源HV+的正极依次通过栅极分压电阻R6、栅极分压电阻R7与正电压轨稳压电源V_set+的正极连接；

[0067] 所述的正电压轨稳压电源V_set+的负极接地；

[0068] 所述的分压MOS管Q5的G极接在栅极分压电阻R6与栅极分压电阻R7之间；

[0069] 所述的分压MOS管Q5的D极接在栅极分压电阻R6与正高压电压源HV+之间；

[0070] 所述的分压MOS管Q5的S极与分压MOS管Q6的D极连接；

[0071] 所述的分压MOS管Q6的S极分别与运算放大器自举与反馈拓扑网络电路的正端、分压MOS管Q7的D极连接；

[0072] 所述的第二运算放大器的输出端通过电阻10输出；

[0073] 所述的分压MOS管Q7的G极接在第二运算放大器的输出端与电阻10之间；

[0074] 所述的分压MOS管Q7的S极接在电阻R10的输出端；

[0075] 所述的负高压电压源HV‑的负极依次通过分压MOS管Q10的D极、S极，分压MOS管Q9的D极、S极，分压MOS管Q7的D极、S极接在电阻R10的输出端；

[0076] 同时所述的负高压电压源HV‑的负极依次通过栅极分压电阻R9、栅极分压电阻R8与负电压轨稳压电源V_set‑的负极连接；

[0077] 所述的分压MOS管Q10的G极接在栅极分压电阻R9与栅极分压电阻R8之间；

[0078] 所述的分压MOS管Q9的G极接在负电压轨稳压电源V_set‑与栅极分压电阻R8之间；

[0079] 所述的分压MOS管Q9的S极还与运算放大器自举与反馈拓扑网络电路的负端连接；

[0080] 所述的分压MOS管Q8的G极接在运算放大器自举与反馈拓扑网络电路的输出端与电阻R10之间。

[0081] 在本实施例中，所述的推挽式输出拓扑网络电路的电压放大倍数为1，也就是说输出级的推挽式输出拓扑网络电路仅仅提供电流能力的扩充，输出电压的幅值完全由输出激
励电压源401决定。

[0082] 在本实施例中，正电压轨稳压电源V_set+、负电压轨稳压电源V_set‑是由隔离的变压器线圈产生，变压器线圈的中心抽头连接401结构中的运算放大器的输出端口，并将
401结构的输出节点作为这两路电源的地端，正负电压轨稳压电源的幅值是完全相同的，该
电压幅度应满足401结构要求特定供电范围Amp_V+和Amp_V‑，结合实施例3中的所述的运算
放大器自举与反馈拓扑网络电路，该稳压电源的幅值应满足Amp_V+＝V_set+‑Uth>Uzd。其
中Uth为图4中MOS管Q6的开通阈值电压，Uzd为实施例3中所用稳压管的稳压电压。

[0083] 在本实施例中，分压电阻的取值关系到电压源串联输出结构中各个管子的功率分担情况，假定输出电压为Uout，稳压电源的电压值为Uset，高压的输出电压为HV，则R6的分
压为：

[0084]

[0085] 同理可证，R7两端的分压为：

[0086]

[0087] 按照MOS管的阈值电压为Uth计算，则MOS管Q5两端的电压为：

[0088]

[0089] MOS管Q6两端的电压为：

[0090]

[0091] 在本实验例中，在串联分压的主功率路上，单侧功率管的负载电流相同，为了保证正常工作的过程中，两个功率管Q5、Q6的负载功耗相同，有功率耗散关系PQ5＝PQ6可得：

[0092] IQ5UQ5＝IQ6UQ6→UQ5＝UQ6

[0093] 由以上推导可以得到R6和R7的取值方式，这种电阻的取值方式可以保证Q5和Q6的功耗大致相同。此外R6和R7应该满足从分压电阻流过的电流较小的原则，原则上，应保证分
压电阻流过的电流仅为流过MOS管电流的0.1％‑％1，当然这种假设需要根据实际情况进行
调整。

[0094] 在本实验例中，所述的运算放大器自举与反馈拓扑网络电路需要采集输出节点VOUT的电压用于反馈所述的运算放大器自举与反馈拓扑网络电路的输出电压，从而实现电
压源结构的稳定输出。

[0095] 在本实验例中，所述的电阻R10的作用是限制所述的运算放大器自举与反馈拓扑网络电路的输出电流，保证其中的运放结构等不会因为电压源的负载电流过大而导致功能
不正常或损坏。

[0096] 在本实验例中，正电压部分的电路与负电压部分的电路工作原理基本对称，可由正电压部分的工作情况推知负电压部分电路的工作情况。

[0097] 在本实施例中，电压输出功率包络如图5所示，一般的电压源的功率包络主要是输出正电压并对外输出电流以及输出负电压并被输入电流，也就是图5中的一三象限，本实施
例中涉及的电压源结构的功率包络可以完整负载四个象限，也就是具有四象限的功率能
力，也是因为这种特性，该实施例可以实现电子负载的部分功能。

[0098] 在一个具体的实施例中，基于图4的电路结构，为了进一步拓展主功率路过流保护的功能，在正高压电源HV+与分压MOS管Q5的D极之间串联第一过流保护电路，所述的第一过
流保护电路用于限制正高压电压源HV+输出时输出电流。在负高压电压源HV‑和MOS管Q10的
D极之间串联第二过流保护电路，所述的第二过流保护电路用于限制负高压电压源HV‑输出
时的倒灌电流。

[0099] 在一个具体的实施例中，如图6所示，所述的第一过流保护电路包括电阻R19、电阻R20、电阻R11、电阻R12，NPN三极管N1、NPN三极管N2；

[0100] 所述的正高压电压源HV+的正极分别于电阻R19的一端、NPN三极管N2的C极连接；

[0101] 所述的电阻R19的另一端分别与所述的NPN三极管N1的C极、NPN三极管N2的B极连接；

[0102] 所述的NPN三极管N2的E极与分压MOS管Q5的D极之间并联电阻R11、R12；

[0103] 所述的NPN三极管N1的B极通过电阻R20与NPN三极管N2的E极连接；

[0104] 所述的NPN三极管N1的E极与分压MOS管Q5的D极连接。

[0105] 具体地，所述的第一过流保护电路的电流限流值与图6中的并联电阻R11和R12的取值有关，可得：

[0106]

[0107] 在一个具体的实施例中，如图7所示，所述的第二过流保护电路包括电阻R21、电阻R22、电阻R13、电阻R14、PNP三极管N3、PNP三极管N4；

[0108] 所述的负高压电压源HV‑的负极分别与所述的电阻R21的一端、PNP三极管N4的C极连接；

[0109] 所述的电阻R21的另一端分别与PNP三极管N3的C极、PNP三极管N4的B极连接；

[0110] 所述的PNP三极管N4的E极与分压MOS管Q10的D极并联电阻R13、电阻R14；

[0111] 所述的PNP三极管N1的B极通过电阻R22与PNP三极管N4的E极连接；

[0112] 所述的PNP三极管N3的E极与分压MOS管Q10的D极连接。

[0113] 具体地，所述的第二过流保护电路的电流限流值与图7中的并联电阻R13和R14的取值有关，可得：

[0114]

[0115] 显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。凡在本发明的精神和原则之内所作的任何修改、等同替换和改
进等，均应包含在本发明权利要求的保护范围之内。