本发明提供了一种多重增益低噪声放大器的切换电路，涉及射频接收机技术领域，主要解决了现有反馈电路中开关单元存在的损耗高、隔离度低、线性度与信号噪声比差的技术问题。本发明包括：反馈电阻、第一反馈电容、第二反馈电容；所述反馈电阻、第一反馈电容、第二反馈电容依次串联，在所述第一反馈电容、第二反馈电容之间设置有开关单元；所述开关单元能够通过控制信号的电平高低使所述高增益低噪声放大器、低增益低噪声放大器进行切换。本发明能够达到较低的开关损耗、较佳的开关隔离度以及较好的线性度，有效解决了现有开关单元存在的技术缺陷。
1.一种多重增益低噪声放大器的切换电路，包括并联的高增益低噪声放大器(1)与低增益低噪声放大器(2)，所述高增益低噪声放大器(1)设有正相反馈电路(10)，以及与所述正相反馈电路(10)匹配的负相反馈电路(11)，且，所述正相反馈电路(10)、负相反馈电路(11)均与所述高增益低噪声放大器(1)并联，其特征在于，所述正相反馈电路(10)、负相反馈电路(11)均包括反馈电阻R0、第一反馈电容C0、第二反馈电容C1；所述反馈电阻R0、第一反馈电容C0、第二反馈电容C1依次串联，在所述第一反馈电容C0、第二反馈电容C1之间设置有开关单元(3)；
所述开关单元(3)能够通过控制信号的电平高低使所述高增益低噪声放大器(1)、低增益低噪声放大器(2)进行切换；
所述开关单元(3)包括开关控制电路(30)、第一偏压电路(31)、第二偏压电路(32)；
所述开关控制电路(30)的两端口分别与所述第一反馈电容C0、第二反馈电容C1的一极板连接，连接处均分别并联所述第一偏压电路(31)、第二偏压电路(32)；
所述第一偏压电路(31)包括第二开关晶体管M2、第三开关晶体管M3、第一偏压电阻R1、第二偏压电阻R2；
所述第一偏压电阻R1、第二开关晶体管M2、第三开关晶体管M3、第二偏压电阻R2依次串联；所述第一偏压电阻R1、第二偏压电阻R2均与所述开关控制电路(30)连接；
所述第二开关晶体管M2、第三开关晶体管M3之间连接有第一偏压电源(VDD)；
所述第二偏压电路(32)包括第四开关晶体管M4、第五开关晶体管M5、第三偏压电阻R3、第四偏压电阻R4；
所述第三偏压电阻R3、第四开关晶体管M4、第五开关晶体管M5、第四偏压电阻R4依次串联；所述第三偏压电阻R3、第四偏压电阻R4均与所述开关控制电路(30)连接；
所述第四开关晶体管M4、第五开关晶体管M5之间连接有第二偏压电源(VSS)。
2.根据权利要求1所述的多重增益低噪声放大器的切换电路，其特征在于，所述开关控制电路(30)包括第一开关晶体管M1、第一寄生电容C2与第二寄生电容C3；
所述第一寄生电容C2、第二寄生电容C3均与所述第一开关晶体管M1连接。
3.根据权利要求2所述的多重增益低噪声放大器的切换电路，其特征在于，所述第一开关晶体管M1为PMOS型晶体管或NMOS型晶体管；
所述第二开关晶体管M2、第三开关晶体管M3均为PMOS型晶体管；
所述第四开关晶体管M4、第五开关晶体管M5均为NMOS型晶体管。
4.根据权利要求3所述的多重增益低噪声放大器的切换电路，其特征在于，所述第一开关晶体管M1为PMOS型晶体管；
所述第一开关晶体管M1的源极与所述第一反馈电容C0、第一寄生电容C2的一极板均连接，且与所述第一偏压电阻R1、第三偏压电阻R3的一端均连接；所述第一开关晶体管M1的漏极与所述第二反馈电容C1、第二寄生电容C3的一极板均连接，且与所述第二偏压电阻R2、第四偏压电阻R4的一端均连接；所述第一开关晶体管M1的栅极与所述第二开关晶体管M2的栅极、第三开关晶体管M3的栅极、第四开关晶体管M4的栅极以及第五开关晶体管M5的栅极均连接；
所述第二开关晶体管M2的源极与所述第三开关晶体管M3的源极连接、所述第四开关晶体管M4的源极与第五开关晶体管M5的源极连接；所述第二开关晶体管M2的漏极与所述第一偏压电阻R1的另一端连接、第三开关晶体管M3的漏极第二偏压电阻R2的另一端连接、第四开关晶体管M4的漏极第三偏压电阻R3的另一端连接、第五开关晶体管M5的漏极与所述第四偏压电阻R4的另一端连接。
5.根据权利要求3所述的多重增益低噪声放大器的切换电路，其特征在于，所述第一开关晶体管M1为NMOS型晶体管；
所述第一开关晶体管M1的源极与所述第二反馈电容C1、第二寄生电容C3的一极板均连接，且与所述第二偏压电阻R2、第四偏压电阻R4的一端均连接；所述第一开关晶体管M1的漏极与所述第一反馈电容C0、第一寄生电容C2的一极板均连接，且与所述第一偏压电阻R1、第三偏压电阻R3的一端均连接；所述第一开关晶体管M1的栅极与所述第二开关晶体管M2的栅极、第三开关晶体管M3的栅极、第四开关晶体管M4的栅极以及第五开关晶体管M5的栅极均连接；
所述第二开关晶体管M2的源极与所述第三开关晶体管M3的源极连接、第四开关晶体管M4的源极与第五开关晶体管M5的源极连接；所述第二开关晶体管M2的漏极与所述第一偏压电阻R1的另一端连接、第三开关晶体管M3的漏极与第二偏压电阻R2的另一端连接、第四开关晶体管M4的漏极与第三偏压电阻R3的另一端连接、第五开关晶体管M5的漏极与第四偏压电阻R4的另一端连接。
6.根据权利要求3所述的多重增益低噪声放大器的切换电路，其特征在于，所述第二偏压电阻R2、第三偏压电阻R3均设有外接端口；
所述外接端口连接地端或所述高增益低噪声放大器(1)的偏压电压；
所述第二开关晶体管M2的源极与所述第三开关晶体管M3的源极之间连接第一偏压电源(VDD)、所述第四开关晶体管M4的源极与所述第五开关晶体管M5的源极之间连接第二偏压电源(VSS)；
所述高增益低噪声放大器(1)的最大切换偏压电压为所述第一偏压电源(VDD)，最小于切换偏压电压为所述第二偏压电源(VSS)。
7.根据权利要求6所述的多重增益低噪声放大器的切换电路，其特征在于，所述正相反馈电路(10)、负相反馈电路(11)均至少为一个。
一种多重增益低噪声放大器的切换电路
技术领域
[0001] 本发明涉及射频接收机技术领域，尤其涉及一种多重增益低噪声放大器的切换电路。
背景技术
[0002] 在射频接收机当中，输入信号的能量范围(dynamic range)通常非常的广，常见的范围从低至-100dBm到0dBm，在上述灵敏度范围(sensitivity level)输入信号能量时，搭配高增益低噪声放大器(High Gain LNA)的同时还要搭配低增益低噪声放大器(Low gain LNA)。通常高增益低噪声放大器与低增益低噪声放大器是两个不同架构的放大器，需要针对彼此的输入输出范围作优化，并且两者的输入端与输出端是相连在一起，以达到面积成本最佳化。在低噪声放大器中，常使用并联反馈电路来达成较佳的稳定度、较宽带的输入匹配(input matching)等优点。然而反馈量如果太大会造成放大器增益降低，如果太小则无法达成增加频宽与稳定放大器的目的，因此常见的做法是在反馈的路径上加入开关，以达到可控反馈量的目的，在接收机设计中,常使用高增益低噪声放大器与低增益低噪声放大器互相搭配使用以达到较宽的接收信号的动态范围(wide input dynamic range)，高增益低噪声放大器会搭配并联反馈电路来提升频宽与稳定度，而在低增益低噪声放大器使用时并不需要此反馈电路,因此反馈电路必须加入开关以切断反馈路径，以此降低对低增益低噪声放大器的影响，如图1、2所示。
[0003] 现有技术的开关作法如图3、4和5所示，开关可以是N型晶体管或是传输闸，其不足之处在于：(1)开关的开起电压会受限于放大器的输出共模偏压电压而无法最大化，造成开关损耗增加；(2)开关的开启电阻较容易受输出信号的影响而产生改变,造成线性度的降低；(3)开关的关闭电阻较容易受输出信号与输出共模偏压点的影响,而有瞬时开起的状况，造成输出输入隔离度降低。具体来说，当应用情境为高增益低噪声放大器与低增益低噪声放大器是并联关系时，由于高增益与低增益放大器的输入共模电压彼此会不同,输入信号与输出信号大小也不相同，此时在开关损耗、开关线性度、开关隔离度会造成更大影响。如在低增益低噪声放大器使用模式时，高增益放大器的反馈电路开关是关闭的，N型晶体管的闸极电压为零,并且转导级偏压电压为零(Vgmb＝0)，通常此模式下的输入信号是较大的,此时开关会由于信号摆幅与偏压电压原因产生瞬时导通的现象，造成开关隔离度降低，透过高增益放大器反馈电路漏过去输出端的量反而会干扰低增益低噪声放大器的输出，使线性度与信号噪声比(SNR)变差。
[0004] 本发明的重点在提出一个反馈电路的切换方式，使得接收机在高增益低噪声放大器与低增益低噪声放大器两种状况使用时都能拥有较佳的线性度、较高的输入输出隔离度(input/output isolation)、较佳的元件可靠度(device reliability)与较低的开关损耗(switch loss)。
发明内容
[0005] 本发明其中一个目的是为了提出一种反馈电路的切换方式，解决了现有技术中反馈电路中开关单元存在的开关损耗高、开关隔离度低、线性度与信号噪声比差等的技术问题。本发明优选实施方案中能够达到相关有益效果，具体见下文阐述。
[0006] 本发明的一种多重增益低噪声放大器的切换电路，包括相互并联的高增益低噪声放大器与低增益低噪声放大器，所述高增益低噪声放大器设有正相反馈电路，以及与所述正相反馈电路匹配的负相反馈电路，且，所述正相反馈电路、负相反馈电路均与所述高增益低噪声放大器并联，其特征在于，所述正相反馈电路、负相反馈电路均包括反馈电阻R0、第一反馈电容C0、第二反馈电容C1；所述反馈电阻R0、第一反馈电容C0、第二反馈电容C1依次串联，在所述第一反馈电容C0、第二反馈电容C1之间设置有开关单元。所述开关单元在开启或关闭状态时能够产生独立的可供所述高增益低噪声放大器切换的偏压电压。
[0007] 优选地，所述开关单元包括开关控制电路、第一偏压电路、第二偏压电路。所述开关控制电路的两端口分别与所述第一反馈电容C0、第二反馈电容C1的一极板连接，连接处均分别并联所述第一偏压电路、第二偏压电路。
[0008] 优选地，所述第一偏压电路包括第二开关晶体管M2、第三开关晶体管M3、第一偏压电阻R1、第二偏压电阻R2；所述第一偏压电阻R1、第二开关晶体管M2、第三开关晶体管M3、第二偏压电阻R2依次串联；所述第一偏压电阻R1、第二偏压电阻R2均与所述开关控制电路连接；所述第二开关晶体管M2、第三开关晶体管M3之间连接有第一偏压电源。
[0009] 优选地，所述第二偏压电路包括第四开关晶体管M4、第五开关晶体管M5、第三偏压电阻R3、第四偏压电阻R4；所述第三偏压电阻R3、第四开关晶体管M4、第五开关晶体管M5、第四偏压电阻R4依次串联；所述第三偏压电阻R3、第四偏压电阻R4均与所述开关控制电路连接；所述第四开关晶体管M4、第五开关晶体管M5之间连接有第二偏压电源。
[0010] 优选地，所述开关控制电路包括第一开关晶体管M1、第一寄生电容C2与第二寄生电容C3。所述第一寄生电容C2、第二寄生电容C3均与所述第一开关晶体管M1连接。
[0011] 优选地，所述第一开关晶体管M1为PMOS型晶体管或NMOS型晶体管；所述第二开关晶体管M2、第三开关晶体管M3均为PMOS型晶体管；所述第四开关晶体管M4、第五开关晶体管M5均为NMOS型晶体管。
[0012] 优选地，所述第一开关晶体管M1为PMOS型晶体管。所述第一开关晶体管M1的源极与所述第一反馈电容C0、第一寄生电容C2的一极板均连接，与所述第一偏压电阻R1、第三偏压电阻R3的一端均连接；所述第一开关晶体管M1的漏极与所述第二反馈电容C1、第二寄生电容C3的一极板均连接，与所述第二偏压电阻R2、第四偏压电阻R4的一端均连接；所述第一开关晶体管M1的栅极与所述第二开关晶体管M2的栅极、第三开关晶体管M3的栅极、第四开关晶体管M4的栅极以及第五开关晶体管M5的栅极均连接；所述第二开关晶体管M2的源极、第四开关晶体管M4的源极分别与所述第三开关晶体管M3的源极、第五开关晶体管M5的源极连接；所述第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5的漏极分别与所述第一偏压电阻R1、第二偏压电阻R2、第三偏压电阻R3、第四偏压电阻R4的另一端连接。
[0013] 优选地，所述第一开关晶体管M1为NMOS型晶体管。所述第一开关晶体管M1的源极与所述第二反馈电容C1、第二寄生电容C3的一极板均连接，与所述第二偏压电阻R2、第四偏压电阻R4的一端均连接；所述第一开关晶体管M1的漏极与所述第一反馈电容C0、第一寄生电容C2的一极板均连接，与所述第一偏压电阻R1、第三偏压电阻R3的一端均连接；所述第一开关晶体管M1的栅极与所述第二开关晶体管M2的栅极、第三开关晶体管M3的栅极、第四开关晶体管M4的栅极以及第五开关晶体管M5的栅极均连接；所述第二开关晶体管M2、第四开关晶体管M4的源极分别与所述第三开关晶体管M3、第五开关晶体管M5的源极连接；所述第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5的漏极分别与所述第一偏压电阻R1、第二偏压电阻R2、第三偏压电阻R3、第四偏压电阻R4的另一端连接。
[0014] 优选地，所述第二偏压电阻R2、第三偏压R3均设有外接端口。所述外接端口连接地端或所述高增益低噪声放大器的偏压电压；所述第二开关晶体管M2的源极与所述第三开关晶体管M3的源极、所述第四开关晶体管M4的源极分别与所述第五开关晶体管M5的源极的连接处分别连接第一偏压电源、第二偏压电源；所述高增益低噪声放大器的最大切换偏压电压为所述第一偏压电源，最小于切换偏压电压为所述第二偏压电源。
[0015] 优选地，所述正相反馈电路、负相反馈电路均至少为一个。
[0016] 本发明提供的一种具有反馈结构的放大器及放大器至少具有如下有益技术效果：
[0017] 本发明在高增益低噪声放大器的反馈电路的反馈电容部分，将其拆成第一反馈电容与第二反馈电容；同时，在两个电容之间增加了开关单元，开关单元的开关晶体管的源极与漏极端的共模电压可以独立产生，并在开关打开或关闭时的共模电压可以有效分开,不受放大器的输入输出共模电压的影响，进而达到较低的开关损耗、较佳的开关隔离度以及较好的线性度。
附图说明
[0018] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019] 图1是现有技术的高增益低噪声放大器工作状态的开关启闭示意图；
[0020] 图2是现有技术的低增益低噪声放大器非工作状态的开关启闭示意图；
[0021] 图3是现有技术的第一种开关单元的结构示意图；
[0022] 图4是现有技术的第二种开关单元的结构示意图；
[0023] 图5是现有技术的第三种开关单元的结构示意图；
[0024] 图6是本发明的高增益低噪声放大器工作状态的开关启闭示意图；
[0025] 图7是本发明的高增益低噪声放大器非工作状态的开关启闭示意图；
[0026] 图8是本发明的第一开关晶体管为PMOS型的结构示意图；
[0027] 图9是本发明的第一开关晶体管为NMOS型的结构示意图。
[0028] 1、高增益低噪声放大器；10、正相反馈电路；11、负相反馈电路；2、低增益低噪声放大器；3、开关单元；30、开关控制电路；31、第一偏压电路；32、第二偏压电路；VDD、第一偏压电源；VSS、第二偏压电源。
具体实施方式
[0029] 为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行详细的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本发明所保护的范围。
[0030] 如图6、7所示，本发明提供一种多重增益低噪声放大器的切换电路实施例，包括相互并联的高增益低噪声放大器1与低增益低噪声放大器2，高增益低噪声放大器1设有正相反馈电路10，以及与正相反馈电路10匹配的负相反馈电路11，且，正相反馈电路10、负相反馈电路11均与高增益低噪声放大器1并联。本发明区别于现有技术的特征在于，正相反馈电路10、负相反馈电路11均包括反馈电阻R0、第一反馈电容C0、第二反馈电容C1，反馈电阻R0、第一反馈电容C0以及第二反馈电容C1依次串联，在第一反馈电容C0、第二反馈电容C1之间设置有开关单元3，开关单元3在开启或关闭状态时能够产生独立的可供所述高增益低噪声放大器1切换的偏压电压。需要说明的是，开关单元3串联在两颗电容之间,使开关单元3内部的开关晶体管的源极与漏极端可以独立偏压，无须妥协反馈电路两端点的电压，使得开关单元3处于开的状态与处于关的状态可以偏压在不同的电压值上，以利于开关单元3在开的状态有最小的损耗，在关的状态有最大的隔离度，透过高增益放大器反馈电路漏入输出端的电量不会干扰低增益放大器的输出，使线性度与信号噪声比大为提升；同时，串联两颗电容用来达成不同目标的容值，用于实现最大化的开启与关闭的电压逆偏。
[0031] 如图8、9所示，开关单元3包括开关控制电路30、第一偏压电路31、第二偏压电路32，开关控制电路30与第一偏压电路31、第二偏压电路32均并联。即，开关控制电路30的两端口分别与第一反馈电容C0、第二反馈电容C1的一极板连接，连接处均分别并联第一偏压电路31、第二偏压电路32。具体地，开关控制电路30包括第一开关晶体管M1、第一寄生电容C2与第二寄生电容C3，第一寄生电容C2、第二寄生电容C3均与第一开关晶体管M1连接；第一偏压电路31包括第二开关晶体管M2、第三开关晶体管M3、第一偏压电阻R1、第二偏压电阻R2，第一偏压电阻R1、第二开关晶体管M2、第三开关晶体管M3、第二偏压电阻R2依次串联，第一偏压电阻R1、第二偏压电阻R2均与第一开关晶体管M1连接；第二偏压电路32包括第四开关晶体管M4、第五开关晶体管M5、第三偏压电阻R3、第四偏压电阻R4，第三偏压电阻R3、第四开关晶体管M4、第五开关晶体管M5、第四偏压电阻R4依次串联，第三偏压电阻R3、第四偏压电阻R4均与所述第一开关晶体管M1连接。第一开关晶体管M1优选为PMOS型晶体管或NMOS型晶体管；第二开关晶体管M2、第三开关晶体管M3均优选为PMOS型晶体管；第四开关晶体管M4、第五开关晶体管M5均优选为NMOS型晶体管。
[0032] 进一步如图8所示，作为一种可实施的实施例，第一开关晶体管M1为PMOS型晶体管，第一开关晶体管M1的源极与第一寄生电容C2的一极板连接于一点b，与第一偏压电阻R1、第三偏压电阻R3的一端以及第一反馈电容C0的一极板连接于一点a；第一开关晶体管M1的漏极与第二寄生电容C3的一极板连接于一点c，与第二偏压电阻R2、第四偏压电阻R4的一端以及第二反馈电容C1的一极板连接于一点d；第一开关晶体管M1的栅极与第二开关晶体管M2的栅极、第三开关晶体管M3的栅极、第四开关晶体管M4的栅极以及第五开关晶体管M5的栅极均连接于一点e。第二开关晶体管M2的源极、第四开关晶体管M4的源极分别与所述第三开关晶体管M3的源极、第五开关晶体管M5的源极连接；第二开关晶体管M2的漏极、第三开关晶体管M3的漏极、第四开关晶体管M4的漏极、第五开关晶体管M5的漏极分别与第一偏压电阻R1的另一端、第二偏压电阻R2的另一端、第三偏压电阻R3的另一端、第四偏压电阻R4的另一端连接。进一步地，第二偏压电阻R2、第三偏压电阻R3均设有外接端口，外接端口连接地端，或连接高增益低噪声放大器1输入或输出端；第二开关晶体管M2的源极与第三开关晶体管M3的源极、第四开关晶体管M4的源极分别与第五开关晶体管M5的源极的连接处(图中所示的f点、g点)分别设有第一偏压电源VDD端口、第二偏压电源VSS端口，高增益低噪声放大器1的最大切换偏压电压为第一偏压电源VDD，最小于切换偏压电压为第二偏压电源VSS。更进一步地，第一开关晶体管M1为PMOS型晶体管时,第一开关晶体管M1、二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5的栅极的共同控制信号设为Vsw，当开关开启时，Vsw＝0，第一开关晶体管M1的源极与漏极导通，同时，第二开关晶体管M2、第三开关晶体管M3的源极与漏极也均处于导通状态，而第四开关晶体管M4、第五开关晶体管M5的源极与漏极均截止，电压会偏压至高电压VDD，此时，第一开关晶体管M1拥有最小的开启电阻；当第一开关晶体管M1关闭时，Vsw＝VDD，第一开关晶体管M1的源极与漏极截止，同时，第二开关晶体管M2、第三开关晶体管M3的源极与漏极也均处于截止状态，而第四开关晶体管M4、第五开关晶体管M5的源极与漏极均导通，电压会偏压至低电压VSS，从而使第一开关晶体管M1拥有最大逆偏电压，使输入信号在最大范围内，都不会使开关有开启的瞬时。具体地，第一开关晶体管M1在关闭时的源极与漏极偏压电压(设为Vbp_off)，但不限于偏压在VSS，只要Vbp_off满足以下不等式(如(1)式所示)，即可确保开关P型晶体管在关闭时不会有瞬时导通而导致隔离度降低的现象。因此，本实施例的开关单元拥有最佳的开关关闭隔离度以及较好的线性度。
[0033] Vbp_off
[0034] 其中Vthp为P型晶体管的临界电压，Vsig_max为输入信号振幅的最大值，此时，C2、C3分别代表第一寄生电容、第二寄生电容的容值。
[0035] 进一步如图9所示，作为另一种可实施的实施例，第一开关晶体管M1为NMOS型晶体管，第一开关晶体管的源极与第二寄生电容C3的一极板连接于一点c，与第二偏压电阻R2、第四偏压电阻R4的一端以及第二反馈电容C1的一极板连接于一点d；第一开关晶体管M1的漏极与第一寄生电容C2的一极板连接于一点b，与第一偏压电阻R1、第三偏压电阻R3的一端以及第一反馈电容C0的一极板连接于一点a；第一开关晶体管的栅极与第二开关晶体管的栅极、第三开关晶体管的栅极、第四开关晶体管的栅极以及第五开关晶体管的栅极均连接于一点e；第二开关晶体管M2、第四开关晶体管M4的源极分别与第三开关晶体管M3、第五开关晶体管M5的源极连接；第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5的漏极分别与第一偏压电阻R1、第二偏压电阻R2、第三偏压电阻R3、第四偏压电阻R4的另一端连接。进一步地，第二偏压电阻R2、第三偏压电阻R3均设有外接端口，外接端口连接地端，或连接高增益低噪声放大器1输入或输出端；第二开关晶体管M2的源极与第三开关晶体管M3的源极、第四开关晶体管M4的源极分别与第五开关晶体管M5的源极的连接处(图中所示的f点、g点)分别设有第一偏压电源VDD端口、第二偏压电源VSS端口，高增益低噪声放大器1的最大切换偏压电压为第一偏压电源VDD，最小于切换偏压电压为第二偏压电源VSS。更进一步地，第一开关晶体管M1为NMOS型晶体管时,第一开关晶体管M1、二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5的栅极的共同控制信号设为Vsw，当开关开启时，Vsw＝VDD，第一开关晶体管M1的源极与漏极截止，同时，第二开关晶体管M2、第三开关晶体管M3的源极与漏极也均处于截止状态，而第四开关晶体管M4、第五开关晶体管M5的源极与漏极均导通，电压会偏压至低电压VSS，此时，第一开关晶体管M1拥有最小的开启电阻；当第一开关晶体管M1关闭时，Vsw＝VSS，第一开关晶体管M1的源极与漏极导通，同时，第二开关晶体管M2、第三开关晶体管M3的源极与漏极也均处于导通状态，而第四开关晶体管M4、第五开关晶体管M5的源极与漏极均截止，电压会偏压至高电压VDD，从而使第一开关晶体管M1拥有最大逆偏电压，使输入信号在最大范围内,都不会使开关有开启的瞬时。具体地，第一开关晶体管M1在关闭时的源极与漏极偏压电压(设为Vbp_off)但不限于偏压在VDD，只要Vbp_off满足以下不等式(如(2)式所示)，即可确保开关N型晶体管在关闭时不会有瞬时导通而导致隔离度降低的现象。因此，本实施例的开关单元拥有最佳的开关关闭隔离度以及较好的线性度。
[0036] Vbp_off>Vsig_max*(C3)/(C2+C3)-Vthn (2)
[0037] 其中Vthp为N型晶体管的临界电压，Vsig_max为输入信号振幅的最大值，此时，C2、C3分别代表第一寄生电容、第二寄生电容的容值。
[0038] 本实施例中，正相反馈电路10、负相反馈电路11均至少为一个，其匹配的反馈电阻R0、第一反馈电容C0、第二反馈电容C1以及开关单元3均至少为一个，通过开关单元3的电路可以选择第一偏压电源VDD到地间的任意电压，并且在至少一组正相反馈电路10以及负相反馈电路11中，可以共享选定的偏压电压来源，藉由不同选择信号的组合,可以达成线性度佳，隔离度好的可变电阻电容网络。
[0039] 综上所述，本发明在高增益低噪声放大器的反馈电路的反馈电容部分,将其拆成两个串联电容；同时，在两个电容之间增加了开关单元，开关单元的开关晶体管的源极与漏极端的共模电压可以独立产生，并在开关打开或关闭时的共模电压可以有效分开,不受放大器的输入输出共模电压的影响，进而达到较低的开关损耗、较佳的开关隔离度以及较好的线性度。
[0040] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
