一种恒定均方根电压输出装置及方法

摘要

本发明涉及一种恒定均方根电压输出装置及方法，包括供电电源、功率开关(SW)和PWM信号发生器(100)，所述功率开关(SW)一端接所述供电电源(VDD)，另一端为电压输出端(OUT)，另一端接电阻负载(RL)；所述PWM信号发生器(100)用于产生方波信号以控制所述功率开关(SW)吸合，使所述电压输出端OUT输出恒定均方根电压Vorms。本发明能够输出稳定的均方根电压，输出的均方根电压不随供电电源电压变化。

权利要求

1.一种恒定均方根电压输出装置，包括供电电源、功率开关(SW)和PWM信号发生器(100)，其特征在于：

所述功率开关(SW)一端接所述供电电源(VDD)，另一端为电压输出端(OUT)，另一端接电阻负载(RL)；

所述PWM信号发生器(100)用于产生方波信号以控制所述功率开关(SW)吸合，使所述电压输出端(OUT)输出恒定均方根电压Vorms；

其中，所述PWM信号发生器输出的方波信号为，脉宽为N×TCLK，周期为(N+n)×TCLK，TCLK为时钟周期,N和n分别为常数，N≥2n,且n＝(Vop‑Vref)/(Vref/2N)，式中，Vop为所述功率开关(SW)吸合时的输出端直流电压；Vref为预设的均方根输出电压；Vref/2N为步进值。

2.根据权利要求1所述的恒定均方根电压输出装置，其特征在于：所述PWM信号发生器包括模数转换器(101)和占空比发生器(102)，所述模数转换器(101)用于获得所述常数n的值；所述占空比发生器(102)根据获得的所述常数n的值，产生PWM信号发生器输出的方波信号。

3.根据权利要求2所述的恒定均方根电压输出装置，其特征在于：所述模数转换器(101)包括可编程分压单元、第一分压电阻(R1)和第二分压电阻(R2)，比较器(201)和累加器(202)；

所述比较器的反相输入端耦接带隙基准源，同相输入端耦接第一分压电阻(R1)和第二分压电阻(R2)之间的连接端，所述第二分压电阻(R2)的另一端耦接所述可编程分压单元；

所述比较器(201)的输出控制所述累加器，所述累加器(202)用于累加所述常数n的值，所述累加器(202)的输出控制所述可编程分压单元和所述占空比发生器(102)。

4.根据权利要求3所述的恒定均方根电压输出装置，其特征在于：所述可编程分压单元基于步进值Vref/2N进行分压控制，当恒定均方根电压输出装置处于输出恒定均方根电压Vorms状态时，所述可编程分压单元两端的分压值为nVref/2N。

5.根据权利要求3所述的恒定均方根电压输出装置，其特征在于：预设的均方根输出电压Vref为所述带隙基准源的(R1+R2)/R1倍，R1表示第一分压电阻(R1)的阻值，R2表示第二分压电阻(R2)的阻值。

6.根据权利要求5所述的恒定均方根电压输出装置，其特征在于：所述可编程分压单元包括电阻串联单元(203)和开关阵列单元(204)，所述电阻串联单元包括多个串联的阻值相同的电阻(R01)，所述电阻的阻值R01＝(R1+R2)/2N；

所述开关阵列单元包括多个与所述电阻(R01)相对应的开关，所述开关的通断由所述累加器(202)输出的信号控制，所述开关用于控制所对应的电阻(R01)处于短路或分压状态。

7.根据权利要求6所述的恒定均方根电压输出装置，其特征在于：当电压输出装置处于输出恒定均方根电压Vorms状态时，所述电阻串联单元的电阻为n×R01。

8.根据权利要求6所述的恒定均方根电压输出装置，其特征在于：当电压输出装置处于输出恒定均方根电压Vorms状态时，所述电阻串联单元(203)的电阻为n×R01+f(n,R01)，其中，f(n,R01)为调节函数，用于调节所述恒定均方根电压Vorms与预设的均方根输出电压Vref之间的误差；

f(n,R01)＝‑k R01，

k表示根据所述常数n的值计算获得的调节系数。

9.根据权利要求8所述的恒定均方根电压输出装置，其特征在于：f(n,R01)＝‑R01×(b×0.2+c×0.4+d×0.8+e×1.6+f×3.2)，将n转换成六位二进制数，b表示所述六位二进制数的第二位，c表示所述六位二进制数的第三位，d表示所述六位二进制数的第四位，e表示所述六位二进制数的第五位,f表示所述六位二进制数的第六位。

10.一种利用权利要求1至8任何一项所述装置的恒定均方根电压输出方法，其特征在于：PWM信号发生器通过输出方波信号，控制功率开关吸合，进而控制供电电源与电压输出端的通断，使得电压输出端输出恒定均方根电压。

说明书

一种恒定均方根电压输出装置及方法

技术领域

[0001] 本发明涉及一种恒定均方根电压输出装置及方法。

背景技术

[0002] 市场中一些温控直流加热产品，其负载为电热丝。为了控制电热丝的温度，对电热丝施于恒定功率驱动，为获得恒定功率驱动，需输出恒定均方根电压，比如电子烟产品等。
现有直流电压输出装置存在的不足之处在于，在不同供电电源电压下，输出的均方根电压
随供电电源电压变化而波动较大，不能实现恒定功率驱动。

发明内容

[0003] 本发明的发明目的在于提供一种恒定均方根电压输出装置及方法，输出稳定的均方根电压，输出的均方根电压不随供电电源电压变化。

[0004] 基于同一发明构思，本发明具有两个独立的技术方案：

[0005] 1、一种恒定均方根电压输出装置，包括供电电源、功率开关(SW)和PWM信号发生器(100)，其特征在于：

[0006] 所述功率开关(SW)一端接所述供电电源(VDD)，另一端为电压输出端(OUT)，另一端接电阻负载(RL)；

[0007] 所述PWM信号发生器(100)用于产生方波信号以控制所述功率开关(SW)吸合，使所述电压输出端OUT输出恒定均方根电压Vorms；

[0008] 其中，所述PWM信号发生器输出的方波信号为，脉宽为N×TCLK，周期为(N+n)×TCLK，TCLK为时钟周期,N和n分别为常数，N≥2n,且

[0009] n＝(Vop‑Vref)/(Vref/2N)，

[0010] 式中，Vop为所述功率开关(SW)吸合时的输出端直流电压；Vref为预设的均方根输出电压；Vref/2N为步进值。

[0011] 进一步地，所述PWM信号发生器包括模数转换器(101)和占空比发生器(102)，所述模数转换器(101)用于获得所述常数n的值；所述占空比发生器(102)根据获得的所述常数n
的值，产生PWM信号发生器输出的方波信号。

[0012] 进一步地，所述模数转换器包括可编程分压单元、第一分压电阻(R1)和第二分压电阻(R2)，比较器(201)和累加器(202)；

[0013] 所述比较器的反相输入端耦接带隙基准源，同相输入端耦接第一分压电阻(R1)和第二分压电阻(R2)之间的连接端，所述第二分压电阻(R2)的另一端耦接所述可编程分压单
元；

[0014] 所述比较器(201)的输出控制所述累加器，所述累加器(202)用于累加所述常数n的值，所述累加器(202)的输出控制所述可编程分压单元和所述占空比发生器。

[0015] 进一步地，所述可编程分压单元基于步进值Vref/2N进行分压控制，当恒定均方根电压输出装置处于输出恒定均方根电压Vorms状态时，所述可编程分压单元两端的分压值
为nVref/2N。

[0016] 进一步地，预设的均方根输出电压Vref为所述带隙基准源的(R1+R2)/R1倍，R1表示电阻(R1)的阻值，R2表示电阻(R2)的阻值。

[0017] 进一步地，所述可编程分压单元包括电阻串联单元(203)和开关阵列单元(204)，所述电阻串联单元包括多个串联的阻值相同的电阻(R01)，所述电阻的阻值R01＝(R1+R2)/
2N；

[0018] 所述开关阵列单元包括多个与所述电阻(R01)相对应的开关，所述开关的通断由所述累加器(202)输出的信号控制，所述开关用于控制所对应的电阻(R01)处于短路或分压
状态。

[0019] 进一步地，当电压输出装置处于输出恒定均方根电压Vorms状态时，所述电阻串联单元的电阻为n×R01。

[0020] 进一步地，当电压输出装置处于输出恒定均方根电压Vorms状态时，所述电阻串联单元(203)的电阻为n×R01+f(n,R01)，其中，f(n,R01)为调节函数，用于调节所述恒定均方
根电压Vorms与预设的均方根输出电压Vref之间的误差；

[0021] f(n,R01)＝‑k R01，

[0022] k表示根据所述常数n的值计算获得的调节系数。

[0023] 进一步地，f(n,R01)＝‑R01×(b×0.2+c×0.4+d×0.8+e×1.6+f×3.2)，

[0024] 将所述常数n转换成六位二进制数，b表示所述六位二进制数的第二位，c表示所述六位二进制数的第三位，d表示所述六位二进制数的第四位，e表示所述六位二进制数的第
五位,f表示所述六位二进制数的第六位。

[0025] 2、一种利用上述装置的恒定均方根电压输出方法，PWM信号发生器通过输出方波信号，控制功率开关吸合，进而控制供电电源与电压输出端的通断，使得电压输出端输出恒
定均方根电压。

[0026] 本发明具有的有益效果：

[0027] 本发明包括供电电源，还包括功率开关，所述功率开关一端接所述供电电源，另一端为电压输出端，另一端接电阻负载；还包括PWM信号发生器，所述PWM信号发生器用于产生
方波信号，所述方波信号用于控制所述功率开关吸合，使所述电压输出端输出恒定均方根
电压Vorms。本发明通过PWM信号控制功率开关吸合，进而控制输出稳定的均方根电压，均方
根电压输出与供电电源电压变化无关，进而实现稳定的功率输出。

[0028] 本发明PWM信号发生器输出的方波信号为，脉宽为N×TCLK，周期为(N+n)×TCLK，TCLK为时钟周期,N和n分别为常数；所述PWM信号发生器包括模数转换器和占空比发生器，所述
模数转换器用于获得所述常数n的值；所述占空比发生器根据获得的所述常数n的值，产生
PWM信号发生器输出的方波信号。本发明电路设计简单合理，不需乘法器、除法器等复杂电
路。

[0029] 本发明所述模数转换器包括可编程分压单元、第一分压电阻(R1)和第二分压电阻(R2)，比较器和+1/‑1累加器；所述比较器的反相输入端耦接带隙基准源，同相输入端耦接
第一分压电阻(R1)和第二分压电阻(R2)之间的连接端，所述第二分压电阻(R2)的另一端耦
接所述可编程分压单元；所述比较器的输出控制所述+1/‑1累加器，所述+1/‑1累加器可累
加获得所述常数n的值，所述+1/‑1累加器输出控制所述可编程分压单元和所述占空比发生
器；所述可编程分压单元可基于步进值Vref/2N，进行分压控制，当电压输出装置处于输出
恒定均方根电压Vorms状态时，所述可编程分压单元两端的分压值为nVref/2N；预设的均方
根输出电压Vref为所述带隙基准源的(R1+R2)/R1倍。本发明模数转换器包括可编程分压单
元、比较器和+1/‑1累加器，通过上述单元即可获得常数n的值，提供给占空比发生器，进而
使得输出的恒定均方根电压Vorms始终近似于均方根输出电压Vref，而与供电电源电压变
化无关，电路设计简单合理。

[0030] 本发明所述可编程分压单元包括电阻串联单元和开关阵列单元，所述电阻串联单元由多个相同的电阻(R01)串联，R01＝(R1+R2)/2N；所述开关阵列单元包括多个与所述电
阻(R01)相对应的开关，所述开关的通断由+1/‑1累加器输出的信号控制，所述开关用于控
制所对应的电阻(R01)处于短路或分压状态。本发明通过对模数转换器中可编程编程分压
单元的有效设计，进一步保证了占空比发生器获得常数n值的可靠性。

附图说明

[0031] 图1为本发明恒定均方根电压输出装置的电路原理图；

[0032] 图2为本发明PWM信号发生器的电路原理图；

[0033] 图3为本发明可编程分压单元实施例的示意图。

具体实施方式

[0034] 下面结合附图所示的实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或
者结构上的等效变换或替代，均属于本发明的保护范围之内。

[0035] 实施例一：

[0036] 恒定均方根电压输出装置

[0037] 如图1所示，恒定均方根电压输出装置包括供电电源VDD，还包括功率开关SW，所述功率开关SW一端接所述供电电源VDD，另一端为电压输出端OUT，另一端接电阻负载RL；还包
括PWM信号发生器100，所述PWM信号发生器100用于产生方波信号，所述方波信号用于控制
所述功率开关SW吸合，使所述电压输出端OUT输出恒定均方根电压Vorms。

[0038] 所述PWM信号发生器100输出的方波信号为，脉宽为N×TCLK，周期为(N+n)×TCLK，TCLK为时钟周期,N和n分别为常数，N≥2n,且

[0039] n＝(Vop‑Vref)/(Vref/2N)，

[0040] 式中，Vop为所述功率开关SW吸合时输出端直流电压，与所述PWM信号发生器输出的方波信号幅度相同；Vref为预设的均方根输出电压；Vref/2N为步进值。

[0041] 所述PWM信号发生器包括模数转换器101和占空比发生器102，所述模数转换器101用于获得所述常数n的值；所述占空比发生器102根据获得的所述常数n的值，产生PWM信号
发生器输出的方波信号。

[0042] 如图2所示，所述模数转换器包括可编程分压单元、第一分压电阻R1和第二分压电阻R2，比较器201和+1/‑1累加器202；所述比较器201的反相输入端耦接带隙基准源，同相输
入端耦接第一分压电阻R1和第二分压电阻R2之间的连接端，所述第二分压电阻R2的另一端
耦接所述可编程分压单元；所述比较器201的输出控制所述+1/‑1累加器202，所述+1/‑1累
加器202可累加获得所述常数n的值，所述+1/‑1累加器202输出控制所述可编程分压单元和
所述占空比发生器102。

[0043] 如图2、图3所示，所述可编程分压单元包括电阻串联单元203和开关阵列单元204，所述电阻串联单元由多个相同的电阻串联，即，电阻R01至电阻ROX的阻值相同，R01＝(R1+
R2)/2N；所述开关阵列单元204包括多个与所述电阻相对应的开关，即，开关SW1至SWX,所述
开关的通断由+1/‑1累加器202输出的信号控制，所述开关用于控制所对应的电阻处于短路
或分压状态。所述可编程分压单元可基于步进值Vref/2N，进行分压控制，当恒定均方根电
压输出装置处于输出恒定均方根电压Vorms状态时，所述可编程分压单元两端的分压值为
nVref/2N。预设的均方根输出电压Vref为所述带隙基准源的(R1+R2)/R1倍，R1表示电阻
(R1)的阻值，R2表示电阻(R2)的阻值。当电压输出装置处于输出恒定均方根电压Vorms状态
时，所述电阻串联单元的电阻为n×R01。本实施例中，N取值128，n取值64。

[0044] 下面进一步说明本发明的工作原理。

[0045] (一)Vorms(近似)等于Vref的工作原理

[0046] 该装置输出端OUT是以脉宽N×TCLK，周期(N+n)×TCLK输出方波，且脉冲幅度为Vop。考虑到功率开关SW的闭合时压降，脉冲幅度Vop小于供电电源VDD。此时，输出均方根电压
Vorms为：

[0047] Vorms＝Vop×[N/(N+n)]1/2                              (1)

[0048] 又模数转换器以Vref/2N为步进将(Vop‑Vref)转换成数字信号n，则：

[0049] n＝(Vop‑Vref)/(Vref/2N)                               (2)

[0050] 由此，

[0051] Vop＝Vref×(1+n/2N)                                  (3)

[0052] 将式(3)代入式(1)，可得：

[0053] Vorms＝Vref×[(1+n/2N)2/(1+n/N)]1/2                       (4)

[0054] 整理，可得：

[0055] Vorms＝Vref×[1+(n2/4N(N+n)]1/2                         (5)

[0056] 当n＜＜N时，(n2/4N(N+n)＜＜1。可得：

[0057] Vorms＝Vref                                        (6)

[0058] 举例来说，N＝2n时，由式(5)可得：Vorms＝1.0206×Vref。可见用Vorms＝Vref的结论，计算误差只有2.06％。并且，输出端的输出均方根电压Vorms不受供电电源限制。不过
受到N≥2n限制，Vop/Vref要小于等于1.22。

[0059] (二)模数转换器获得所述常数n的值工作原理

[0060] 比较器201输出高电平时，+1/‑1累加器202为+1运算；比较器201输出低电平时，+1/‑1累加器202为‑1运算。所以，电阻R1和R2，比较器201、+1/‑1累加器202、电阻串联单元
203和开关阵列单元204构成了以Vref/2N为步进将(Vop‑Vref)转换成常数n的模数转换器。

[0061] 当+1/‑1累加器202的输出为0时，此时电阻串联单元203两端电阻为0。若Vop＞Vref，比较器201输出高电平时，+1/‑1累加器202为+1运算；若Vop电平时，+1/‑1累加器202为‑1运算。若电路平衡时，Vop＝Vref。

[0062] 当+1/‑1累加器202的输出为1时，此时电阻串联单元203两端电阻为R01。若Vop＞Vref(1+1/2N)，比较器201输出高电平时，+1/‑1累加器202为+1运算；若Vop比较器201输出低电平时，+1/‑1累加器202为‑1运算。若电路平衡时，Vop＝Vref(1+1/2N)。

[0063] 以此类推，当+1/‑1累加器202的输出为n，若电路平衡时，则Vop＝Vref(1+n/2N)。

[0064] Vop‑Vref＝(n/2N)×Vref就表示上述模数转换器能实现以Vref/2N为步进将(Vop‑Vref)转换成常数n。

[0065] 实施例二：

[0066] 实施例二与实施例一的区别仅在于模数转换器的电阻串联单元不同，其余电路结构和工作原理相同。当电压输出装置处于输出恒定均方根电压Vorms状态时，所述电阻串联
单元的电阻为n×R01+f(n,R01)，f(n,R01)为调节函数，用于调节所述恒定均方根电压
Vorms与预设的均方根输出电压Vref之间的误差。

[0067] f(n,R01)＝‑k R01，

[0068] k表示根据所述常数n的值计算获得的调节系数。

[0069] 本实施例中，f(n,R01)＝R01×(a×R01+b×1.8+c×3.6+d×7.2+e×14.4+f×28.8)‑R01×(a×R01+b×2.0+c×4.0+d×8.0+e×16.0+f×32.0)

[0070] ＝‑R01×(b×0.2+c×0.4+d×0.8+e×1.6+f×3.2)

[0071] 即，k＝b×0.2+c×0.4+d×0.8+e×1.6+f×3.2

[0072] 将所述常数n转换成六位二进制数，b表示所述六位二进制数的第二位，c表示所述六位二进制数的第三位，d表示所述六位二进制数的第四位，e表示所述六位二进制数的第
五位,f表示所述六位二进制数的第六位。

[0073] 比如，n＝10，将n转换为六位二进制数为001010，也就是说a＝0,b＝1,c＝0,d＝1,e＝0,f＝0，则f(n,R01)为：

[0074] R01×(a×R01+b×1.8+c×3.6+d×7.2+e×14.4+f×28.8)

[0075] ＝R01×(0×R01+1×1.8+0×3.6+1×7.2+0×14.4+0×28.8)

[0076] ＝9.0×R01

[0077] 当取N＝128，n＝64，Vref＝3.30V，Vop＝3.30～4.03V，负载电阻RL＝1Ω时，可得：

[0078]

[0079]

[0080] 上表中，n表示R01×(a×R01+b×2.0+c×4.0+d×8.0+e×16.0+f×32.0)对应二进制fedcba的n值；

[0081] n’表示R01×(a×R01+b×1.8+c×3.6+d×7.2+e×14.4+f×28.8)对应二进制fedcba的n’值。

[0082] Po为输出方波在负载1欧姆下产生的功率，VoAV表示输出方波平均值电压

[0083] 上表可得出：串联电阻未修正时，输出功率相对误差为4.04％，串联电阻修正后，输出功率相对误差为1.21％。

[0084] 上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式
或变更均应包含在本发明的保护范围之内。

[0085] 对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论
从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权
利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有
变化囊括在本发明内。