快闪存储器的编程方法

摘要

本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将闪存结构的源极浮空；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预设时间内，空穴在电场作用下向下做加速度运动并撞击闪存结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。

权利要求

1.一种快闪存储器的编程方法，其特征在于，所述快闪存储器的编程方法至少包括：S1)提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空；

S2)在所述闪存结构的漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；

S3)在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次电子；

S4)在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使所述二次电子在垂直方向电场作用下形成三次电子注入所述闪存结构的浮栅中，完成编程操作。

2.根据权利要求1所述的快闪存储器的编程方法，其特征在于：所述闪存结构包括ETOX结构、1.5T结构、2T结构或EEPROM结构。

3.根据权利要求1所述的快闪存储器的编程方法，其特征在于：步骤S2)中施加于漏极及衬底的电压差不小于4V。

4.根据权利要求1所述的快闪存储器的编程方法，其特征在于：步骤S3)中所述预设时间设定为10ns‑100ns。

5.根据权利要求1所述的快闪存储器的编程方法，其特征在于：步骤S4)中施加于栅极及衬底的电压差不小于7V。

6.根据权利要求1～5任意一项所述的快闪存储器的编程方法，其特征在于：在步骤S1)之前还包括对所述闪存结构进行预擦除以清除所述浮栅中残存的电荷。

7.根据权利要求6所述的快闪存储器的编程方法，其特征在于：预擦除的方法包括：在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压大于施加于栅极的电压。

8.根据权利要求7所述的快闪存储器的编程方法，其特征在于：施加于栅极及衬底的电压差不小于10V。

说明书

快闪存储器的编程方法

技术领域

[0001] 本发明涉及存储器领域，特别是涉及一种快闪存储器的编程方法。

背景技术

[0002] 在半导体器件中非易失存储器(Non‑volatile memory，简称NVM)的应用十分广泛。它的特点是在断电后还能保存存储的数据。最早的非易失存储器是EPROM(Erasable 
Programmable Read Only Memory)。它编程采用热电子注入，擦除用UV紫外光。但这种器件
需用石英玻璃进行UV紫外光擦除，成本高昂。

[0003] 为了降低制造成本，发明了利用FN隧穿效应进行电学擦除的EEPROM(electrically erasable programmable read only memory)。当电子注入并存储于浮栅
中时代表信息“0”，当电子从浮栅中被擦除时代表信息“1”。EEPROM的成本比EPROM低，缺点
是编程和擦除需一个字节一个字节(byte)进行，速度很慢。

[0004] 为了提高器件读取速度，在EEPROM的器件结构上改进了电路设计，使很多个存储单元(cell)能同时进行编程和擦除的动作，这就是现在常用的快闪存储器(Flash EEPROM，
简称flash或闪存)。

[0005] 快闪存储器(Flash memory)现在已经被广泛应用在各种存储介质上(诸如智能卡，存储卡等)，是一种非常重要的半导体器件。最经典的闪存结构为ETOX(EEPROM with 
Tunnel OXide)结构，其采用热电子注入(HCI：Hot Carrier Injection)方式进行编程。

[0006] 由于热电子注入(HCI)的物理机理，产生的热电子是基于幸运电子模型(Lucky Electron)注入，编程效率较低(一般在50％左右)。由于效率较低，需要增加电压来提升编
程效率，造成闪存器件功耗大。而且由于热电子效应本身存在本体贯通效应(Punch 
Through)，当闪存栅长低于110纳米时候容易发生本体贯通效应，限制了器件的进一步微
缩。

[0007] 为了解决这些缺陷，NXP(恩智浦半导体公司)发明了基于FN(Fowler–Nordheim)隧穿编程方式的2T结构闪存，Hsu etal等发明P型沟道闪存，它基于带间隧穿(BTBT：Band‑to‑
Band)的编程方式。但这些器件由于主要采用量子隧穿的物理方式，存在编程读取电流较小
的缺点，同时这些编程方式对于隧穿氧化层(Tunnel Oxide)损伤较大，对于闪存器件的可
靠性也是很大的挑战。

[0008] 因此，提出一种编程效率高、功耗小、不影响器件进一步微缩、编程读取电流大、对隧穿氧化层损伤小的快闪存储器的编程方法，已成为本领域技术人员亟待解决的问题之
一。

发明内容

[0009] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种快闪存储器的编程方法，用于解决现有技术中编程方法的编程效率低、功耗大、影响器件进一步微缩、编程读取
电流小、对隧穿氧化层损伤大等问题。

[0010] 为实现上述目的及其他相关目的，本发明提供一种快闪存储器的编程方法，所述快闪存储器的编程方法至少包括：

[0011] S1)提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空；

[0012] S2)在所述闪存结构的漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；

[0013] S3)在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次电子；

[0014] S4)在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使所述二次电子在垂直方向电场作用下形成三次电子注入所述闪存结构的浮
栅中，完成编程操作。

[0015] 可选地，所述闪存结构包括ETOX结构、1.5T结构、2T结构或EEPROM结构。

[0016] 可选地，步骤S2)中施加于漏极及衬底的电压差不小于4V。

[0017] 可选地，步骤S3)中所述预设时间设定为10ns‑100ns。

[0018] 可选地，步骤S4)中施加于栅极及衬底的电压差不小于7V。

[0019] 更可选地，在步骤S1)之前还包括对所述闪存结构进行预擦除以清除所述浮栅中残存的电荷。

[0020] 更可选地，预擦除的方法包括：在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压大于施加于栅极的电压。

[0021] 更可选地，施加于栅极及衬底的电压差不小于10V。

[0022] 如上所述，本发明的快闪存储器的编程方法，具有以下有益效果：

[0023] 本发明的快闪存储器的编程方法通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同
时能避免本体贯通效应，为闪存进一步微缩创造条件。

附图说明

[0024] 图1显示为本发明的快闪存储器的编程方法的流程示意图。

[0025] 图2显示为ETOX结构的闪存示意图。

[0026] 图3显示为本发明的快闪存储器的编程方法中源极浮空的操作示意图。

[0027] 图4显示为本发明的快闪存储器的编程方法中预擦除的操作示意图。

[0028] 图5显示为本发明的快闪存储器的编程方法中形成一次电子的操作示意图。

[0029] 图6显示为本发明的快闪存储器的编程方法中三次电子进入浮栅的操作示意图。

[0030] 图7显示为现有ETOX结构的编程原理示意图。

[0031] 图8显示为本发明的快闪存储器的编程方法的原理示意图。

[0032] 元件标号说明

[0033] 1‑衬底区域；2‑源区；3‑漏区；4‑隧穿氧化层；5‑浮栅；6‑介电氧化层；7‑控制栅；S1～S4‑步骤。

具体实施方式

[0034] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实
施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离
本发明的精神下进行各种修饰或改变。

[0035] 请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数
目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其
组件布局型态也可能更为复杂。

[0036] 如图1所示，本发明提供一种快闪存储器的编程方法，所述快闪存储器的编程方法包括：

[0037] S1)提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空。

[0038] 具体地，首先提供一闪存结构，所述闪存结构具有浮栅，所述闪存结构包括但不限于ETOX结构(即1T结构)、1.5T结构(Split Gate分裂栅结构)、2T结构或EEPROM结构，在此不
一一图示列举。作为示例，本实施例以ETOX结构为例，如图2所示，经典的ETOX结构包括衬底
区域1，形成与所述衬底区域1内的源区2及漏区3，以及依次形成于所述衬底区域1上的隧穿
氧化层4、浮栅5、介电氧化层6和控制栅7，在本实施例中，所述衬底区域1为P型衬底，所述源
区2及所述漏区3为N型掺杂区。

[0039] 需要说明的是，任意具有浮栅的闪存结构均适用于本发明的快闪存储器的编程方法，不以本实施例列举的ETOX结构为限。

[0040] 具体地，如图3所示，对所述闪存结构的源极Source进行浮空处理(此时，源极Source上的电压VS视为Floating)，在编程的时候源极Source不加电压，不会产生电场，可
避免出现本体贯通效应，因此，可将闪存结构的栅长做到低于110nm，进一步微缩所述闪存
结构的尺寸。

[0041] 作为本发明的另一种实现方式，在执行步骤S1)前，还包括对所述闪存结构进行预擦除以清除所述浮栅5中残存的电荷。工艺制造过程或环境静电因素等原因会在所述浮栅5
中累积电荷，因此，在执行步骤S1)之前可先进行预擦除，消除残余电荷对后续操作的影响。
具体地，如图4所示，在所述闪存结构的栅极Gate及衬底Bulk分别施加电压，施加于衬底
Bulk的电压VB大于施加于栅极Gate的电压VG；作为示例，施加于栅极Gate及衬底Bulk的电
压差不小于10V，可选地，施加于衬底Bulk的电压VB设置为15V，施加于栅极Gate的电压VG设
置为0V。在实际使用中，可基于需要设置VB及VG的电压值及两者的压差(包括但不限于VB＝
10V，VG＝‑5V；或者，VB＝8V，VG＝‑1V)，能清除所述浮栅5中残存的电荷以对后续操作不产
生影响即可，不以本实施例为限。

[0042] 需要说明的是，在能确保所述浮栅5中残存的电荷不影响后续操作的情况下，可以去除预擦除的步骤，不以本实施例为限。另外，任意可实现预擦除的方法仅适用于本发明，
不以本实施例为限。

[0043] S2)在所述闪存结构的漏极Drain及衬底Bulk分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底Bulk的电压小于施加于漏极Drain的电压，施加于
漏极Drain及衬底Bulk的电压差不小于10V。

[0044] 具体地，如图5所示，在所述闪存结构的漏极Drain施加电压VD，在所述闪存结构的衬底Bulk施加电压VB，所述闪存结构的漏极Drain及衬底Bulk之间存在压差并形成电场。作
为示例，施加于漏极Drain及衬底Bulk的电压差不小于4V(包括但不限于4.3V、5V、6V、7V、
8V)，可选地，施加于衬底Bulk的电压VB设置为‑2V，施加于漏极Drain的电压VD设置为10V。
在实际使用中，可基于实际需要设置VB及VD的电压值及两者的压差(包括但不限于VB＝‑
2V，VG＝4.5V；或VB＝0V，VG＝6V)，能产生一个强电场进而得到电子空穴对即可，不以本实
施例为限。

[0045] S3)在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次电子。

[0046] 具体地，作为示例，所述预设时间设定为10ns‑100ns，在实际使用中，可基于电场强度等因素调整所述预设时间，能产生本发明所需的二次电子即可，不以本实施例为限。

[0047] 具体地，在所述预设时间内，加速运动较重的空穴撞击衬底，并产生较轻的电子，即二次电子。

[0048] S4)在所述闪存结构的栅极Gate及衬底Bulk分别施加电压，施加于衬底Bulk的电压小于施加于栅极Gate的电压，使所述二次电子在垂直方向电场作用下形成三次电子注入
所述闪存结构的浮栅5中，完成编程操作。

[0049] 具体地，如图6所示，在所述闪存结构的栅极Gate施加电压VG，在所述闪存结构的衬底Bulk施加电压VB，所述闪存结构的栅极Gate及衬底Bulk之间存在压差并形成垂直方向
上的电场。作为示例，施加于栅极Gate及衬底Bulk的电压差不小于7V，可选地，施加于衬底
Bulk的电压VB设置为0V，施加于栅极Gate的电压VG设置为7V。在实际使用中，可基于实际需
要设置VB及VG的电压值及两者的压差(包括但不限于VB＝0V，VG＝6V)，保证电子能够得到
足够的动能克服Si‑Oxide势垒，穿过所述隧穿氧化层4进入所述浮栅5即可，不以本实施例
为限。

[0050] 如图7所示，现有的ETOX结构采用热电子注入方式进行编程，电荷存在浮栅里，电压加在控制栅上，编程时在漏极上加电压，产生热电子e，在栅极加电压，通过介电氧化层耦
合电压在浮栅上，产生电势，帮助电子克服势垒(Energy Barrier)通过隧穿氧化层注入进
浮栅，完成编程。存在编程效率低、闪存器件功耗大及本体贯通效应等问题。

[0051] 如图8所示，本发明的快闪存储器的编程方法首先产生横向电场，产生电子空穴对，并形成一次电子向漏极移动；然后一次电子碰撞漏区的侧壁使空穴向下做加速度运动
并撞击衬底形成二次电子；最后在栅极上施加电压使二次电子在纵向电场作用下形成三次
电子注入浮栅中，完成编程操作。

[0052] 本发明的快闪存储器的编程方法基于三次电子碰撞原理，同时形成横向和纵向的电场；通过三次电子激发进行编程，三次电子在垂直方向的电场中以垂直的方式进入浮栅，
可以提高编程效率，降低功耗，且编程读取电流大，对隧穿氧化层损伤小。同时编程过程中
源极始终处于浮空状态，能避免本体贯通效应，为闪存进一步微缩创造条件。

[0053] 综上所述，本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空；在所述闪存结构的漏极及衬底分别施加电压，形成电
场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预
设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次
电子；在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的
电压，使所述二次电子在垂直方向电场作用下形成三次电子注入所述闪存结构的浮栅中，
完成编程操作。本发明的快闪存储器的编程方法通过编程电压操作方式的改进优化，形成
三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损
伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。所以，本发明有效克服了现
有技术中的种种缺点而具高度产业利用价值。

[0054] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因
此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完
成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。