本申请提供了一种基于模拟‑数字转换器的电容测量电路及测量方法，其能实现低功耗和高精度，进而提高电容测量的精度，其包括模拟前端模块、模拟‑数字转换器、数字控制模块、抽取滤波器模块和基准电压模块；模拟前端模块的输入端与被测电容相连，采样并转换得到剩余电压，并将剩余电压输出到模拟‑数字转换器；其特征在于：模拟‑数字转换器采用噪声整形逐次逼近型模拟‑数字转换器，对剩余电压进行过采样和模数转换，将产生的过采样数字码流输出给抽取滤波器模块；抽取滤波器模块将过采样数字码流降频和低通滤波后得到最终的模拟‑数字转换器输出数字码；最终的电容测量输出值为模拟前端模块中补偿电容值和模拟‑数字转换器输出数字码相加。
1.一种基于模拟‑数字转换器的电容测量电路，其包括模拟前端模块AFE、模拟‑数字转换器ADC、数字控制模块、抽取滤波器模块和基准电压模块；所述模拟前端模块AFE的输入端与被测电容Cx相连，所述模拟前端模块AFE输出端与模拟‑数字转换器ADC输入端相连，所述模拟前端模块AFE采样并转换得到剩余电压，并将剩余电压输出到模拟‑数字转换器ADC，所述模拟‑数字转换器ADC的输出端与抽取滤波器模块输入端相连；
其特征在于：所述模拟‑数字转换器ADC采用噪声整形逐次逼近型模拟‑数字转换器，所述噪声整形逐次逼近型模拟‑数字转换器对剩余电压进行过采样，将产生的过采样数字码流输出给抽取滤波器模块；抽取滤波器模块将过采样数字码流降频并低通滤波后得到模拟‑数字转换器数字码；最终电容测量的输出值为模拟前端模块中补偿电容值和模拟‑数字转换器数字码相加；
噪声整形逐次逼近型模拟‑数字转换器包括数模转换器DAC电容阵列、噪声整形开关电容阵列、比较器、逻辑控制模块；
所述数模转换器DAC电容阵列包括：正总线DAC电容阵列和负总线DAC电容阵列；正总线DAC电容阵列分为主阵列和子阵列，主阵列包括7个电容，子阵列包括5个电容，主阵列各电容的上极板连接在一起，子阵列各电容上极板连接在一起，主阵列各电容上极板与子阵列各电容上极板之间通过桥接电容CDAC+相连，主阵列、子阵列的各电容下极板分别连接了电容开关ΦC+，电容开关ΦC+为单刀三掷开关，电容开关ΦC+的第一端口接地GND，第二端口接共模电压VCM，第三端口接电源电压VDD；正总线DAC电容阵列输入端输入信号Vin+与主阵列各电容上极板通过采样开关ΦS+相连；正总线DAC电容阵列输出端与子阵列各电容上极板相连；负总线DAC电容阵列采用与正总线DAC电容阵列相同的电路结构；
所述噪声整形开关电容阵列包括：正噪声整形开关电容阵列和负噪声整形开关电容阵列；正噪声整形开关电容阵列的输入端与正总线DAC电容阵列输出端相连；正噪声整形开关电容阵列的输入端通过开关ΦNS1+与正噪声整形开关电容阵列中的电容C2+上极板相连，电容C2+下极板接地，并且电容C2+上极板与比较器的第一正输入端连接；同时正噪声整形开关电容阵列的输入端通过开关ΦNS3+与正噪声整形开关电容阵列中的电容C3+上极板相连，电容C3+下极板接地，并且电容C3+上极板与比较器的第二正输入端连接，电容C3+上极板通过开关ΦNS2+接地；负噪声整形开关电容阵列采用与正噪声整形开关电容阵列相同的电路结构。
2.根据权利要求1所述一种基于模拟‑数字转换器的电容测量电路，其特征在于：所述比较器的输出端连接逻辑控制模块的输入端，逻辑控制模块的输出端连接数模转换器DAC电容阵列、噪声整形开关电容阵列中的各开关，同时逻辑控制模块的输出端连接比较器的控制端。
3.根据权利要求2所述一种基于模拟‑数字转换器的电容测量电路，其特征在于：所述噪声整形逐次逼近型模拟‑数字转换器的采样开关ΦS+采用两倍栅压自举开关。
4.根据权利要求3所述一种基于模拟‑数字转换器的电容测量电路，其特征在于：噪声整形逐次逼近型模拟‑数字转换器的数模转换器DAC电容阵列的开关切换策略采用了基于共模电压的翻转策略。
5.根据权利要求4所述一种基于模拟‑数字转换器的电容测量电路，其特征在于：噪声整形逐次逼近型模拟‑数字转换器的比较器采用了尾电流式动态比较器。
6.一种采用上述权利要求1至5任意一项电路的电容测量方法，步骤包括：
步骤1.模拟前端模块AFE测量被测电容Cx，得到补偿电容值和剩余电压，并将剩余电压输出到模拟‑数字转换器；
步骤2.模拟‑数字转换器ADC用于对剩余电压进行过采样，并使用一阶噪声整形，将低频的量化噪声整形到高频，将产生的过采样数字码流输出给抽取滤波器模块；
步骤3.抽取滤波器模块将过采样数字码流降频并低通滤波后得到模拟‑数字转换器数字码；最终的电容测量输出值为模拟前端模块中补偿电容阵列码和模拟‑数字转换器数字码相加；
步骤2‑1.正输入端总线，在采样周期时，Vin+输入信号通过采样开关ΦS+采样到数模转换器DAC电容阵列的上极板，所有电容的下极板均接共模电压VCM，开关ΦNS1+、ΦNS2+、ΦNS3+全部断开；
步骤2‑2.采样结束之后，采样开关ΦS+断开，开关ΦNS1+闭合，噪声整形电容C2+与数模转换器DAC电容阵列相连接，与噪声整形电容C3+上的电压一同输入到比较器的正输入端；
步骤2‑3.同时负输入端总线，在采样周期时，Vin‑输入信号通过采样开关ΦS‑采样到数模转换器DAC电容阵列的上极板，所有电容的下极板均接共模电压VCM，开关ΦNS1‑、ΦNS2‑、ΦNS3‑全部断开；
步骤2‑4.采样结束之后，采样开关ΦS‑断开，开关ΦNS1‑闭合，噪声整形电容C2‑与数模转换器DAC电容阵列相连接，与噪声整形电容C3‑上的电压一同输入到比较器的负输入端；
步骤2‑5.若是比较器正输入端的电压高则输出1，输出的数字码1经由逻辑控制模块的存储和处理，逻辑控制模块控制正总线DAC电容阵列的最高位电容下极板接地GND，负总线DAC电容阵列的最高位电容下极板接电源电压VDD，完成第一位的转换；若是比较器负输入端的电压高则输出0，输出的数字码0经由逻辑控制模块的存储和处理，逻辑控制模块控制正总线DAC电容阵列的最高位电容下极板接电源电压VDD，负总线DAC电容阵列的最高位电容下极板接地GND，完成第一位的转换；
步骤2‑6.重复步骤2‑1至2‑5，完成剩余的11位的转换；
步骤2‑7.在最后一位即第12位比较和转换完成后，开关ΦNS1+、ΦNS1‑断开，DAC电容阵列与噪声整形电容C2+、C2‑分离，噪声整形电容C2+、C2‑上的电压为一半的该次比较的残差电压，开关ΦNS2+、ΦNS2‑闭合，噪声整形电容C3+、C3‑上极板接地，将电荷清零；
步骤2‑8.开关ΦNS2+、ΦNS2‑断开，开关ΦNS3+、ΦNS3‑闭合，噪声整形电容C3+、C3‑与DAC电容阵列相连接，噪声整形电容C3+、C3‑上的电压为一半的该次比较的残差电压；
步骤2‑9.开关ΦNS3+、ΦNS3‑断开，进入下一个采样周期。
7.根据权利要求6所述一种基于模拟‑数字转换器的电容测量电路的测量方法，其特征在于：上述步骤2‑5中还包括比较器的控制方法：步骤2‑5‑1.在采样信号CLKS为1时即采样周期中，比较器控制信号CKC为0，比较器关断；
步骤2‑5‑2.当CLKS为0时即进入比较阶段，比较器还未启动，Sf信号为0，设置CKC信号为1，开启比较器；
步骤2‑5‑3.当比较完一位之后，比较器的两个输出端一个输出1，另一个输出0，Sf信号被设为1，关闭比较器。
一种基于模拟‑数字转换器的电容测量电路及测量方法
技术领域
[0001] 本发明涉及电容测量技术领域，特别是指一种基于模拟‑数字转换器的电容测量电路及测量方法。
背景技术
[0002] 现在许多智能设备的触摸屏电容为自电容类型，即被测电容的一端固定接地。这些电容的电容值需要被测量。现有技术中一般采用电容数字转换器对这些自电容进行测量。电容测试转换器的电容测量电路中有一个重要的组成部分是模拟‑数字转换器。
[0003] 智能设备对自身的功耗都有较高的要求，使得电容测量电路的设计不仅仅要求电容测量精度高，而且要求实现低功耗。
[0004] 因此现有技术中在电容测量电路中一般采用逐次逼近型模拟数字转换器来满足低功耗的需求，但是带来的问题是：现有的逐次逼近型模拟数字转换器的采样位数不能满足高精度电荷分辨的需求，因此无法在满足低功耗的情况下实现高精度采样。
发明内容
[0005] 针对现有的电容测量电路中逐次逼近型模拟数字转换器不能实现在满足低功耗的情况下进行高精度采样的问题，本申请提供了一种基于模拟‑数字转换器的电容测量电路，其能解决上述问题，同时实现了低功耗和高精度采样，进而提高电容测量的精度。
[0006] 一种基于模拟‑数字转换器的电容测量电路，其包括模拟前端模块AFE、模拟‑数字转换器ADC、数字控制模块、抽取滤波器模块和基准电压模块；所述模拟前端模块AFE的输入端与被测电容Cx相连，所述模拟前端模块AFE输出端与模拟‑数字转换器ADC输入端相连，所述模拟前端模块AFE采样并转换得到剩余电压，并将剩余电压输出到模拟‑数字转换器ADC，所述模拟‑数字转换器ADC的输出端与抽取滤波器模块输入端相连；
[0007] 其特征在于：所述模拟‑数字转换器ADC采用噪声整形逐次逼近型模拟‑数字转换器，所述噪声整形逐次逼近型模拟‑数字转换器对剩余电压进行过采样，将产生的过采样数字码流输出给抽取滤波器模块；抽取滤波器模块将过采样数字码流降频并低通滤波后得到最终的模拟‑数字转换器输出数字码；最终电容测量的输出值为模拟前端模块中补偿电容值和模拟‑数字转换器数字码相加。
[0008] 进一步的，所述噪声整形逐次逼近型模拟‑数字转换器包括数模转换器DAC电容阵列、噪声整形开关电容阵列、比较器、逻辑控制模块。
[0009] 所述数模转换器DAC电容阵列包括：正总线DAC电容阵列和负总线DAC电容阵列；正总线DAC电容阵列分为主阵列和子阵列，主阵列包括7个电容，子阵列包括5个电容，主阵列各电容的上极板连接在一起，子阵列各电容上极板连接在一起，主阵列各电容上极板与子阵列各电容上极板之间通过电容CDAC+相连，主阵列、子阵列的各电容下极板分别连接了电容开关ΦC+，电容开关ΦC+为单刀三掷开关，电容开关ΦC+的第一端口接地GND，第二端口接共模电压VCM，第三端口接电源电压VDD；正总线DAC电容阵列输入端Vin+与主阵列各电容上极板通过采样开关ΦS+相连；正总线DAC电容阵列输出端与子阵列各电容上极板相连；负总线DAC电容阵列采用与正总线DAC电容阵列相同的电路结构。
[0010] 所述噪声整形开关电容阵列包括：正噪声整形开关电容阵列和负噪声整形开关电容阵列；正噪声整形开关电容阵列的输入端与正总线DAC电容阵列输出端相连；正噪声整形开关电容阵列的输入端通过开关ΦNS1+与电容C2+上极板相连，电容C2+下极板接地，并且电容C2+上极板与比较器的第一正输入端连接；同时正噪声整形开关电容阵列的输入端通过开关ΦNS3+与电容C3+上极板相连，电容C3+下极板接地，并且电容C3+上极板与比较器的第二正输入端连接，电容C3+上极板通过开关ΦNS2+接地；负噪声整形开关电容阵列采用与正噪声整形开关电容阵列相同的电路结构。
[0011] 所述比较器的输出端连接逻辑控制模块的输入端，逻辑控制模块的输出端连接数模转换器DAC电容阵列、噪声整形开关电容阵列中的各开关，同时逻辑控制模块的输出端连接比较器的控制端。
[0012] 所述噪声整形逐次逼近型模拟‑数字转换器的采样开关ΦS+采用两倍栅压自举开关。
[0013] 所述噪声整形逐次逼近型模拟‑数字转换器的数模转换器DAC电容阵列的开关切换策略采用了基于共模电压的翻转策略。
[0014] 所述噪声整形逐次逼近型模拟‑数字转换器的比较器采用了尾电流式动态比较器。
[0015] 一种采用上述电路的电容测量方法，步骤包括：
[0016] 步骤1.模拟前端模块AFE测量被测电容Cx，转换得到补偿电容值和剩余电压，并将剩余电压输出到模拟‑数字转换器；
[0017] 步骤2.模拟‑数字转换器ADC用于对剩余电压进行过采样，使用一阶噪声整形，将低频量化噪声整形到高频，将产生的过采样数字码流输出给抽取滤波器模块；
[0018] 步骤3.抽取滤波器模块将过采样数字码流降频并低通滤波后得到模拟‑数字转换器最终的输出数字码；最终的电容测量输出值为前端模拟模块中补偿电容值和模拟‑数字转换器数字码相加；
[0019] 其特征在于：上述步骤2中还包括步骤：
[0020] 步骤2‑1.正输入端总线，在采样周期时，Vin+输入信号通过采样开关ΦS+采样到数模转换器DAC电容阵列的上极板，所有电容的下极板均接共模电压VCM，开关ΦNS1+、ΦNS2+、ΦNS3+全部断开；
[0021] 步骤2‑2.采样结束之后，采样开关ΦS+断开，开关ΦNS1+闭合，噪声整形电容C2+与数模转换器DAC电容阵列相连接，与噪声整形电容C3+上的电压一同输入到比较器的正输入端；
[0022] 步骤2‑3.同时负输入端总线，在采样周期时，Vin‑输入信号通过采样开关ΦS‑采样到数模转换器DAC电容阵列的上极板，所有电容的下极板均接共模电压VCM，开关ΦNS1‑、ΦNS2‑、ΦNS3‑全部断开；
[0023] 步骤2‑4.采样结束之后，采样开关ΦS‑断开，开关ΦNS1‑闭合，噪声整形电容C2‑与数模转换器DAC电容阵列相连接，与噪声整形电容C3‑上的电压一同输入到比较器的负输入端；
[0024] 步骤2‑5.若是比较器正输入端的电压高则输出1，输出的数字码1经由逻辑控制模块的存储和处理，逻辑控制模块控制正总线DAC电容阵列的最高位电容下极板接地GND，负总线DAC电容阵列的最高位电容下极板接电源电压VDD，完成第一位的转换；若是比较器负输入端的电压高则输出0，输出的数字码0经由逻辑控制模块的存储和处理，逻辑控制模块控制正总线DAC电容阵列的最高位电容下极板接电源电压VDD，负总线DAC电容阵列的最高位电容下极板接地GND，完成第一位的转换；
[0025] 步骤2‑6.重复步骤2‑1至2‑5，完成剩余的11位的转换；
[0026] 步骤2‑7.在最后一位即第12位比较和转换完成后，开关ΦNS1+、ΦNS1‑断开，DAC电容阵列与噪声整形电容C2+、C2‑分离，噪声整形电容C2+、C2‑上的电压为一半的该次比较的残差电压，开关ΦNS2+、ΦNS2‑闭合，噪声整形电容C3+、C3‑上极板接地，将电荷清零；
[0027] 步骤2‑8.开关ΦNS2+、ΦNS2‑断开，开关ΦNS3+、ΦNS3‑闭合，噪声整形电容C3+、C3‑与DAC电容阵列相连接，噪声整形电容C3+、C3‑上的电压为一半的该次比较的残差电压；
[0028] 步骤2‑9.开关ΦNS3+、ΦNS3‑断开，进入下一个采样周期。
[0029] 上述步骤2‑5中还包括比较器的控制方法：
[0030] 步骤2‑5‑1.在采样信号CLKS为1时即采样周期中，比较器控制信号CKC为0，比较器关断；
[0031] 步骤2‑5‑2.当CLKS为0时即进入比较阶段，比较器还未启动，Sf信号为0，设置CKC信号为1，开启比较器；
[0032] 步骤2‑5‑3.当比较完一位之后，比较器的两个输出端一个输出1，另一个输出0，Sf信号被设为1，关闭比较器。
[0033] 本发明提供的一种基于模拟‑数字转换器的电容测量电路和测量方法，具备以下有益效果：本发明设计的噪声整形逐次逼近型模拟‑数字转换器在采样比较周期中，总线电压为采样电压与1/2上一次比较残差电压之和，噪声整形电容C3+、C3‑上也存储了1/2上一次比较残差电压，一同输入到比较器后，实现了削减每次比较的量化噪声；另外出于功耗的考虑，摒弃了传统的基于积分器的噪声整形，改用噪声整形开关电容阵列实现其功能；因此本发明设计的噪声整形逐次逼近型模拟‑数字转换器在保证低功耗的基础上，可以实现通过12位的比较，转换得到15位高精度分辨，进一步提高电容测量的精度。
附图说明
[0034] 图1为电容测量电路的整体示意图
[0035] 图2为模拟‑数字转换器的电路示意图
[0036] 图3为两倍栅压自举开关电路图
[0037] 图4为分段式电容阵列
[0038] 图5为比较器内部结构
具体实施方式
[0039] 如图1所示，一种基于模拟‑数字转换器的电容测量电路，包括模拟前端模块AFE、模拟‑数字转换器ADC、数字控制模块、抽取滤波器模块和基准电压模块；基准电压模块分别与模拟前端模块、模拟‑数字转换器、数字控制模块、抽取滤波器模块相连，用于提供模块所需的基础电压；数字控制模块与模拟前端模块、模拟‑数字转换器、抽取滤波器模块相连，用于提供逻辑运算和时序控制；模拟前端模块的输入端与被测电容相连，模拟前端模块输出端与模拟‑数字转换器采样输入端相连，模拟前端模块采样并转化得到补偿电容值和剩余电压，并将剩余电压输出到模拟‑数字转换器；所述模拟‑数字转换器ADC的输出端与抽取滤波器模块输入端相连；
[0040] 其特征在于：所述模拟‑数字转换器ADC采用噪声整形逐次逼近型模拟‑数字转换器，所述噪声整形逐次逼近型模拟‑数字转换器对剩余电压进行采样，使用了一阶噪声整形，将低频量化噪声整形到高频，将产生的数字码输出给抽取滤波器模块；抽取滤波器模块将数字码解调后得到模拟‑数字转换器数字码ADC_CODE；最终的电容测量输出值为模拟前端模块中补偿电容CAP和模拟‑数字转换器数字码ADC_CODE相结合的形式，如下：
[0041]
[0042] Cx和Cpara分别为被测电容和寄生电容，Cfb为反馈电容；VCM为共模电压即工作电压VDD的一半；VEX以及NVCR为激励信号；NVCR的变化范围为GND～VDD，VEX的变化范围为VL～VCM，其中VL
[0043] 如图2所示，噪声整形逐次逼近型模拟‑数字转换器由数模转换器DAC电容阵列，噪声整形开关电容阵列，比较器，逻辑控制模块组成；这里采用与sigma—delta调制器原理相结合的噪声整形逐次逼近模拟‑数字转换器(NS_SAR_ADC)，通过对量化误差进行进一步处理来提升系统的信号量化噪声比，从而实现较高的系统有效位数；另外，出于功耗的考虑，摒弃了传统的基于积分器的噪声整形，改用无源的开关电容实现其功能；这一举措尽管增加了数字逻辑电路部分的复杂度和设计难度，却在降低功耗上取得了显著的效果。
[0044] 所述数模转换器DAC电容阵列包括：正总线DAC电容阵列和负总线DAC电容阵列；正总线DAC电容阵列分为主阵列和子阵列，主阵列包括7个电容，子阵列包括5个电容，主阵列各电容的上极板连接在一起，子阵列各电容上极板连接在一起，主阵列各电容上极板与子阵列各电容上极板之间通过电容CDAC+相连，相较于传统的电容阵列，极大的减小了DAC电容阵列的总电容值，进而极大的减少了电容阵列翻转的功耗；主阵列、子阵列的各电容下极板分别连接了电容开关ΦC+，电容开关ΦC+为单刀三掷开关，电容开关ΦC+的第一端口接地GND，第二端口接共模电压VCM，第三端口接电源电压VDD；正总线DAC电容阵列输入端Vin+与主阵列各电容上极板通过采样开关ΦS+相连；正总线DAC电容阵列输出端与子阵列各电容上极板相连；负总线DAC电容阵列采用与正总线DAC电容阵列相同的电路结构。
[0045] 所述噪声整形开关电容阵列包括：正噪声整形开关电容阵列和负噪声整形开关电容阵列；正噪声整形开关电容阵列的输入端与正总线DAC电容阵列输出端相连；正噪声整形开关电容阵列的输入端通过开关ΦNS1+与电容C2+上极板相连，电容C2+下极板接地，并且电容C2+上极板与比较器的第一正输入端连接；同时正噪声整形开关电容阵列的输入端通过开关ΦNS3+与电容C3+上极板相连，电容C3+下极板接地，并且电容C3+上极板与比较器的第二正输入端连接，电容C3+上极板通过开关ΦNS2+接地；负噪声整形开关电容阵列采用与正噪声整形开关电容阵列相同的电路结构。
[0046] 所述比较器的输出端连接逻辑控制模块的输入端，逻辑控制模块的输出端连接数模转换器DAC电容阵列、噪声整形开关电容阵列中的各开关，同时逻辑控制模块的输出端连接比较器的控制端。
[0047] 如图3所示，噪声整形逐次逼近型模拟‑数字转换器的采样开关ΦS+采用两倍栅压自举开关，来降低采样电阻，同时该开关还具有负栅压关断的功能，使在较长的比较周期中总线上电压基本不受输入端变化的电压影响。
[0048] 如图4所示，噪声整形逐次逼近型模拟‑数字转换器的数模转换器DAC电容阵列的开关切换策略采用了基于共模电压的翻转策略；相较于传统的切换方式，每一个电容的下极板不仅要接VDD和GND这两个电源，还需要连接一个共模电压Vcm＝1/2(VDD+GND)；虽然这使得开关的使用量增加了0.5倍，另外还增加了开关控制逻辑电路的复杂度，但大大降低了电容切换消耗的功率，约降低了90％。如图5所示，噪声整形逐次逼近型模拟‑数字转换器的比较器采用了尾电流式动态比较器；相比于高速比较器也降低了功耗；同时，由于电压复位时会产生毛刺电压，为了防止对输出结果和逻辑造成干扰，在比较器的节点处增加了两个60fF的电容来维持电压变化幅度，还将比较器与锁存器相结合，保证逻辑不会紊乱。
[0049] 一种采用上述电路的电容测量方法，步骤包括：
[0050] 步骤1.模拟前端模块AFE测量被测电容Cx，得到剩余电压，并将剩余电压输出到模拟‑数字转换器；
[0051] 步骤2.模拟‑数字转换器ADC用于对剩余电压进行采样，使用一阶噪声整形，将低频量化噪声整形到高频，将产生的数字码输出给抽取滤波器模块；
[0052] 步骤3.抽取滤波器模块将数字码解调后得到模拟‑数字转换器数字码；最终的电容测量输出值为模拟前端模块中补偿电容值和模拟‑数字转换器数字码相加，如下：
[0053]
[0054] Cx和Cpara分别为被测电容和寄生电容，Cfb为反馈电容；VCM为共模电压即工作电压VDD的一半；VEX以及NVCR为激励信号；NVCR的变化范围为GND～VDD，VEX的变化范围为VL～VCM，其中VL
[0055] 其特征在于：上述步骤2中还包括步骤：
[0056] 步骤2‑1.正输入端总线，在采样周期时，Vin+输入信号通过采样开关ΦS+采样到数模转换器DAC电容阵列的上极板，所有电容的下极板均接共模电压VCM，开关ΦNS1+、ΦNS2+、ΦNS3+全部断开；
[0057] 步骤2‑2.采样结束之后，采样开关ΦS+断开，开关ΦNS1+闭合，噪声整形电容C2+与数模转换器DAC电容阵列相连接，与噪声整形电容C3+上的电压一同输入到比较器的正输入端；
[0058] 步骤2‑3.同时负输入端总线，在采样周期时，Vin‑输入信号通过采样开关ΦS‑采样到数模转换器DAC电容阵列的上极板，所有电容的下极板均接共模电压VCM，开关ΦNS1‑、ΦNS2‑、ΦNS3‑全部断开；
[0059] 步骤2‑4.采样结束之后，采样开关ΦS‑断开，开关ΦNS1‑闭合，噪声整形电容C2‑与数模转换器DAC电容阵列相连接，与噪声整形电容C3‑上的电压一同输入到比较器的负输入端；
[0060] 步骤2‑5.若是比较器正输入端的电压高则输出1，输出的数字码1经由逻辑控制模块的存储和处理，逻辑控制模块控制正总线DAC电容阵列的最高位电容下极板接地GND，负总线DAC电容阵列的最高位电容下极板接电源电压VDD，完成第一位的转换；若是比较器负输入端的电压高则输出0，输出的数字码0经由逻辑控制模块的存储和处理，逻辑控制模块控制正总线DAC电容阵列的最高位电容下极板接电源电压VDD，负总线DAC电容阵列的最高位电容下极板接地GND，完成第一位的转换；
[0061] 步骤2‑6.重复步骤2‑1至2‑5，完成剩余的11位的转换；
[0062] 步骤2‑7.在最后一位即第12位比较和转换完成后，开关ΦNS1+、ΦNS1‑断开，DAC电容阵列与噪声整形电容C2+、C2‑分离，噪声整形电容C2+、C2‑上的电压为一半的该次比较的残差电压，开关ΦNS2+、ΦNS2‑闭合，噪声整形电容C3+、C3‑上极板接地，将电荷清零；
[0063] 步骤2‑8.开关ΦNS2+、ΦNS2‑断开，开关ΦNS3+、ΦNS3‑闭合，噪声整形电容C3+、C3‑与DAC电容阵列相连接，噪声整形电容C3+、C3‑上的电压为一半的该次比较的残差电压；
[0064] 步骤2‑9.开关ΦNS3+、ΦNS3‑断开，进入下一个采样周期；通过上述步骤，在第N次比较周期中，噪声整形电容C2+、C2‑与DAC电容阵列连接时，总线电压为采样电压与1/2第N‑1次比较残差电压之和，噪声整形电容C3+、C3‑上也存储了1/2第N‑1次比较残差电压，一同输入到比较器后，实现了削减每次比较的量化噪声，系统传输函数如下式所示：
[0065] Vout(Z)＝Vin+(1‑Z‑1)·E(Z)
[0066] 公式为是Z变换下的系统传输函数，Vout为输出信号，Vin为输入信号，E为量化噪声，Z为变换算子，ADC比较结束后的残差电压即为系统的量化噪声。
[0067] 上述步骤2‑5中还包括比较器的控制方法：
[0068] 步骤2‑5‑1.在采样信号CLKS为1时即采样周期中，比较器控制信号CKC为0，比较器关断；
[0069] 步骤2‑5‑2.当CLKS为0时即进入比较阶段，比较器还未启动，Sf信号为0，设置CKC信号为1，开启比较器；
[0070] 步骤2‑5‑3.当比较完一位之后，比较器的两个输出端一个输出1，另一个输出0，Sf信号被设为1，关闭比较器，节约功耗；
[0071] 步骤2‑5‑4.当比较器关闭后，又会重复之前的过程，使Sf为0，经过一段延时后再启动下一位比较，而无需设置ADC每一位的比较为固定步长。
