一种雷达控制模块及其使用方法

摘要

本发明公开了一种雷达控制模块及其使用方法，控制模块包括FPGA模块和调制模块；FPGA模块用于将一路TTL电平输入信号转化为n路TTL电平输出信号；调制模块接收FPGA模块传输的n路TTL电平输出信号，并通过该信号控制输出信号Vd；放大模块接收调制模块的输出信号Vd，并通过该信号控制功率放大；通过控制输入TTL电平输入信号的时序以控制输出信号Vd的相位，以得到一个没有过冲并且前沿后沿对称的放大信号，以缩小雷达工作在饱和状态时占用的频谱带宽，节约频谱资源。

权利要求

1.一种雷达控制模块的使用方法，其特征在于：使用雷达控制模块，所述雷达控制模块包括放大模块、FPGA模块和调制模块，FPGA模块包括I/O单元和时序单元，所述I/O单元用于将一路TTL电平输入信号转化为n路TTL电平输出信号，所述时序单元控制TTL电平输出信号的时序；

调制模块接收FPGA模块传输的n路TTL电平输出信号，并通过该TTL电平输出信号的时序控制输出信号Vd的时序；

放大模块接收调制模块的输出信号Vd并作为该放大模块的工作电压，输出RFout信号；

步骤一，为FPGA模块的TTL电平输入端口接入信号宽度为t1的TTL电平信号，并通过同步时钟CLOCK信号实现信号同步；

步骤二，在第1个TTL电平输入信号上升沿到来时，延时T1时间后输入高电平，在第1个TTL电平下降沿到来时，延时T1时间后输入低电平，在下个周期进行同样变换，得到TTL1输出信号；

步骤三，在第2个、第3个……第n-1个TTL电平输入信号上升沿到来时，输入高电平，在第2个、第3个……第n-1个TTL电平输入信号下降沿到来时，输入低电平，在下个周期进行同样变换，得到TTL2、TTL3……TTLn-1输出信号；

步骤四，在第n个TTL电平上升沿到来时，输入高电平并保持t1-T2时间，在下一个周期进行同样变换，得到TTLn输出信号；

步骤五，将FPGA生成的n路TTL输出信号及输入电压VINx分别作为n个调制模块的输入信号，得到n路调制脉冲信号Vdx，其中x＝1、2……n；

步骤六，将Vdx作为各级放大器的工作电压，并输入RFin信号作为各级放大器的射频输入信号，以控制放大器输出信号RFoutx，其中x＝1、2……n。

2.根据权利要求1所述的一种雷达控制模块的使用方法，其特征在于：步骤三所述的TTL2……TTLn-1为与输入的TTL电平信号幅值相等，相位相同的信号。

3.根据权利要求2所述的一种雷达控制模块的使用方法，其特征在于：所述TTL1与TTLn信号是与TTL电平输入信号幅值相等，相位相差T1和T2的信号。

4.根据权利要求3所述一种雷达控制模块的使用方法，其特征在于：所述调制脉冲信号Vdx为与输入电压VINx幅值相等的方波信号，其中x＝1、2……n，通过改变输入电压VINx的大小以改变调制脉冲信号Vdx的大小，从而改变雷达输出功率大小。

5.根据权利要求4所述一种雷达控制模块的使用方法，其特征在于：所述TTL电平上升沿的时间与过冲时间的和为H1，n级放大的TTL电平下降沿时间为L1，T1＝H1，T2＝T1-L1。

说明书

一种雷达控制模块及其使用方法

技术领域

[0001] 本发明涉及雷达技术领域，具体的涉及一种雷达控制模块及其使用方法。

背景技术

[0002] 随着微波技术的发展，传统的雷达所占用的频谱带宽也越来越宽，频谱资源也越来越紧张，这就需要雷达往更高的频率发展，然而现实中由于受功率放大器件发展的影响，频谱资源不可能无限地往更高频率发展，现阶段已经有太赫兹微波器件出现，但其输出功率小及设计难度大再次影响其大规模的运用。

[0003] 当前阶段，除了通信雷达等小部分雷达以外，绝大部分雷达均采用以饱和放大作为放大方式的功率放大器件。由于功率放大器件的自身特性，当其工作在饱和状态时其频谱带宽(比如6dB、10dB带宽)会出现展宽的现象，从而导致此时雷达所占用的频谱带宽会比实际所需要的宽，浪费了频谱资源。

[0004] 另外，在当前雷达设计中，绝大部分雷达均为多级放大，即输入功率通过多级功率放大后得到输出功率，而每个功率放大器件的工作时间受功率管的栅压控制，栅压由TTL调制电路生成，输入的小功率信号经过多级功率放大后得到输出信号，功率放大模块的工作时间由TTL电平控制。由于功率放大器的特性，放大后的信号前沿将会出现过冲，并且前沿后沿不一致。现有的雷达只包括调制模块和放大模块，没有将时序控制手段应用于雷达上。

[0005] 申请公布号为CN 102170277 A的中国专利文件于2011.08.31公开了“基于移相相与获取皮秒精度窄脉宽TTL信号的方法”将TTL信号一分为二，对其中一路信号进行延迟后使两路信号经过逻辑与门进行逻辑相与操作，从而压缩脉宽，实现了对距离选通成像中脉冲激光器触发信号或ICCD触发信号的脉宽压缩，是对两路TTL信号分开处理，并不是对前沿和后沿的时序处理，电路稍显复杂且没有应用于雷达领域，没有解决雷达多级放大信号的过冲和频谱不对称问题。

[0006] 申请公布号为CN 109743045 A的中国专利文件于2019.05.10公开了“逻辑电平跳变检测及可调宽度窄脉冲发生电路”，通过逻辑电平跳变检测及可调宽度窄脉冲发生电路的输出信号从异或门的输出端口输出，以得到脉冲宽度一定的窄脉冲信号，以解决无线传输信号的抗干扰性，使用了逻辑电路控制脉冲信号，与单一地控制TTL时序不同，电路稍微复杂，并且也没有应用于雷达领域，没有解决雷达占用的频谱带宽过宽，浪费频谱资源的问题。

[0007] 授权公告号为CN 106059522 B的中国专利文件公开了“一种控制功率放大器无过冲的方法和电路”通过对电调衰减器置一个较大的衰减值，使信号衰减到合适水平，解决了避免输出功率产生过冲的问题，但是引入了电调衰减器，提高了成本。

[0008] 授权公告号为CN 104777457 B的中国专利文件公开了“一种频率扫描波束时序控制装置及其控制方法”通过信号处理机以及通讯装置实现时序控制以及波束控制。时序控制必然会对波形产生影响，该专利并未公开控制模块，也并未将时序控制应用到调制雷达的电压上，同时也未解决雷达占用的频谱带宽过宽，浪费频谱资源的问题。

发明内容

[0009] 本发明针对雷达工作在饱和状态时占用频谱带宽大的情况，提供一种雷达控制模块及其使用方法，旨在通过控制TTL电平信号的时序以控制放大后的信号频谱，达到减小频带宽度的目的。

[0010] 本发明的方案如下：

[0011] 一种雷达控制模块，包括放大模块，控制模块还包括FPGA模块和调制模块；

[0012] FPGA模块包括I/O单元和时序单元，所述I/O单元用于将一路TTL电平输入信号转化为n路TTL电平输出信号，所述时序单元控制TTL电平输出信号的时序；

[0013] 调制模块接收FPGA模块传输的n路TTL电平输出信号，并通过该TTL电平输出信号的时序控制输出信号Vd的时序；

[0014] 放大模块接收调制模块的输出信号Vd并作为该放大模块的工作电压，输出RFout信号。

[0015] 作为优选，FPGA模块包括TTL电平输入端口以及n个TTL电平输出端口，并通过n个TTL电平输出端口连接n个调制模块。

[0016] 作为优选，FPGA模块还包括同步时钟CLOCK信号，通过同步时钟CLOCK信号端口输入一个时钟CLOCK方波信号，用于实现控制模块的时序同步。

[0017] 作为优选，调制模块还包括VCC输入端口、VIN输入端口和VD输出端口，VCC输入端口连接电源电压，VIN输入端口连接信号电压，VD输出端口连接放大模块。

[0018] 作为优选，放大模块包括RFout输出端口，n个放大模块通过输出端口RFout依次级联，实现多级放大。

[0019] 本发明还提供一种雷达控制模块的使用方法，使用本发明公开的雷达控制模块，[0020] 步骤一，为FPGA模块的TTL电平输入端口接入信号宽度为t1的TTL电平信号，并通过同步时钟CLOCK信号实现信号同步；

[0021] 步骤二，在第1个TTL电平输入信号上升沿到来时，延时T1时间后输入高电平，在TTL电平下降沿到来时，延时T1时间后输入低电平，在下个周期进行同样变换，得到TTL1输出信号；

[0022] 步骤三，在第2个、第3个……第n-1个TTL电平输入信号上升沿到来时，输入高电平，在第2个、第3个……第n-1个TTL电平输入信号下降沿到来时，输入低电平，在下个周期进行同样变换，得到TTL2、TTL3……TTLn-1输出信号；

[0023] 步骤四，在第n个TTL电平上升沿到来时，输入高电平并保持t1-T2时间，在下一个周期进行同样变换，得到TTLn输出信号。

[0024] 步骤五，将FPGA生成的n路TTL输出信号及输入电压VINx分别作为n个调制模块的输入信号，得到n路调制脉冲信号Vdx，其中x＝1、2……n；

[0025] 步骤六，将Vdx作为各级放大器的工作电压，并输入RFin信号作为各级放大器的射频输入信号，以控制放大器输出信号RFoutx，其中x＝1、2……n。

[0026] 作为优选，TTL2……TTLn-1为与TTL电平输入信号幅值相等，相位相同的信号。

[0027] 作为优选，TTL1与TTLn信号是与TTL电平输入信号幅值相等，相位相差T1和T2的信号。

[0028] 作为优选，调制脉冲信号Vdx为与输入电压VINx幅值相等的方波信号，其中x＝1、2……n，通过改变输入电压VINx的大小以改变调制脉冲信号Vdx的大小，从而改变雷达输出功率大小。

[0029] 作为优选，TTL电平上升沿的时间与过冲时间的和为H1，n级放大的TTL电平下降沿时间为L1，T1＝H1，T2＝T1-L1。

[0030] 有益效果：

[0031] (1)本发明将TTL时序控制应用于雷达上，巧妙地控制了雷达调制模块的输出信号Vd，只需外加FPGA模块，设计成本低，易于工业推广。

[0032] (2)本发明通过调节T1时间将雷达输出信号中过冲的部分裁切掉，从而减小了雷达实际工作时所占用的频谱带宽，大大节约了频谱资源。

[0033] (3)本发明通过调节T2时间，使得雷达输出信号的上升沿与下降沿趋于对称，即在频域内使频谱左右趋于对称，输出的频谱质量优。

[0034] (4)本发明只需调整TTL1和TTLn的相位即可实现频谱的对称，无须通过逻辑电路即可实现削减带宽，操作简单，易于推广操作。

附图说明

[0035] 图1为本发明的一个实施例的雷达控制电路示意图；

[0036] 图2为本发明的一个实施例的TTL1输出信号示意图；

[0037] 图3为本发明的一个实施例的TTL2、TTL3......TTLn-1输出信号示意图；

[0038] 图4为本发明的一个实施例的TTLn输出信号示意图；

[0039] 图5为本发明的一个实施例的调制模块电路示意图；

[0040] 图6为本发明的一个实施例的调制模块信号示意图；

[0041] 图7为本发明的一个实施例的n路调制脉冲示意图；

[0042] 图8为本发明的一个实施例的未经处理时RFout检波信号示意图；

[0043] 图9为本发明的一个实施例的RFout1检波信号示意图；

[0044] 图10为本发明的一个实施例的RFoutx检波信号示意图；

[0045] 图11为本发明的一个实施例的RFoutn检波信号示意图；

[0046] 图12为本发明的一个实施例的RFoutn检波信号处理前后的对比示意图。

具体实施方式

[0047] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0048] 本发明针对雷达工作在饱和状态时占用频谱带宽大的情况，提供一种减小雷达工作带宽的系统及方法，旨在通过控制TTL电平信号以改变每个功率放大模块的工作时间，从而控制放大后的信号的频谱，达到减小频带宽度的目的。

[0049] 如图1所示，为本发明的雷达控制模块的工作原理图。一种雷达控制模块，包括FPGA模块、调制模块和放大模块。FPGA模块包括TTL电平输入端口、同步时钟CLOCK端口以及n个TTL电平输出端口，FPGA模块的I/O单元用于将输入的TTL电平输入信号转化为n个TTL电平输出信号，并经过时序单元的同步时钟CLOCK信号进行整个电路的时钟同步。调制模块包括TTL电平输入端口，VCC输入端口、VIN输入端口以及VD输出端口，其中TTL电平输入端口连接FPGA模块输出的n路TTL电平输出端口，VCC输入端口连接电源电压，VIN输入端口连接信号电压，VD输出端口连接放大模块。放大模块包括RFin输入端口、RFout输出端口以及VE输入端口，RFin连接射频输入信号，VE连接发射级电压，RFout输出端口输出射频输出信号，n个放大模块通过输出端口RFout依次级联，实现多级放大。

[0050] 本发明还提供一种雷达控制电路的使用方法，使用本发明公开的雷达控制模块：

[0051] 步骤一，为FPGA模块的TTL电平输入端口接入信号宽度为t1的TTL电平信号，并通过同步时钟CLOCK信号实现信号同步。

[0052] 步骤二，在第1个TTL电平输入信号上升沿到来时，延时T1时间后输入高电平，在TTL电平下降沿到来时，延时T1时间后输入低电平，在下个周期进行同样变换，得到TTL1输出信号。如图2所示，为本发明的TTL1输出信号示意图，TTL1输出信号的相位相较于输入的TTL电平的相位后移T1个单元。

[0053] 步骤三，在第2个、第3个……第n-1个TTL电平输入信号上升沿到来时，输入高电平，在第2个、第3个……第n-1个TTL电平下降沿到来时，输入低电平，在下个周期进行同样变换，得到TTL2、TTL3……TTLn-1输出信号。如图3所示，为本发明的TTL2、TTL3......TTLn-1输出信号示意图，图中的TTLx的x取值范围为2、3……n-1。TTL2、TTL3......TTLn-1输出信号与TTL输入电平的信号相位同步，幅值相等，且脉冲宽度为t1个单元。

[0054] 步骤四，在第n个TTL电平上升沿到来时，输入高电平并保持t1-T2时间，在下一个周期进行同样变换，得到TTLn输出信号。如图4所示，为本发明的TTLn输出信号示意图，TTLn输出信号相较于TTL输入电平前沿同步，但后沿提前T2个单元，脉冲宽度为t1-T2个单元。

[0055] 步骤五，将FPGA生成的n路TTL输出信号及输入电压VINx分别作为n个调制模块的输入信号，得到n路调制脉冲信号Vdx，其中x＝1、2……n。如图5所示，为调制模块电路示意图，调制模块使用的是XCM670大功率中高压型调制开关，该型号的调制开关内置了导通阻抗极小的N沟道MOSFET，有助于减小系统的损耗，提高工作的可靠性，并且该调制开关内置的MOSFET可以快速响应外部的TTL调制信号，实现输出电压的快速上升与下降。模块内置了泄放电路，可以加快输出电压的下降沿。大幅度降低导通损耗的同时，电路也更为简朴。XCM670大功率中高压型调制开关的VIN为输入功率引脚，为了防止高频干扰，该脚与地之间至少要接入CIN为4.7uF陶瓷电容。由于VD脚直接连接到GaN功放的漏极，为了防止射频信号对调制模块的干扰，在VD脚对GND之间放置CVD为1nF的电容，由于功放微带线的影响，在功放漏极位置会加电压尖峰抑制电容，但该电容会额外增加泄放电路的损耗，合理设计微带线的同时，设置功放漏极端口对地的电容容值不超过0.1uF。VIN的电压范围为8V至80V，TTL信号输入脚与FPGA模块的n路TTL输出信号相连接，Vd为输出信号，通过输入TTL信号以提供与TTL信号时序同步的脉冲电压。如图6所示，为调制模块信号示意图，VIN为输入电压波形，TTL为TTL电平输入波形，Vd为调制模块输出电压波形，VIN输入信号、TTL电平输入信号与Vd输出信号的上升时间相同，TTL电平输入信号与Vd输出信号的时序相同，设Vh1为功率输入信号VIN的幅值大小，Vh2为Vd的幅值大小，则Vh1＝Vh2。

[0056] 步骤六，将Vdx作为各级放大器的工作电压，并输入RFin信号作为各级放大器的射频输入信号，以控制放大器输出信号RFoutx，其中x＝1，2……n。如图7所示，为n路调制脉冲信号的示意图，Vd1、Vd2……Vdn幅值分别与VIN1、VIN2……VINn幅值一一对应相等，TTLx与TTL电平输入信号同步，其中x＝2,3……n-1。TTL1电平控制Vd1信号，所以Vd1信号的相位滞后TTL电平输入信号T1个单位，Vd2、Vd3……Vdn-1的相位与TTL电平输入信号的相位一致，Vdn下降沿处的相位提前TTL电平输入信号的下降沿处T2个单位，且Vdn的脉宽为t1-T2。设1级放大的上升沿与过冲时间的和为H1，n级放大的下降沿时间为L1，则T1＝H1,T2＝T1-L1。实际应用时可根据测试结果进行微调，使得下降沿与上升沿趋于对称即可。

[0057] 如图8所示，为未经处理时的RFout检波信号示意图，输入射频信号RFin为正弦波，输出的RFout射频信号出现了过冲现象，RFout信号经过检波后的信号图像为上升沿有过冲，且不对称的脉冲信号。此时频谱信号将会出现展宽，导致频谱资源浪费。

[0058] 使用本发明公开的方法，利用各个Vd作为各级放大模块的工作电压。

[0059] 首先，控制TTL1信号以控制Vd1信号，从而得到RFout1信号：

[0060] 将延时的TTL1信号用于控制1级放大模块的漏极电压后，放大模块的漏极电压为Vd1，放大模块的输出信号为RFout1信号，不考虑其他影响的前提下，其前沿会受到TTL1信号影响，此时可通过改变T1的值，控制放大器的漏极电压的上升沿来控制RFout1射频信号的上升沿。

[0061] 如图9所示，为RFout1检波信号的示意图，RFout1信号通过检波器后，其上升沿明显比下降沿要缓很多，即上升时间更大。

[0062] 其次，控制TTL2、TTL3……TTLn-1信号以控制Vd2、Vd3……Vdn-1信号，从而得到RFout2、RFout3……RFoutn-1信号：

[0063] 将与TTL同步的TTLx输出信号用于控制x级放大器漏极电压后，放大器漏极电压为Vdx，放大器输出信号为RFoutx信号，由于TTLx与TTL输入信号同步，其中x＝2,3……n-1，理论上经过放大生成的输出信号的检波信号除了幅值以外波形维持不变。

[0064] 如图10所示，为RFoutx检波信号的示意图，可见，n级放大器的输入信号RFoutn-1与RFout1信号除了幅值以外波形不变。

[0065] 最后，控制TTLn信号以控制Vdn信号，从而得到RFoutn信号:

[0066] 将导前的TTLn信号用来控制用于控制n级放大器漏极电压后，放大器输出信号为RFoutn，放大器漏极电压为Vdn，不考虑其他因素的影响的条件下，此时RFoutn的下降沿会受到TTLn信号影响。此时可通过改变T2的值，控制放大器的漏极电压Vdn的下降沿来控制RFoutn射频信号的下降沿。

[0067] 如图11所示，为RFoutn检波信号示意图，Vdn的下降沿提前TTL电平信号T2个单位，得到RFoutn检波信号的下降沿更缓。

[0068] 如图12所示，为RFoutn检波信号处理前后的对比示意图，经过处理RFoutn信号经过检波器检波后得到的输出波形能达到上升沿和下降沿几乎对称的效果。传统的雷达一般上升沿在一两百纳秒左右，而下降沿由于调制电路的快速放电及功率管的自身影响，一般都在十几纳秒至几十纳秒，做不到上升下降沿对称的效果。利用本发明公开的雷达控制模块的适用法可在频域内改善频谱特性，以实现3dB、6dB等频谱带宽的减小，理论上可以实现频谱左右的完全对称。

[0069] 为验证本专利的正确性，本专利利用三级放大进行实验，频率范围为2.7～3.1GHz，测试频点为2.7GHz。其中，1级放大的上升沿与过冲时间的和约为90ns，3级放大的下降沿时间约为20ns。理论上，T1＝90ns,T2＝70ns。实际应用时可根据测试结果进行微调，使得下降沿与上升沿趋于对称即可。

[0070] 通过调节，T1最终设置为100ns，T2最终设置为80ns。

[0071] 实际测试结果对比结果见表1：

[0072] 表1处理前后频宽对比结果

[0073]

[0074]

[0075] 根据对比结果，可见输出信号在经过处理后，在输出主频宽度不变的情况下，6dB、20dB、40dB等带宽明显减小，节约了频谱资源。

[0076] 最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。